ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΑΤΡΩΝ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΗΛΕΚΤΡΟΝΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ - ΕΡΓΑΣΤΗΡΙΟ ΗΛΕΚΤΡΟΝΙΚΩΝ ΕΦΑΡΜΟΓΩΝ ΤΕΧΝΟΛΟΓΙΑ ΠΡΟΗΓΜΕΝΩΝ ΨΗΦΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ ΚΑΙ ΣΥΣΤΗΜΑΤΩΝ POJET ΠΡΟΒΛΗΜΑ 5.10 ΑΠΟ ΤΟ ΒΙΒΛΙΟ ΤΟΥ ABAEY ΑΝΑΛΥΣΗ ΣΥΜΠΕΡΙΦΟΡΑΣ ΕΝΟΣ ΑΝΤΙΣΤΡΟΦΕΑ Καλόγηρος Κωνσταντίνος (4760) Σχοινιανάκης Δημήτριος (4853)
ΔΕΔΟΜΕΝΑ ΠΡΟΒΛΗΜΑΤΟΣ Για το πρόβλημα αυτό υποθέτουμε τα παρακάτω δεδομένα για τον αντιστροφέα του σχήματος: DD =2.5, W /= 1.25/0.25, W n /= 0.375/0.25, = eff =0.25 μ, IN OUT = inv-gae, k n = 115 μa/ 2, k =-30μA/ 2, n0 = 0 = 0.4, λ = 0-1, γ = 0.4, 2 φ f = 0.6, ox = 58 A και SB = 0 για όλα τα ερωτήματα εκτός από το (6). SB Επίσης υποθέτουμε το παρακάτω μοντέλο για τα ransisor από το SPIE: NMOS: GD0=3.11 10-10, GS0=3.11 10-10, J=2.02 10-3, JSW=2.75 10-10 PMOS: GD0=2.68 10-10, GS0=2.68 10-10, J=1.93 10-3, JSW=2.23 10-10 Ερώτημα 1. Ποιά είναι η τάση swiching hreshold για τον αντιστροφέα; Με χρήση του τύπου 5.5 του βιβλίου έχουμε ότι: DSATn DSAT + Tn + DD T 2 + + 2 = 1+ r (1) με r = k DSAT k n DSATn και ' k = k W, ' W k = n k n n (2) Πρέπει να υπολογίσουμε τις τιμές των τάσεων Tn και T.Επειδή ισχύει ότι SB =0 έχουμε ότι : = 0.4 Tn = Tn0 (3) = = 0.4 T T0 Από τις 1, 2, 3 λύνουμε την (1) ως προς και παίρνουμε τη λύση για τη. Είναι τελικά : 1.23 =
Ερώτημα 2. Ποια είναι η effecive load caaciance του αντιστροφέα; (Υποθέστε ότι λ = 0.125 μ και ότι η προέκταση source/drain είναι 5λ για το PMOS. Για το NMOS υποθέστε ότι η περιοχή ένωσης source/drain είναι 5λ x 5λ). aacior Exression alue(ff) (H o ) alue(ff) ( o H) gd1 2GDOnW 0.23 0.23 n gd2 2GDOW 0.67 0.67 db1 K AD J + K PD JSW 0.88 1.19 eqn n eqswn n db2 K AD J + K PD JSW 1.57 1.17 eq eqsw g3 ( GDOn + GSOn) Wn + oxwnn 0.79 0.79 g4 ( GDO + GSO ) W + W 3.54 3.54 Τη χωρητικότητα w την υπολογίσαμε με χρήση του layou που υπάρχει στο βιβλίο στο σχήμα 5-15 και χρησιμοποιώντας τις τιμές για το λ που δίνεται στο πρόβλημα. Ερώτημα 3. Να υπολογιστούν οι χρόνοι PH, PH υποθέτοντας ότι eff = 6.5 ff. Οι τύποι που υπολογίζουν τους ζητούμενους χρόνους έχουν ως εξής: PH PH eq( ) eq( n) Από τον πίνακα 3-3 παίρνουμε τις τιμές για τις ισοδύναμες αντιστάσεις για τεχνολογία 0.25 μ και τάση τροφοδοσίας 2.5. Τελικά παίρνουμε ότι: PH PH ox w Fro exracion 0.12 0.12 8.37 Σ 7.71 eq( ) eq( n) 0.25 = 0.69 31 6.5 = 27.8 s 1.25 0.25 = 0.69 13 6.5 = 38.87 s 0.375
Ερώτημα 4. Υπολογίστε το λόγο (W / W ν ) ώστε να ισχύει PH = PH Εξισώνοντας τις εξισώσεις του ερωτήματος 3 για τους χρόνους PH και PH παίρνουμε: Ερώτημα 5. = 0.69 ( ) 0.69 PH PH eq = eq( n) W 31 eq( ) = eq( n) 31 = 13 = W Wn Wn 13 Έστω ότι αυξάνουμε τα πλάτη των ransisors για να μειώσουμε τους χρόνους PH και PH. Καταφέρνουμε μία καλή μείωση στους χρόνους; Αιτιολογήστε Τρεις παράγοντες συνεισφέρουν στο μέγεθος της χωρητικότητας φορτίου: η εσωτερική χωρητικότητα διάχυσης της πύλης, η χωρητικότητα διασυνδέσεων και η ικανότητα οδήγησης. Με προσεκτική σχεδίαση πετυχαίνουμε τη μείωση των δύο πρώτων χωρητικοτήτων. Αυξάνοντας το πλάτος των ransisors μπορούμε να πετύχουμε μείωση των καθυστερήσεων αλλά χρειάζεται προσοχή καθώς αυξάνουμε το μέγεθος. Ο λόγος είναι ότι αυξάνοντας τα πλάτη αυξάνεται και η χωρητικότητα διάχυσης και κατ επέκταση η. Για την ακρίβεια μόλις η χωρητικότητα διάχυσης αρχίζει να υπερισχύει της χωρητικότητας διασυνδέσεων και την ικανότητα οδήγησης η αύξηση του μεγέθους παύει να μειώνει τις καθυστερήσεις και απλά αυξάνει την area. Αυτό το φαινόμενο λέγεται self-loading. Ερώτημα 6. Υποθέστε ότι SB = 1. Ποιες είναι οι τιμές των n,,. Πώς επηρεάζει αυτό τη eff ; Με χρήση του παρακάτω τύπου υπολογίζουμε τη νέα τιμή της Tn : = 2 2 T + γ T0 φ + f SB φ f Σημειώνουμε ότι η T δεν αλλάζει καθώς η SB εφαρμόζεται μόνο στο NMOS ransisor. Έχουμε λοιπόν ότι: = 0.66 Tn = 0.4 Και με χρήση της σχέσης (1) βρίσκουμε τελικά ότι: T 1.54 =
Αλλάζοντας τη τιμή της SB επηρεάζονται οι τιμές low, high. Για τη μετάβαση από high o low έχουμε για το NMOS: low = -0.25 high = -1.5 Για τη μετάβαση από low o high έχουμε : low = 1 high = -0.25 Αντίστοιχα για μετάβαση high o low για το PMOS είναι: low = 1 high = -0.25 και για τη μετάβαση από low o high είναι low = -0.25 high = -1.5 Αντικαθιστώντας τις τιμές αυτές στον τύπο 5.14 του βιβλίου για το K eq παίρνουμε: K eq φ 1 1 ( ) ( ) 0 ( ) φ0 Η φ0 = Boo lae: K eq = 0.51 Sidewall: K eqsw = 0.53 H NMOS Μετάβαση High o ow: Μετάβαση ow o High: Boo lae: K eq = 2.1 Sidewall: K eqsw = 1.85 PMOS Μετάβαση High o ow: Boo lae: K eq = 2.014 Sidewall: K eqsw = 1.48 Boo lae: Keq = 0.733 Sidewall: K eqsw = 0.812 Μετάβαση ow o High:
Οι νέες χωρητικότητες φαίνονται στον παρακάτω πίνακα: aacior Exression alue(ff) (H o ) alue(ff) ( o H) gd1 2GDOnW 0.23 0.23 n gd2 2GDOW 0.67 0.67 db1 Keqn ADnJ + KeqswnPDnJSW 0.77 3 db2 Keq ADJ + KeqswPDJSW 4 1.4 g3 ( GDOn + GSOn) Wn + oxwnn 0.79 0.79 g4 ( GDO + GSO ) W + W 3.54 3.54 ox w Fro exracion 0.12 0.12 Σ 10.12 9.75 Παρατηρούμε μια αξιοσημείωτη αύξηση στη loading caaciance λόγω της αύξησης της SB.