4. Sinteza de recvenţă 4. Noţiuni generale Realizarea unor sisteme complexe sintetizoarele de recvenţă cu ajutorul cărora să se poată genera una sau mai multe recvenţe (semnale sinusoidale pornind de la unul sau mai multe OR. Oscilatoare cu cuarţ. Iniţial sinteza: - alegea ieşirea unui OC din mai multe; - schimba criteriul care controla recvenţa unui oscilator. Au urmat scheme tot mai complexe urmărind: - generarea cât mai multor recvenţe plecând de la un număr cât mai mic de oscilatoare de reerinţă; - unul generat cât mai pur; - parametrii semnalelor să se stabilizeze cât mai repede după pornire sau după o eventuală comutare. Parametrii sintetizor: - gama de recvenţă - pasul (sau distanţa între două componente succesive - puritatea spectrală componente depărtate zgomotul de ază timpul de comutare; Ţinând cont de procedeul olosit pentru prelucrarea semnalului de reerinţă se poate ace o primă clasiicare a sintetizoarelor de recvenţă în sintetizoare care olosesc:
a procedee directe b procedee indirecte a Procedeele directe constau din combinarea recvenţelor generate de mai multe oscilatoare de reerinţă (OR sau ale armonicelor acestora prin multiplicări, mixări, divizări, iltrări. Se disting variante: - analogice - digitale Procedeele analogice care se mai aplică în puţine sisteme de RC - au de ăcut aţă compromisului: - puritate spectrală bună iltre trece bandă cât mai selective; - timp de comutare redus iltre mai puţin selective. Despre cele digitale se va discuta în continuare ele reprezentând o soluţie modernă şi oarte eicientă dacă recvenţa generată nu este prea mare. c Procedeele indirecte - Au la bază olosires circuitelor PLL; - Acestea pot i: analogice digitale - Semnalul dorit este obţinut ca semnalul de ieşire al Oscilatorului Controlat în Tensiune(OCT, deci se elimină problema produselor de intermodulaţie. O altă clasiicare a sintetizoarelor:
- sintetizoare de laborator - sintetizoare dedicate. Sintetizoarele de laborator are o structură modulară. Fiecare modul generează, la un moment dat, o recvenţă având o valoare aleasă dintr-un set restrâns de valori, valoarea recvenţei semnalului de ieşire se obţine prin combinarea corespunzătoare a valorilor diverselor module. Un exemplu în acest caz îl constituie sintetizoarele decadice. In acest caz valoarea recvenţelor se exprimă zecimal iar modulele sunt dedicate câte unei decade, iecare contribuind în valoare inală cu un digit. Prin convenţie se notează cu L decada cu ponderea cea mai mică. Frecvenţa generată de modulul corespunzător unei decade este notată cu: (, n [, ] n 0 9 N Iar valoarea recvenţei generate de sintertizor este: = N ( 9 n= 0 De exemplu un sintetizor care lucrează cu pasul de khz în gama khz 9999kHz are patru decade. Pentru 0 =497: n n+ ( 0 9 = 4MHz ( 9MHz 0 9 = ( = 7MHz ( = MHz 0 9 3 Se constată că decadele generează valori apropiate deci vor avea condiţii de lucru comparabile. Valoarea recvenţei care va corespunde decadei se obţine prin divizare iar semnalul inal se obţine prin combinarea corespunzătoare a semnalelor provenind de la cele patru (N decade. 0 9 4 3
4. Sinteza digitală directă Principalele avantaje care ac ca această metodă de sinteză să ie mult olosită sunt: - repetabilitatea - iabilitatea - absenţa circuitelor de acord - absenţa circuitelor care să conducă la deriva valorilor generate uncţie de temperatură sau de timp. Sintetizoarele analogice conţin OCT, multiplicatoare, circuite PLL, iltre care necesită acord, circuite de compensare a derivei cu temperatura, componente selectate prin măsurători etc. Sintetizoarele digitale necesită circuite logice şi un oscilator de tact. Trebuie precizat că aceste sintetizoare au oarecari limite din punctul de vedere al recvenţei maxime de lucru. 4.. Schema bloc Osc Control numeric (OCN Modulator de aza Tabel (memorie CDA FTJ Tact Acord Figura 4.. Schema bloc a unui sintetizor digital direct Se observă că schema bloc cuprinde trei blocuri importante: - oscilatorul controlat numeric (NCD 4
- convertorul Digital-Analog (CDA, DAC - iltrul de ieşire pentru a suprima componentele de recvenţe superioare. Parametrii de intrare: recvenţa de reerinţă (tactul care incrementează numărătorul şi introduce noua inormaţie în convertor, datele de control a valorii recvenţei şi modulaţiei. Oscilatorul controlat numeric, pe lângă logica de interaţare, cuprinde acumulatorul de ază, care este, de apt, un numărător şi un tabel în care sunt înscrise eşantioanele pentru orma de undă care va i generată. 4... Oscilatorul controlat numeric Oscilatorul controlat numeric, pe lângă logica de interaţare, cuprinde acumulatorul de ază, care este, de apt, un numărător şi un tabel în care sunt înscrise eşantioanele pentru orma de undă care va i generată. B B φ Acum (NUM Mod. aza ROM Figura 4.. Schema bloc a Oscilatorului Controlat Numeric 5
Buerul B inserează un cuvânt care va da valoarea recvenţei. Fiecare impuls de tact incrementează numărătorul cu o valoare dată de cuvântul menţionat (pas notat cu φ. Dacă se realizează o creştere liniară a azei aceasta poate corespunde unui semnal sinusoidal. Este uşor de constatat că recvenţa reprezentată de aza liniar crescătoare depinde de: Frecvenţa tactului aplicat acumulatorului de ază; valoarea pasului de ază; Valoarea limită a recvenţei este dată de numărul de paşi înainte de resetare. out = t φ m unde m este numaratorului numarul de biti ai ( acumulatorului Aici m reprezintă numărul de biţi pentru numărător (acumulatorul de ază; Evident dintre cei doi parametri cel care controlează valoarea recvenţei este pasul φ.. Liniaritatea variaţiei azei, deci puritatea spectrală a semnalului generat depinde, în primul rând, de puritatea spectrală a semnalului de tact. La o analiză mai atentă se observă că acest sintetizor este de apt un divizor de recvenţă, deci zgomotul de ază al semnalului generat va i mai mic decât zgomotul oscilatorului de tact. Evident: t şi m sunt constante pentru un sintetizor. Ele sunt alese uncţie de gama care trebuie acoperită şi de pasul cu care trebuie explorată această gamă. Se ţine cont că: max 0,4 t 6
δ = t m Prima limită rezultă din teorema eşantionării (semnalul de ieşire trebuie eşantionat cel puţin cu recvenţă dublă. Este evident că este posibil să se realizeze paşi oarte mici dacă acumulatorul de ază asigură o rezoluţie suicientă. Se constată că din momentul în care acumulatorul este încărcat un nou pas aza începe să varieze cu această valoare, deci se pot genera cu uşurinţă semnale modulate în recvenţă. Procesul de modulaţie este cu ază continuă. Conversia azei în amplitudine se ace citind valoarea înscrisă la adresa corespunzătoare din memorie (ROM. 4..3 Memoria Memoria reprezintă convertorul ază amplitudine. Orice semnal periodic are o corespondenţă biunivocă între amplitudine şi ază. Conversia se poate ace simplu prin memorarea eşantioanelor amplitudinii semnalului sinusoidal care trebuie generat. Cunoscând modul de variaţie a amplitdinii semnalelor sinusoidale este evident că nu este necesară mmemorarea valorilor pentru o perioadă întreagă ci numai pentru un sert de perioadă. 7
00000 0000 Adresa Figura 4..3 Schema bloc a Oscilatorului Controlat Numeric Trecerea la celelalte cadrane se ace simplu prin logica de control (numărarea înapoi sau schimbarea de semn. De remarcat că numărătorul lucrează cu până al 48 biţi. În celelalte blocuri se reţin numai cei mai semniicativi (- biţi, rezoluţia iind suicientă. Aceste sintetizoare pot i, la el de uşor, modulate în ază prin modiicarea cuvântului care citeşte memoria. Modulaţia de amplitudine se poate realiza prin controlul valorii citite din memorie (aduna, înmulţi. Perormanţele lor sunt limitate în primul rând de DAC viteza de citire. Se ajunge la t =GHz şi 0 400MHz. Dacă se doreşte generarea unor valori în alte domenii de recvenţă se ac mixări adecvate. 8
4.3 Sinteza de recvenţă realizată cu circuite PLL 4.3. Sintetizoare de recvenţă realizate cu circuite PLL analogice După modul în care se combină semnalele generate de cele N decade: a sintetizoare cu injecţie serie; b sintetizoare cu injecţie paralel. a Funcţionarea sintetizoarelor cu injecţie serie Fig. 4.3. Sinteza de recvenţă prin "injecţie" serie; de la semnalul generat de OR de mare stabilitate se alege un set de componente, 9 (t = Σ Ancos [ ω io+ ω(0-9 ]t ( s ( n=0 unde ω io corespunde recvenţei care este generată la selectarea valorii ( ω o. Semnal de corecţie io s(t = Acos ( ω t ( Structura unei decade (excepţie decada N 9
Fig. 4.3. Sinteza de recvenţă prin injecţie serie. Schema bloc a decadei n(n n'. Se obţine un semnal având recvenţa: Rolul mixării cu semnalul s (t. Rezultă: o, o, 3 o, = = = o o,n - io io = = + o,n+ o,n io o-9 + ( + ( io o,n 0-9 0-9 + ( = 3 0-9 io + ( ( = io + ( 0-9 N - +... ( 0-9 + ( o-9 + ( + +( (3 0-9 4 3 o-9 N n 0-9 N ( 0-9 +... + N-3 ( o-9 +... + N- ( +... + N N o-9 N N- (4
Concluzie: sunt uşor adaptabile pentru a genera un număr oarte mare de recvenţe. b Funcţionarea sintetizoarelor cu injecţie paralel OR - semnalul de reerinţă propriu-zis: Fig. 4.3.3 Sintetizor de recvenţă cu "injecţie" paralel; s(t=u r ωr cos n t (5 Semnalele aplicate celor N decade (câte zece componente pot i dierite: s (t= k k=k A k cos(kω r t + r(t unde r(t reprezintă suma celorlalte componente. (6
Fig. 4.3.4 Sinteza de recvenţă prin "injecţie" paralel; schemele bloc pentru: a decada n; b generatorul de digit n. Semnalul livrat de primul generator de digit este mixat prin scădere ără divizare cu semnalul de la ieşirea OCT; deci, dacă este îndeplinită condiţia o > i +( 0-9 (7 în care, ca şi în relaţiile următoare, in, n= 0,..N, reprezintă recvenţa generată la alegerea valorii ( o n, rezultă un semnal cu recvenţa Cu alte cuvinte, recvenţa OCT satisace relaţia o = o - [ i+( 0-9 ] ; (43 (s F(s H(s = Φ rl = K o (44 Φ i (s s + K o F(s
După mixerul asociat celei de a doua decade rezultă: ( 0-9 ( 0-9 o, = o, -[ i + ], o, > i + (45 Respectiv ( 0-9 o = + i + i + ( 0-9 + (46 o, In inal, la sincronism, rezultă: ( 0-9 N ( 0-9 r = o,n - - [ in + ] ; o,n - > in + N - N - şi se deduce: o = ( i + i + ( +[( 0-9 + i3 0-9 +... + +... + N + ( in r + 0-9 N N- Frecvenţele i, i... r, vor i alese în aşa el încât să permită sinteza limitei inerioare a gamei de recvenţă impusă. Pentru a ilustra modul cum se aplică relaţiile (64-(68 se presupune că trebuie sintetizate recvenţe în gama (00-09,99MHz cu pasul de khz. Evident, sunt necesare 3 decade; cunoscând pasul se determină: ( N N - ( = adica = MHz si 3 r = khz = MHz Deci, se va olosi un oscilator cu cuarţ cu recvenţa de MHz şi se vor selecta (49 armonici astel încât să se poată genera: ( ] (47 o = 0; ( = MHz; ( = MHz...( 9 = 9MHz. (50 Pentru a preciza armonicele care trebuie utilizate se ţine cont că omin = i + i + i3 + r (48 (5 3
In scopul unei exprimări zecimale convenabile se aleg cele zece armonici pentru digiţii şi 3 în domeniul: [0,..,9] MHz; deci, tinând cont de coeicienţii de divizare corespunzători, rezultă: = MHz şi = MHz respectiv i =88 MHz deci decada selectează una dintre armonicele având k [88,..,97]. Se testează acoperirea gamei impuse: ( 0-9 ( = i+ i+ i3+ r +( 0-9 + + = 88++++9+0,9+0,09 = 09,99MHz 0-9 omax Luând în consideraţie generarea unui semnal cu recvenţa o =03,65 rezultă - ( 3 =3MHz ; i +( 3 =9MHz - ( 6 =6MHz ; [ i +( 6 ]:=,6MHz - ( 5 3 =5MHz ; [ i3 +( 5 3 ]:0=,05MHz Se constată că sinteza prin injecţie paralel implică o serie întreagă de mixări care au loc în interiorul buclei; aceste operaţii au eecte negative asupra stabilităţii. Au ost imaginate soluţii cum ar i: realizarea unor mixări în aara buclei; divizorul de recvenţă plasat înaintea generatorului de digit etc. care urmăresc ameliorarea parametrilor buclei din acest punct de vedere. Oricum, sinteza prin injecţie paralel nu este indicată atunci când numărul de recvenţe care trebuie sintetizate este oarte mare. 3 = 4
4.3. Sinteza cu circuite PLL digitale (DPLL 4.3.. Aspecte speciice DPLL CP OCT CP DP OCT FTJ FTJ a b Figura 4.3.5 Schemele bloc pentru circuite PLL şi DPLL Dierenţe: a de natură constructivă; b de natură uncţională; c din punctul de vedere al perormanţelor. a Dierenţe constructive: - semnalele prelucrate la circuitele DPLL sunt semnale logice - se olosesc circuite digitale cu avantajele cunoscute. Detectorul de ază - clasic OP cu caracteristică de detecţie sinusoidală; u e ( t = k sin ( ϕ ϕ = k sin ϕ ( e t - Realizarea unor DP cu alte perormanţe este uşor de realizat în tehnică digitală; 5
- Astel de detectoare pot i olosite şi în structura circuitelor PLL analogice dar adăugând circuite de limitare. Schema bloc simpliicată a circuitelor PLL digitale (igura 4.3.5 evidenţiază şi o altă deosebire constructivă aţă de circuitele PLL analogice: olosirea unui divizor de recvenţă (programabil în buclă, pe calea de reacţie; - Un astel de divizor extinde în mod considerabil aria de aplicabilitate a circuitelor DPLL. - Este interesant de menţionat că şi un asemenea divizor poate i introdus în schema circuitelor PLL analogice dacă este precedat de un limitator şi urmat de un iltru; - Evident, în acest caz, soluţia este complicată şi restrânge gama de recvenţă în care circuitul rezultat uncţionează. b. Dierenţele în ceea ce priveşte uncţionarea sunt, practic, consecinţe ale dierenţelor menţionate mai sus. De exemplu, un circuit PLL cu un comparator de ază sinusoidal, alat în aza de căutare a sincronismului (achiziţie, se comportă în mod dierit aţa de unul cu caracteristică triunghiulară. Conorm celor menţionate mai sus, acest aspect nu este speciic circuitelor DPLL. Comparatoarele de ază digitale pot i utilizate şi în structura circuitelor PLL analogice dacă, aşa cum se preciza mai sus, sunt precedate de limitatoare. Mai mult, dierenţa menţionată se diminuează pe măsură ce circuitul PLL se apropie de sincronism; la erori de ază mai mici toate comparatoarele prezintă o regiune liniară. 6
Cu aceste considerente se constată că este valabilă schema bloc liniarizată dată în igura 4.3.6. Figura 4.3.6 Schem bloc liniarizată a unui circuit DPLL Comparând această schemă cu cea prezentată pentru circuitele PLL analogice se constată că pe calea de reacţie există un atenuator cu actorul /N care provine de la divizorul programabil. Dacă se analizează bucla considerând tandemul oscilator controlat în tensiune divizor programabil ca un oscilator echivalent caracterizat prin constanta K' 3 =K 3 /N se obţin uncţiile de transer: - pe buclă deschisă φ r(s π K K K 3 F(s G(s = BD = = K φ (s N s i unde s-a olosit notaţia K ' =πk K K 3 /N; - pe buclă închisă φ r(s K F(s H(s = BI = φ (s s + K F(s i F(s s (5 (53 7
Funcţiile obţinute sunt identice, ca ormă, cu (38 şi (37 deduse pentru circuitele analogice. Deosebirea dintre ele constă în aceea că, la circuitele PLL digitale, câştigul K ' depinde de recvenţa de lucru a OCT prin intermediul actorului de divizare N. In cele mai multe situaţii, de exemplu în sinteza de recvenţă, ieşirea buclei este ieşirea OCT. In acest caz, uncţia de transer pe buclă deschisă rămâne ca mai sus iar uncţia pe buclă închisă capătă expresia φ o(s N K F(s H(s = BI = φ (s s + K F(s i Dincolo de implicaţiile actorului N asupra unor parametrii ai buclei, expresiile obţinute stau la baza contituirii schemei echivalente analogice pentru circuitele DPLL. In acest demers, trebuie avută în vedere condiţia ca recvenţa la care lucrează comparatorul de ază să ie mult mai mare decât banda de trecere a buclei. (54 4.3.. Comparatoare de ază olosite la realizarea circuitelor DPLL Echivalentul digital al comparatorului de ază analogic de tip operator de produs este realizat cu un circuit sau-exclusiv; acesta prezintă o caracteristică triunghiulară. Soluţia, deşi oarte economică, nu este olosită, prea mult, deoarece semnalul proportional cu eroarea de ază este dreptunghiular, cu amplitudine mare. Acest semnal depinde de actorul de umplere al semnalelor comparate şi alături de componenta medie, olosită pentru controlul OCT, conţine componente nedorite care nu pot i eliminate, în condiţii satisăcătoare, de către iltrul de buclă al circuitului DPLL. Dintre nenumăratele comparatoare de ază digitale perecţionate, a ost ales pentru a i prezentat, în acest paragra, comparatorul a cărui schemă este dată în igura 4.3.7 şi care este olosit în unele circuite PLL realizate în tehnologie CMOS ; 8
Fig. 4.3.7 Comparator de ază digital Se observă că este un comparator de ază cu memorie, controlat de ronturile crescătoare ale semnalelor de intrare. El este realizat cu patru bistabili RS, logica de control asociată şi doi tranzistori MOS, unul cu canal p şi celălalt cu canal n, conectaţi pe post de comutatoare pe ieşire. Cei doi tranzistori pot i: unul în stare de conducţie şi celălalt în stare de blocare; amîndoi în stare de blocare (ieşirea în stare de impedanţă mare. Când tranzistorul cu canal p este în conducţie condensatorul de iltrare C se încarcă prin rezistenţa R; când conduce tranzistorul cu canal n, C se descarcă cu aceeasi constantă de timp; când ambele sunt în stare de blocare tensiunea pe condensator se conservă. Presupunând că semnalul s v are recvenţa mai mare decât s r atunci, în cea mai mare parte a timpului, este deschis tranzistorul cu canal p şi condensatorul se încarcă. Dacă recvenţele au devenit egale dar există un deazaj între cele două semnale se deschide unul din cei doi tranzistori, uncţie de semnul deazajului, pe o durată proporţională cu valoarea sa absolută. Deci, pe măsură ce circuitul PLL se apropie de 9
condiţia de sincronism, care în acest caz se exprimă prin recvenţe egale şi deazaj nul, impulsurile aplicate condensatorului sunt tot mai scurte. In acest mod la sincronism componentele care trebuie iltrate au o pondere redusă în semnalul de ieşire. Funcţionarea este similară dacă relaţia între recvenţele semnalelor comparate este inversă. Pentru circuitele PLL olosite în sinteza de recvenţă, cu aplicaţie în sistemele de comunicaţie, se cere, adeseori, o puritate spectrală mai bună decât cea care poate i realizată cu comparatorul de ază descris. Pentru asemenea situaţii au ost concepute comparatoare de ază cu eşantionare şi memorare (S&H. Schema unui astel de comparator este dată în igura 4.3.8. Se constată că schema dată poate i împărţită în trei secţiuni: ' blocul digital de control, care ormează semnalul întârziat s v şi care generează semnalele de comandă pentru întrerupătoare; comparatorul analogic; blocul care sesizează ieşirea comparatorului din zona de uncţionare corectă şi o semnalizează. Fig. 4.3.8 Schema simpliicată a comparatoarelor analogice S&H. 0
Funcţionarea comparatorului de ază S&H poate i urmărită cu ajutorul diagramelor date în igura 4.3.9-a. Semnalele analizate sunt s v şi s r. Fig. 4.3.9 Comparatorul analogic S&H; a ormele de undă ale principalelor semnale, b variaţia tensiunii de ieşire uncţie de eroarea de ază. ' Blocul logic de control generează semnalul s v printr-o întârziere a semnalului t a ' semnalului s v (vezi şi igura 4.3.3. Frontul scăzător al semnalului s v (sau rontul crescător al semnalului s v comandă închiderea comutatorului k, producând descărcarea condensatorului C A. Frontul pozitiv deschide comutatorul k şi închide comutatorul k. Condensatorul C A se încarcă, sub curent constant, până la apariţia rontului crescător al semnalului s r.
In acest mod tensiunea U CA este proporţională cu deazajul existent între cele două semnale. Frontul crescător a semnalului s r deschide comutatorul k, închide comutatorul k 3 şi tensiunea U CA se transeră pe condensatorul de memorare C C. Din cele prezentate rezultă că tensiunea de comandă variază în trepte mici; deci componentele nedorite sunt mult reduse în comparaţie cu comparatoarele digitale. De asemenea se constată că panta comparatorului depinde de condensatorul C A şi de rezistenţa care controlează generatorul de curent. Valoarea pantei poate i oarte mare, rezultând o caracteristică trapezoidală (igura 4.3.9-b. Dacă eroarea de ază este prea mare, tensiunea pe condensatorul C A depăşeşte tensiunea V EOR (EOR de la end o ramp = sârşit de rampă comparatorul ralizat cu ampliicatorul operaţional A comută şi blocul de semnalizare avertizează circuitul PLL că s-a ieşit din zona de uncţionare corectă (semnalul EOR. 4.3..3 Sintetizoare de recvenţă realizate cu circuite PLL digitale Observând schema bloc din igura 4.3.5, se constată că prin simpla adăugare a unui oscilator de reerinţă circuitul PLL digital devine cel mai simplu sintetizor. Aceasta simplitate explică interesul stârnit de posibilitatea olosirii circuitelor PLL digitale pentru sinteza de recvenţă şi nenumăratele studii care i-au ost dedicate în decursul timpului.
Fig. 4.3. Schema bloc a celui mai simplu sintetizor cu circuite DPLL. Divizorul N nu este strict necesar; el poate lipsi dacă este disponibil un oscilator de reerinţă cu recvenţa necesară. Aşa cum a rezultat în paragraul precedent, la sincronism: o v = = r ; o = N r (55 N Deci prin modiicarea coeicientului de divizare, se pot sintetiza valori de recvenţă care să acopere o gamă oarecare cu pasul r. Limitele gamei acoperite pe această cale depind de parametrii buclei (OCT, comparator de ază şi de perormanţele impuse semnalului generat. Este evident că un astel de sintetizor poate i caracterizat prin dimensiuni reduse şi consum mic. Este interesant de precizat că soluţia prezentată mai sus este rareori olosită ca atare. Un prim motiv constă în limitele care caracterizează divizoarele programabile. Astel, divizoarele programabile cu circuite CMOS se pot realiza până la 4-5 MHz; divizoarele cu circuite rapide pot merge până la 40-50 MHz; există şi divizoare cu circuite de mare viteză care pot uncţiona la recvenţe mai mari de GHz. Domeniul 3
de interes pentru sinteză se întinde la zeci de GHz iar preţul de cost al divizorului creşte la el de rapid ca limita ce trebuie atinsă. In consecinţă o schemă bloc a unui circuit DPLL cu o arie de aplicabilitate mai largă în sinteză este cea dată în igura 4.3. Se observă că au ost introduse, în plus, un divizor cu actor de divizare ix N (cunoscută sub denumirea de divizor de prescalare, sau prescaler, şi un mixer. Divizoarele ixe pot i realizate convenabil până la recvenţe oarte ridicate; mixerul permite realizarea unor sisteme cu mai multe circuite PLL. Fig. 4.3. Folosirea circuitelor DPLL pentru sinteza de recvenţă; o schemă bloc perecţionată. Pentru noua structură cu notaţiile de pe igura 4.3. se constată că la sincronism sunt valabile relaţiile: o v = ( - ; o = (N r + N (56 N N Cu alte cuvinte, prin mixare se poate realiza o deplasare a domeniului sintetizat cu un ecart (N r, iar prin divizarea cu N pasul cu care se ace sinteza devine N r. Creşterea pasului nu poate i acceptată totdeauna. Pentru a menţine vechea valoare trebuie redusă corespunzător recvenţa de reerinţă. La rândul ei, reducerea recvenţei de reerinţă r nu este convenabilă deoarece o valoare mică a ei implică bandă redusă de trecere a 4
iltrului de buclă pentru a evita modulaţia nedorită a OCT. Banda îngustă a iltrului de buclă implică timp de achiziţie (timp de intrare în sincronism mare etc. Soluţia olosită, constă în realizarea unor divizoare de prescalare cu actor de divizare ix dar având câteva valori comutabile la o comandă aplicată din exterior. Pentru a exempliica această soluţie se consideră cazul divizoarelor programabile decadice; un divizor de prescalare utilizabil în acest caz are coeicientul N =/. Schema bloc a tandemului divizor programabil-divizor de prescalare este dată în igura 4.3... Fig. 4.3. Divizoare programabile cu divizor de prescalare cu actor de divizare controlabil Divizoarele N şi N' sunt programabile şi lucrează prin decrementare. Se consideră că au ost aleşi coeicienţii de divizare: Unde N = M m= A m, M -m ; N < 9 (57 {0,,..,9} Am (58 Dacă divizorul de prescalare are actorul de divizare ix şi egal cu se obţine: o = N r N = M r m= A m M-m+ (59 5
deci pasul minim este r. Divizorul cu pas controlabil / lucrează cu N = cît timp divizorul N' 0 şi cu N = în rest; se deduce M M M -m M -m+ N = N +[ Am - N ] = Am m= m= + N Deci prin actorul de divizare N', al divizorului auxiliar se controlează digitul care este mascat de divizorul de prescalare şi, pe ansamblu, se realizează un pas egal cu r. De menţionat că există divizoare de prescalare decadice cu mai mulţi indici ( de exemplu DP care are N =0// precum şi divizoare de prescalare binare (de exemplu N =30/3. Un al doilea motiv pentru care structura sintetizorului analizat nu este, totdeauna, satisăcătoare constă în necesitatea evitării modulaţiei parazite care se realizează cu componente provenite de la comparatorul de ază, deci componente având recvenţa semnalului de reerinţă sau recvenţa unei armonici a acestuia. Aceste componente având recvenţe mult mai mici decât recvenţa OCT pot produce, chiar la amplitudini oarte mici, indici de modulaţie în recvenţă semniicativi. Pentru a reduce acest eect se pot olosi două procedee: introducerea unui iltru de rejecţie, în cascadă cu iltrul de buclă, axat pe recvenţa componentei corespunzătoare; olosirea unor comparatoare de ază perecţionate. In cele ce urmează se va insista, puţin, asupra celui de al doilea procedeu. Aşa cum s-a arătat în paragraul 4.3.. prelucrarea unor semnale logice a permis realizarea unei mari varietăţi de comparatoare de ază. Sinteza de recvenţa implică acoperirea unor game largi de recvenţă cu timpi de comutare reduşi şi cu puritate spectrală cît mai ridicată. Avînd în vedere contradicţia (60 6
existentă între aceste cerinţe se ajunge la concluzia că trebuie combinate calităţile mai multor comparatoare de ază: un comparator cu panta redusă care să permită realizarea benzii de prindere impuse cu timp de achiziţie bun; un comparator cu panta mare şi ondulaţii mici ale tensiunii de ieşire, care să menţină bucla în sincronism cu modulaţie parazită redusă. Fig. 4.3.3 Comparator de ază complex: a schema bloc; bormele de undă care evidenţiază uncţionarea modulatorului de ază. astel de soluţie se poate obţine olosind două comparatoare dintre cele prezentate anterior cu o logică adecvată de control (igura 4.3.3-a. Atunci cînd bucla este in aara sincronismului, acţionează comparatorul digital cu panta relativ mică dar care acoperă domeniul (-π,π şi permite realizarea sigură a sincronizării. Apropierea buclei de sincronism este sesizată de comparatorul analogic cu eşantionare şi menţinere (S&H care prin logica de control comandă blocarea comparatorului digital şi preia controlul. Panta acestuia iind oarte mare rezultă o bună stabilitate a 7
sincronismului; de asemenea, aşa cum s-a arătat în paragraul.3 semnalul de comandă livrat de acesta este tensiunea de pe condensatorul de memorare C c, tensiune a cărei valoare se modiică în trepte corespunzătoare erorii de ază ; de aici ondulaţii mici ale tensiunii de comandă a OCT şi modulaţie parazită redusă. Semnalele de la ieşierile celor două comparatoare de ază sunt însumate prin intermediul iltrului de buclă. Schema bloc dată în igura 4.3.3 pune în evidenţă o altă caracteristică speciică acestor sintetizoare: posibilitatea realizării modulaţiei de ază în buclă. Această posibilitate este extrem de interesantă atunci cînd sintetizorul este olosit în sisteme de comunicaţie MF, oerind o modalitate perormantă de producere indirectă a modulaţiei în recvenţă. Pentru realizarea modulaţiei de ază semnalul comparat nu este cel original ci o replică a sa, întîrziată, creată de către modulatorul de ază. Acesta este un circuit logic care, aşa cum se observă din diagramele date în igura 4.3.3-b, la rontul pozitiv al semnalului s v comută în starea "0": simultan condensatorul C M începe să se încarce: încărcarea se realizează sub curent constant, pînă cînd tensiunea pe condensator devine egală cu tensiunea U m aplicată pe intrarea de modulaţie. In acel moment apare rontul pozitiv al semnalului aplicat comparatoarelor de ază s v '. Cum aceste comparatoare lucrează pe ronturile pozitive, între semnalul generat de OCT şi semnalul comparat apare o întîrziere controlabilă prin tensiunea U m. Din punctul de vedere al semnalului generat de OCT aceasta se traduce printr-o modulaţie de ază realizată cu semnalul aplicat pe intrarea modulatorului. Dacă perormanţele care se obţin olosind sintetizoare cu un circuit PLL nu satisac cerinţele impuse, se poate olosi soluţia cu mai multe circuite. O schemă bloc care ilustrează modul de lucru al unui astel de sintetizor este dată în igura 4.3.4. 8
Fig. 4.3.4 Sintetizor de recvenţă realizat cu două circuite DPLL. Circuitul PLL din ramura superioară reprezintă circuitul principal şi este caracterizat prin valoarea ridicată a recvenţei de reerinţă. In acest el se pot iltra corespunzător componentele care ar putea conduce la modulaţia de ază nedorită. Circuitul din ramura inerioară lucrează la recvenţe mult mai coborâte şi are rolul de a asigura explorarea domeniului de recvenţă cu pasul impus. La sincronismul celor două circuite sunt valabile relaţiile: o = N0 r; o = (N0 r + o N Adică unde o = N ( N 0 r + N 0 r (6 (6 9
ro ro r =, r = (63 N N iar oi reprezintă recvenţa semnalului generat de către oscilatorului de reerinţă. Se constata că pasul cu care se ace sinteza este (N r şi că circuitul auxiliar trebuie să asigure acoperirea unui interval de recvenţă egal cu pasul buclei principale. Tabelul 3. N r (khz N omin N omax N Bucla principală 0 00 8 7 Bucla auxiliară - 00 300 0 Pentru a exempliica acest procedeu se consideră cazul unui sintetizor care trebuie să acopere gama cuprinsă între GHz şi 3GHz cu paşi de MHz. Se optează pentru utilizarea unui oscilator cu cuarţ lucrând pe recvenţa de MHz. De asemenea se va olosi un divizor de prescalare care să permită olosirea unor divizoare programabile convenabile (<40 MHz; rezultă N =0; In sârşit, se alege pasul de explorare care trebuie asigurat de bucla principală de 0MHz. Aceşti parametri precum şi alţii determinaţi prin calcule simple sunt concentraţi în tabelul. In condiţiile precizate ambele bucle trebuie să acopere domenii relativ înguste, cu paşi care nu sunt oarte mici în comparaţie cu recvenţa OCT; se poate astel asigura iltrarea oarte bună a semnalelor de comandă; în orice caz mult mai bună decât dacă se olosea un sintetizor cu un singur circuit. 30