Circuite digitale CAPITOLUL

CPITOLUL Circuite digitale MS Q 2 Q Q Q J Q J Q J K K K input CLK input CLK Q (LS) Q Q 2 (MS) starea 2 3 4 5 6 7 Introducere 382. Semnale analogice ]i digitale 382. Func\ii ]i por\i logice 385 C. Circuite integrate digitale 387 D. Utilizarea reprezent`rilor [n logic` negativ` (assertion-level logic) 393 E. Implementarea unei func\ii logice oarecare 396 F. Circuite cu colectorul [n gol ]i circuite cu trei st`ri 398 G. Circuite secven\iale 4 H. utomate secven\iale 44 Probleme rezolvate 42, probleme propuse 45 Lucrare experimental` 48

382 Electronic` - Manualul studentului Introducere La [nceputul acestui capitol v` ve\i familiariza cu semnalele digitale; ele sunt mult, mult mai simple dec[t cele analogice, cu care a\i lucrat p[n` acum. Un semnal digital are numai dou` st`ri posibile, HIGH ]i LOW, a]a cum un releu electromagnetic are numai dou` st`ri: anclan]at ]i relaxat. ceste st`ri pot fi puse [n coresponden\` cu numerele binare ]i ; astfel, putem construi circuite care s` efectueze calcule numerice. De asemenea, aceste st`ri pot fi asimilate propriet`\ilor de adev`rat (TRUE) ]i fals (FLSE) ale unui enun\ (propozi\ie). Ob\inem, [n acest fel, circuite care pot lua decizii conform unui anumit algoritm. Circuite care prelucreaz` semnale digitale (logice sau numerice) se numesc circuite digitale sau logice (digit [nseamn`, [n englez`, oricare dintre cifrele de la la 9). ceste circuite se [mpart [n dou` mari categorii: combina\ionale ]i secven\iale. Circuitele combina\ionale nu au memorie ]i func\ionarea lor poate fi descris` prin func\ii logice. Ve\i studia func\iile logice elementare ]i ve\i [nv`\a simbolurile utilizate pentru circuitele care le implementeaz`, circuite numite generic por\i logice. st`zi sunt utilizate practic numai circuite digitale integrate. Exist` mai multe tipuri de astfel de circuite dar dou` sunt familiile cu utilizarea cea mai frecvent`: familia TTL (cu tranzistoare bipolare) ]i familia CMOS (cu tranzistoare MOS complementare). {n sec\iunea C ve\i afla mai multe despre caracteristicile acestor familii; [nainte s` lucra\i cu ele, e bine s` reciti\i aceast` sec\iune. Conven\ia general acceptat` este ca starea de poten\ial ridicat (HIGH) s` aib` semnifica\ia TRUE; denumirea por\ilor logice se face numai cu aceast` conven\ie, numit` conven\ie de logic` pozitiv`. numite constr[ngeri tehnice (printre care ]i caracteristica de intrare a familiei TTL) conduc la situa\ia [n care semnalul disponibil de la traductor trece [n LOW atunci c[nd apare evenimentul dorit. Din acest motiv, [n multe situa\ii este mai comod, pentru proiectant ]i pentru cel care trebuie s` [n\eleag` func\ionarea circuitului, ca reprezentarea s` se fac` [n logic` negativ`. ceast` metod` modern` ]i elegant` este prezentat` [n sec\iunea D. C[nd sinteza func\iilor logice cu multe variabile de intrare este realizat` cu por\i logice, se ajunge la un mare num`r de capsule (circuite integrate). pari\ia circuitelor integrate cu un num`r foarte mare de componente a f`cut posibil` implementarea unei func\ii logice oarecare cu un singur circuit integrat. Sunt discutate [n sec\iunea E numai dou` astfel de tehnici: implementarea cu multiplexoare ]i implementarea cu memorii ROM (read-only memory). Ie]irile a dou` circuite digitale "obi]nuite" nu pot fi legate [mpreun`. }i totu]i, pentru reducerea num`rului de conexiuni, mai multe circuite digitale trebuie s` "transmit`" pe un acela]i fir. cest lucru este posibil cu circuitele de tip "open colector" ]i cu circuitele cu trei st`ri, circuite prezentate [n sec\iunea F. Dac` circuitele logice secven\iale nu au memorie, circuitele secven\iale iau [n considera\ie ]i starea logic` anterioar`. Pentru a [n\elege modul lor de comportare trebuie s` urm`rim secven\a st`rilor prin care trec. Circuitul secven\ial de baz` este circuitul bistabil. {n sec\iunea G sunt prezentate diverse tipuri de bistabile, [mpreun` cu aplica\ii tipice ale lor. Conectarea [mpreun` a unui registru (circuit secven\ial) ]i a unui circuit de logic` combina\ional` duce la realizarea unei structuri deosebit de utile, numit` automat secven\ial. Descrierea func\ion`rii sale prin diagrama st`rilor, [mpreun` cu problema st`rilor "interzise", sunt abordate [n ultima sec\iune.. Semnale analogice ]i semnale digitale Varia\iile de presiune sonor` determin` apari\ia, la ie]irea unui microfon, a unei tensiuni variabile [n timp, cu o form` de und` foarte apropiat` de aceea a presiunii sonore. Semnalul de la microfon este amplificat, a]a cum se vede [n Fig. 6., de c`tre un lan\ audio ]i tensiunea rezultat` este aplicat` la bornele unui difuzor. Deplasarea memranei difuzorului produce varia\ii de presiune sonor` ce au o dependen\` de timp similar` ca a celor pe care le-a sesizat microfonul. Toate aceste semnale sunt analogice, ele pot lua orice

Cap. 6. Circuite digitale 383 valoare dintr-un anumit domeniu. C[nd utiliza\i un aparat de m`sur` cu ac indicator, informa\ia pe care v-o furnizeaz` acul indicator este, de asemenea, sub form` lan\ de amplificare analogic`. microfon difuzor S` privim acum la un circuit care trebuie s` porneasc` un reportofon numai c[nd nivelul sonor dep`]e]te un anumit prag Fig. 6.. Sistem care prelucreaz` semnale analogice. (Fig. 6.2). Semnalul oferit de microfon este analogic dar, dup` efectuarea compara\iei cu pragul impus, se ob\ine un semnal cu numai dou` st`ri: fie nivelul sonor este mai mare dec[t pragul ]i reportofonul [nregistreaz`, fie nivelul sonor este prea mic ]i reportofonul este oprit. cest semnal este unul digital sau logic. Semnalul logic are numai dou` st`ri cu semnifica\ie. Ca ]i pentru semnalele analogice, [n imensa majoritate a cazurilor semnalul preferat este tensiunea ]i nu intensitatea. Vom discuta, deci, numai despre acest caz. Cele dou` st`ri pentru un semnal logic sunt microfon amplificator, detector de v[rf ]i comparator reportofon reprezentate de apartenen\a la dou` intervale bine precizate (Fig. 6.3): unul de poten\ial ridicat (starea HIGH) ]i unul de poten\ial cobor[t (starea LOW). Evident, modificarea st`rii semnalului nu se poate face dec[t cu trecerea prin toate valorile dintre aceste intervale; aceast` trecere se face c[t mai rapid ]i semnalului i se atribuie o semnifica\ie logic` abia dup` ce valoarea s-a sta\ionarizat [ntr-unul din intervalele men\ionate. HIGH LOW 5 4 3 2 stare nederminat` Cele dou` st`ri ale poten\ialului electric se pot pune [n coresponden\` cu valorile de adev`r din algebra propozi\iilor: adev`rat (TRUE) ]i fals (FLSE). {n conven\ia de logic` pozitiv`, st`rii de poten\ial ridicat i se atribuie valoarea TRUE ]i, evident, st`rii de poten\ial cobor[t i se atribuie valoarea FLSE. ceast` conven\ie este utilizat` [n marea majoritate a cazurilor. Denumirile circuitelor logice integrate sunt date numai [n logic` pozitiv`. Dup` cum ]ti\i, algebra propozi\iilor poate fi pus` [n coresponden\` cu algebra binar` (oole), care opereaz` cu numerele ]i Fig. 6.3. Definirea st`rilor HIGH. Nota\ia binar`, fiind mai comod`, este utilizat` mult mai frecvent ]i LOW. dec[t cea cu TRUE ]i FLSE, de]i opera\iile logice sunt mai u]or [n\elese folosind valorile de adev`r. S` ne [ntoarcem acum la semnalul analogic pe care [l prelucra lan\ul audio. m putea reprezenta acest semnal [ntr-o form` digital`? La prima vedere aceasta pare imposibil: semnalul analogic are o infinitate de st`ri pe c[nd semnalul digital are numai dou`. Dar dac` utiliz`m un grup de semnale digitale, de exemplu 8? 8 Fiecare dintre ele va avea numai dou` st`ri ]i va oferi un bit de informa\ie. Grupul are [ns` 2 = 256 st`ri; oprit pornit Fig. 6.2. Semnalul care porne]te reportofonul c[nd nivelul sonor dep`]e]te un anumit prag este un semnal digital.

384 Electronic` - Manualul studentului pentru a le recunoa]te u]or asez`m bi\ii [ntr-o anumit` ordine ca [n Fig. 6.4 a) ]i interpret`m secven\a lor ca un num`r scris [n baza 2. La calcularea num`rului corespunz`tor unei st`ri, bitul D 7 se [nmul\e]te cu 2 7, el este cel mai semnificativ bit (MS - Most Significant it); pe de alt` parte, bitul D se [nmul\e]te doar cu 2 =, fiind cel mai pu\in semnificativ bit (LS - Least Significant it). {ntodeuana c[nd dorim s` reprezent`m un mum`r binar printr-un grup ordonat de semnale logice trebuie s` specific`m f`r` echivoc care din ele este MS (sau, la fel de bine, care este LS). MS semnale digitale LS num`rul st`rii D 7 D 6 D 5 D 4 D 3 D 2 D D 2 3 4 t DC D 7 254 255 D CLK a) b) conversie analog-digital` Fig. 6.4. Cele 256 de st`ri ale unui grup de 8 semnale digitale (a) ]i conversia analog-digital` a unui semnal (b). Pentru a reprezenta la un moment dat [n mod digital semnalul analogic audio, nu trebuie dec[t s` [mp`r\im intervalul [n care acesta ia valori [n 256 de subintervale, s` afl`m [n care din acestea se g`se]te semnalul ]i s` modific`m corespunz`tor semnalele digitale D,..., D 7, ca [n Fig. 6.4 b). Spunem c` am f`cut o conversie analog-digital` pe 8 bi\i; aceast` conversie este repetat` periodic. Circuitul care realizeaz` acest lucru se nume]te convertor analog-digital (DC nalog Digital Converter) ]i caracteristicile sale principale sunt num`rul de bi\i pe care face conversia ]i frecven\a de conversie. Cei opt bi\i din exemplul nostru formeaz` un octet sau byte iar cele opt fire pe care sunt transmise semnalele digitale sunt organizate [ntr-o magistral` de date (data bus [n limba englez`). Privind cu aten\ie forma semnalelor digitale se constat` c` starea lor nu se poate schimba dec[t la momente bine precizate, ciclul de conversie al convertorului fiind comandat de un semnal de ceas sau tact (clock [n limba englez`, prescurtat CLK). ceasta este o caracteristic` esen\ial` a majorit`\ii sistemelor ce prelucreaz` semnale digitale: func\ioneaz` sincronizate de un semnal de ceas. Dac` ve\i asculta semnalul dup` ce va fi convertit din nou [n form` analogic`, cu siguran\` c` ve\i fi dezam`gi\i: num`rul de 256 de subintervale folosite la conversie a fost insuficient. }ti\i acum ce ave\i de f`cut, s` efectua\i o conversie pe un num`rul mai mare de bi\i. Cu 6 bi\i ve\i avea 65536 de subintervale ]i rezolu\ia relativ` a conversiei este.5-5 [n loc de numai 256 4 3 c[t se ob\ine cu 8 bi\i. Pe 6 bi\i func\ioneaz` Compact Disk-urile ]i majoritatea pl`cilor de sunet, conversia fiind efectuat` de aproximativ 44 de ori pe secund`. Observa\ie: m putea transmite informa\ia ob\inut` la conversia analog-digital` pe 6 bi\i utiliz[nd chiar o magistral` de numai 8 bi\i: ar trebui s` transmitem cei 6 bi\i [n dou` etape, c[te un octet de fiecarea dat`. ceast` solu\ie a fost deseori utilizat` [n realizarea calculatoarelor, pre\ul pl`tit fiind reducerea la jum`tate a vitezei de transmisie ]i complicarea sistemului cu circuite care s` controleze transmisia [n doi timpi.

Cap. 6. Circuite digitale 385. Func\ii ]i por\i logice Un circuit digital are, [n general, mai multe intr`ri ]i mai multe ie]iri; prin starea circuitului [n\elegem ansamblul st`rilor bornelor sale de ie]ire. Dac` acestea sunt [n num`r de N, cum fiecare are numai dou` st`ri posibile, circuitul are la dispozi\ie 2 N st`ri. {n general. starea circuitului la un anumit moment este determinat` at[t de st`rilor intr`rilor la acel moment c[t ]i de istoria evolu\iei st`rii circuitului. Dac` starea circuitului digital nu depinde dec[t de st`rile intr`rilor din acel moment, circuitul este numit combina\ional; circuitele combina\ionale nu au memorie. Din acest motiv, func\ionarea lor este mai simpl`. Comportarea fiec`reia dintre ie]iri poate fi descris` printr-o func\ie logic` ce are [n general mai multe variabile independente. O func\ie logic` poate fi exprimat` printr-un tabel de adev`r, care con\ine toate combina\iile posibile ale variabilelor de intrare, sau utiliz[nd operatori logici simpli aplica\i variabilelor de intrare a) Func\ii logice de o singur` variabil` in out {n Fig. 6.5 a) este prezentat tabelul de adev`r al unei astfel F de func\ii. este variabila logic` independent` (de intrare) iar F FLSE FLSE este valoarea pe care o ia func\ia logic` (variabila de ie]ire). TRUE TRUE F= Deoarece avem o singur` variabil` de intrare, care poate lua dou` valori, tabelul de adev`r con\ine numai dou` linii. Cum ]i variabila a) b) de ie]ire poate lua tot numai dou` valori, putem scrie doar 2 2 =4 tabeluri de adev`r diferite. {n consecin\`, exist` numai patru func\ii logice de o singur` variabil`. {n dou` dintre aceste func\ii starea Fig. 6.5. Tabelul de adev`r (a) ]i simbolul (b), pentru un repetor logic (buffer). ie]irii nu depinde de aceea a intr`rii, fiind F = TRUE ]i, respectiv, F = FLSE. treia func\ie logic` de o variabil` are tabelul de adev`r din Fig. 6.5 a); este func\ia identitate F =. Circuitul logic care o realizeaz` se nume]te repetor (buffer [n limba englez`); simbolul utilizat pentru un asemenea circuit logic repetor este cel din Fig. 6.5 b). Repetorul este utilizat dac` nodul de circuit la care avem semnalul nu poate debita suficient curent pentru sarcin` sau trebuie protejat [mpotriva unor influen\e venite din partea sarcinii Ultima dintre cele patru func\ii logice de o singur` variabil` are tabelul de adev`r din Fig. 6.6 a); este func\ia nega\ie (NOT [n limba englez`). Pentru comoditate vom utiliza de aici [nainte nota\ia binar`, accept[nd de la bun [nceput conven\ia de logic` pozitiv` TRUE ; FLSE. Cu aceast` nota\ie, in FLSE TRUE out F TRUE FLSE a) b) in F= out F Fig. 6.6. Tabelul de adev`r (a ]i b) ]i simbolul (c) pentru un inversor logic. c) tabelul de adev`r arat` ca [n desenul b). Circuitul care realizeaz` aceast` func\ie se nume]te inversor logic ]i are simbolul din desenul c); elementul esen\ial din simbol, care reprezint` negarea, este cercule\ul. Triunghiul f`r` cercule\ reprezint` un repetor. C[nd scriem o func\ie logic` [n form` simbolic`, operatorul de negare se poate reprezenta [n mai multe moduri: printr-o bar` deasupra variabile respective ( ), prin semnul ' ( '), prin simbolul Γ [naintea variabilei respective (Γ) sau, pur ]i simplu, not[nd NOT. Starea semnalului negat mai este numit` complementar` celui a semnalului original, fiind complementul logic al lui ]i reciproc. m v`zut c` dac` avem o singur` variabil` de intrare, tabelul de adev`r are dou` linii ]i putem scrie doar 2 2 =4 tabeluri diferite. Cu dou` variabile independente, tabelul de adev`r are 2 2 =4 linii ]i putem scrie

386 Electronic` - Manualul studentului 4 2 =6 tabeluri de adev`r diferite. C[nd num`rul variabilelor de intrare este 2, exist`, deci, 6 func\ii logice diferite. Dintre aceste func\ii logice, c[teva sunt foarte utilizate ]i sunt considerate func\ii logice elementare. Vom discuta [n continuare numai func\iile ND (}I), OR (SU) ]i variantele lor negate NND (}I NEGT) ]i NOR (SU NEGT). b) Func\ia ND (}I) De]i func\ia poate avea mai multe intr`ri, vom considera, pentru simplitate numai dou`, ]i, respectv,. Func\ia are valoarea TRUE ( logic) numai dac` ambele intr`ri au valoarea TRUE ( logic); tabelul ei de adev`r este reprezentat [n Fig. 6.7 a). Operatorul logic corespunz`tor (produsul logic sau conjuc\ia logic`) se poate scrie sau. Circuitul care realizeaz` aceast` func\ie logic` are simbolul din desenul b) al figurii. Una dintre primele aplica\ii ale unui astfel de circuit este prezentat` [n desenul c). C[nd [ntrerup`torul K \ine intrarea [n starea LOW, ie]irea este tot timpul [n LOW indiferent de starea intr`rii ; semnalul nu trece mai departe. Pe de at` parte, c[nd intrarea este adus` [n HIGH, circuitul func\ioneaz` ca un simplu repetor pentru semnalul : semnalul trece mai departe. Este ca ]i cum semnalul ar [nchide ]i deschide o poart` (gate [n limba englez`) prin care s` treac` semnalul. ceast` denumire de "poart` logic`" a devenit at[t de frecvent utilizat` [nc[t s-a extins asupra tuturor circuitelor care realizeaz` func\ii logice simple. Spunem, deci, c` func\iile logice simple sunt implementate cu por\i logice. c) Func\iile OR (SU) ]i XOR (SU exclusiv) ]a cum se vede din tabelul de adev`r (Fig. 6.8 a), func\ia OR are valoarea TRUE c[nd cel pu\in una din intr`ri are valoarea TRUE. Pentru operatorul logic corespunz`tor (suma logic` sau disjunc\ia logic`) se utilizeaz` nota\iile + sau. Circuitul care realizeaz` aceast` func\ie este poarta SU, iar simbolul este ]i el reprezentat [n desenul a). Nu confunda\i suma logic` cu suma aritmetic` [ntre dou` numere [n reprezentare binar`. Pentru valorile ]i, suma logic` este, pe c[nd suma aritmetic` ([n reprezentare binar`) este, adic` 2 [n reprezentare zecimal`. Privind la tabelul de adev`r al func\iei SU, in constat`m c` ea nu face deosebirea [ntre situa\ia [n care una din intr`ri este [n logic ]i situa\ia [n care ambele intr`ri sunt [n logic. tunci c[nd dorim s` punem [n eviden\` situa\ia [n care numai una dintre intr`ri a) ND out F F=. K LOW K LOW b) c) HIGH HIGH LOW Fig. 6.7. Poarta ND: tabelul de adev`r (a), simbolul (b) ]i utilizarea ei pentru controlul transmiterii unui semnal (c). in OR a) out F F=+ in XOR b) out F F= + Fig. 6.8. Poarta OR (SU) (a) ]i poarta XOR (SU exclusiv (b).

Cap. 6. Circuite digitale 387 (oricare) este [n logic, trebuie s` utiliz`m func\ia SU exclusiv (XOR); aceasta are tabelul de adev`r ]i simbolul din Fig.6.8 b) NOR in d) Func\iile NOR (SU NEGT) ]i NND (}I NEGT) out F F=+ NND in out F F=. Fig. 6.9. Por\ile NOR ]i NND, [mpreun` cu tabelurile de adev`r corespunz`toare. Dac` poten\ialul bazei unui tranzistor bipolar cre]te, tranzistorul se deschide mai mult, curentul de colector cre]te, pe rezisten\a de colector cade o tensiune mai mare ]i, [n consecin\`, poten\ialul de colector scade. Negarea se ob\ine, astfel, implicit, la utilizarea unui tranzistor bipolar [n configura\ia cu emitorul comun. Din acest motiv, a fost mai u]or tehnologic s` se realizeze por\i NND ]i NOR dec[t por\i care s` implementeze func\iile logice f`r` nega\ie. Tabelurile de adev`r pentru func\iile NOR ]i NND sunt cele din Fig. 6.9, unde au fost reprezentate ]i simbolurile utilizate pentru por\i. Se observ` c` la simbolurile por\ilor OR ]i ND au fost ad`ugate, pur ]i simplu, ni]te cercule\e la ie]ire, care reprezint` negarea. v[nd la dispozi\ie din bel]ug asemenea por\i, proiectan\ii au putut s` realizeze cu ele ]i func\iile NOT, ND ]i OR, a]a cum se poate vedea [n Fig. 6.. Mai mult, se poate ar`ta c` orice func\ie logic` se poate implementa folosind fie numai por\i NND, fie numai por\i NOR. Exist`, [n general, mai multe implement`ri posibile ]i au fost construi\i algoritmi care s` conduc` la implement`ri cu un num`r minim de por\i logice. Cum ast`zi implementarea func\iilor logice complicate nu se mai realizeaz` cu por\i, nu are rost s` z`bovim asupra acestui subiect, altfel foarte interesant sub raport matematic. Fig. 6.. Sinteza func\iilor NOT, ND ]i OR cu ajutorul por\ilor NND ]i NOR. C. Circuite digitale integrate Primele circuite digitale au fost realizate cu componente (rezistoare, diode ]i tranzistoare) discrete. Utilizarea lor pe scar` larg` a [nceput [ns` abia dup` apari\ia lor [n forma circuitelor integrate, la [nceput c[teva por\i logice pe o capsul`. C[nd vorbim ast`zi despre circuite digitale ne referim, de fapt, numai la circuite digitale integrate. cestea realizeaz` de la func\ii logice simple, de tipul celor prezentate la sec\iunea anterioar`, p[n` la opera\ii extraordinar de complexe, a]a cum este cazul microprocesoarelor. Datorit` lor a fost posibil` dezvoltarea sistemelor complexe ce prelucreaz` semnale digitale, culmin[nd cu aparatura de laborator modern` ]i calculatoarele personale. Fabrican\ii ofer` mai multe familii ]i subfamilii de circuite digitale, care difer` [ntre ele prin tehnologia de fabrica\ie ]i arhitectura circuitului intern. Evident, aceste deosebiri se reg`sesc [n performan\ele acestor circuite, cum sunt tensiunea de alimentare, viteza de comuta\ie, puterea consumat`, caracteristicile electrice ale intr`rilor ]i ie]irilor. Pentru aplica\ii de uz general, merg[nd p[n` la frecven\e de lucru de 25 MHz, competi\a are loc [ntre familia TTL (transistor-transistor logic), realizat` cu tranzistoare bipolare, ]i familia circuitelor digitale CMOS (Complementary MOS), realizat` cu tranzistoare MOSFET complementare

388 Electronic` - Manualul studentului (tranzistoare cu canal n ]i tranzistoare cu canal p). Din acest motiv, [n continuare vom purta discu\ia numai asupra unor subfamilii reprezentative ale acestor familii, TTL ]i CMOS Dup` o perioad` de suprema\ie de 3 de ani, familia TTL a fost detronat` de circuitele CMOS ]i, probabil peste pu\ini ani, nu va supravie\ui dec[t [n c`r\i; deocamdat` ea este [nc` utilizat` dar, pentru proiecte noi, este indicat s` opta\i pentru una din subfamiliile CMOS. a) Ce [nseamn` HIGH ]i LOW pentru o intrare ]a cum am spus, st`rile HIGH ]i LOW se pun [n coresponden\` cu anumite intervale [n care se g`se]te poten\ialul. S` privim la desenul din Fig. 6. a). Tensiunea de alimentare pentru familia TTL este de, cu toleran\a +/-.25V (+/- 5%). Intrarea unui circuit TTL este [n stare LOW dac` poten\ialul s`u este sub.8 V. El poate chiar s` coboare sub V (nivelul masei), cobor[rea fiind limitat` la aproximativ -.6 V. Starea HIGH pentru o intrare TTL [nseamn` c` poten\ialul acesteia este peste 2. V. cesta poate chiar dep`]i pu\in (cu aproxiativ.6 V) tensiunea de alimentare de 5 V. cestea sunt intervalele [n care circuitul se comport` cu siguran\` conform tabelului de adev`r. Intrarea unui circuit TTL este [n stare LOW dac` are poten\ialul sub.8 V ]i este [n stare HIGH dac` are poten\ialul mai mare de 2. V. Ce se [nt[mpl` cu valorile poten\ialului dintre.8 V ]i 2. V? ceasta este o stare nedeterminat` logic, adic` nu putem spune cu certitudine [n ce stare se va g`si ie]irea; pentru un poten\ial de intrare din acest interval unele exemplare vor avea ie]irea [n HIGH, altele [n LOW, iar c[teva vor avea poten\ialul ie]irii [n "zona gri" (nici HIGH nici LOW). Undeva, pe la.2 V se g`se]te pragul tipic de comutare; majoritatea exemplarelor schimb` starea ie]irii c[nd poten\ialul intr`rii traverseaz` aceast` valoare; pentru celelalte, pragul de comutare este mai sus sau mai jos, [n jurul acestei valori tipice. bipolar TTL HIGH pragul tipic de comutare V +_ CC = 5% LOW intrare 5 4 3 2 stare nederminat` CMOS, subfamilia HC intrare HIGH 5 4 pragul tipic de comutare 3 2 a) b) V DD = HIGH LOW stare c) nederminat` 47k 47k conector /4 74HC d) t Fig. 6.. Nivelurile logice la intrarea familiei TTL (a) ]i subfamiliei CMOS HC (b); tranzi\ia semnalului logic [ntre cele dou` niveluri (d) ]i precau\iile necesare la intr`rile circuitelor CMOS cuplate la conectoare (d).

Cap. 6. Circuite digitale 389 {n cadrul familiei CMOS, cu o singur` excep\ia (seria 4) toate subfamiliile au tensiunea de alimentare de. Vom exemplifica nivelurile de la intrare pe una dintre cele mai utilizate subfamilii, seria HC (desenul b). Intrarea este cu siguran\` [n starea LOW dac` poten\ialul este sub. V; el poate ajunge ]i la valori negative, chiar pe la - V. Starea HIGH a intr`rii este definit` pentru poten\iale mai mari de 3.5 V; intrarea poate ajunge, f`r` pericol, ]i deasupra tensiunii de alimentare, pe la + 6 V. Pragul tipic de comutare se g`se]te la jum`tatea intervalului corespunz`tor st`rii nedeterminate, adic` pe la 2.25 V. St`rile logice sunt definite numai atunci c[nd poten\ialul intr`rii se g`se]te [n intervalele men\ionate mai sus. Totu]i, poten\ialul este o func\ie continu` de variabila timp ]i nu poate s`ri direct din intervalul LOW [n intervalul HIGH; el trece obligatoriu prin toate valorile din zona cu stare logic` nedeterminat`, a]a cum se vede [n desenul c). ceste st`ri sunt considerate st`ri tranzitorii ale circuitului ]i nu li se acord` o semnificatie logic`. Este, evident, de dorit ca aceast` tranzi\ie s` fie c[t mai rapid`, adic` fronturile semnalului digital s` fie c[t mai abrupte. C[nd fronturle au devenit prea "lente" datorit` unor circuite mai lene]e sau a capacit`\ilor parazite ale unor fire mai lungi, solu\ia este intercalarea unui repetor logic care s` refac` fronturile. Ce se [nt[mp` dac`, [n evolu\ia sa [n timp, poten\ialul chiar r`m[nne [n intervalul interzis, cu stare nedeterminat`? Sistemul [nceteaz` s` mai efectueze func\ia pentru care a fost construit, deoarece starea sa nu poate fi prev`zut` (este ceea ce se cheam` hazard logic). vem cu siguran\` un viciu de proiectare sau de realizare. {n afara faptului c` sistemul ajunge [ntr-o stare logic` necontrolabil`, la familiile CMOS situa\ia devine chiar periculoas` pentru circuite deoarece, cu poten\ialul intr`rii [n zona de prag, disipa\ia de putere cre]te foarte mult. Din acest motiv, la circuitele digitale CMOS, intr`rile pentru care exist` riscul r`m[nerii [n gol (de exemplu cele care sunt legate la alte pl`ci prin intermediul conectorilor) trebuie obligatoriu legate la mas` sau la alimentare cu un rezistor care s` fixeze poten\ialul [n caz de avarie (Fig. 6. d). b) Ce curent este necesar pentru a comanda o intrare? }tim c` nu putem controla poten\ialul unui nod dec[t dac` furniz`m sau absorbim un anumit curent din nodul respectiv. Pentru circuitele liniare exprimam acest lucru [n termenii impedan\ei de intrare [n nodul respectiv; o impedan\` de intrare mic` [nsemna c` avem nevoie de mai mult curent pentru a efectua o anumit` varia\ie de poten\ial. Circuitele digitale nu func\ioneaz` liniar ]i, deci, nu are sens s` vorbim despre impedan\a de intrare. Comportarea lor este descris` de caracteristica static` de intrare, care este neliniar`. Pentru utilizator, [ns`,. este suficient s` ]tie ni]te valori ale curentului care reprezint` cazurile cele mai defavorabile, valorile reale diferind de la exemplar la exemplar. La circuitele TTL cobor[rea poten\ialului intr`rii sub pragul de.8 la care [ncepe starea LOW se face cu pre\ul absorbirii dinspre intrarea circuitului a unui curent (Fig. 6.2). La seria TTL standard el poate ajunge, [n cel mai deavorabil caz, la.6 m; astfel, un rezistor de 75 Ω legat la mas` nu aduce intrarea [n stare LOW (Fig. 6.2 a), valoarea rezisten\ei trebuind cobor[t` sub 5 Ω. Pentru seria TTL modern` LS, de consum redus, (Low Schottky), curentul ce trebuie absorbit este de numai.4 m ]i chiar un rezistor de kω aduce cu siguran\` intrarea [n LOW (desenul b). +.2 V 75 Ω /4 74 +.4 V k /4 74LS.6 m.4 m stare nedeterminat` stare LOW la intrare la intrare a) b) Fig. 6.2. Datorit` curentului mare (.6 m) ce trebuie absorbit, o rezisten\` de 75 Ω nu aduce [n starea LOW intrarea unei por\i TTL standard (desenul a); pentru o poart` TTL din seria LS, acest curent este mai mic ]i o rezisten\` de kω aduce cu siguran\` intrarea [n starea LOW.

39 Electronic` - Manualul studentului Ca s` men\in` o intrare TTL [n stare LOW circuitul de comand` trebuie s` poat` extrage din intrare un curent important, de ordinul a m (depinde de seria TTL respectiv`). ducerea intr`rii [n starea HIGH are loc prin injectarea unui curent [n acea intrare (Fig. 6.3). O valoare de numai 4µ este suficient` la seria TTL standard iar pentru seria LS curentul este sub 2 µ. stfel, o rezisten\` de 5 kω este suficient` pentru asigurarea st`rii HIGH. 5 k O intrare TTL l`sat` [n gol ([n exterior, evident) este adus`, datorit` structurii 7 µ interne, la un poten\ial apropiat de pragul de comutare, situat la aproximativ.3v. +2.5 V Deoarece nu exist` curent de intrare, tranzistorul de intrare este blocat, ca ]i cum intrarea ar fi [n starea HIGH. {n multe c`r\i proaste g`si\i c` "o intrarea TTL l`sat` [n gol /4 74LS este echivalent` cu starea HIGH" ]i mul\i proiectan\i utilizeaz` acest lucru pentru a face economie de c[teva trasee. Sfatul nostru este s` nu l`sa\i nicidat` o intrare [n gol, Fig. 6.3. deoarece poten\ialul ei va fi extrem de aproape de pragul de comutare av[nd imunitate ducerea unei la zgomot practic nul`. Un cuplaj capacitiv parazit o poate aduce pentru un timp scurt intr`ri TTL [n [n LOW, pulsurile (glitch-uri [n jargon) ap`rute la ie]irea logicii combina\ionale starea HIGH. produc[nd comport`ri de ne[n\eles ale circuitelor secven\iale. Pentru a men\ine [n starea HIGH intrarea unui circuit TTL, circuitul de comand` trebuie s` injecteze [n intrare un curent mic, de c[teva zeci de microamperi. La intr`rile circuitelor TTL, st`rile HIGH ]i LOW sunt foarte diferite din punctul de vedere al curentului necesar men\inerii, starea LOW cer[nd un curent de circa 4 de ori mai mare. Pentru circuitele digitale CMOS, controlul st`rii intr`rii este mult mai simplu: curentul consumat [n oricare din st`ri este practic nul (poarta tranzistorului este izolat` fa\` de canal). Cu toate acestea, intrarea nu trebuie l`sat` [n gol, capacitatea dintre poarta tranzistorului ]i surs` se [ncarc` datorit` electricit`\ii atmosferice ]i, dac` nu distruge chiar tranzistorul, aduce ie]irea [n zona gri ]i m`re]te periculos disiparea de putere pe circuit. Rezisten\ele care determin` poten\ialul intr`rii (Fig. 6. d) pot ajunge chiar la zeci de MΩ, dar nu e bine s` exager`m pentru c` se m`re]te sensibilitatea la perturba\ii; o valoare de - kω este foarte bun`. Nu trebuie s` r`m[ne\i cu impresia c` intrarea unui circuit digital CMOS nu are nevoie de curent. {n timpul schimb`rii st`rii intr`rii, capacitatea poart`-substrat trebuie [nc`rcat` (desc`rcat`) ]i, cu c[t dorim o comutare mai rapid`, cu at[t pulsul de curent trebuie s` fie mai mare. Curentul de intrare este nul numai c[nd st`rile intr`rilor nu se modific`. c) Cum se comport` ie]irile {n general, ie]irea unui circuit digital trebuie s` comande mai multe intr`ri ale unor circuite de acela]i tip (Fig. 6.4). Din acest motiv, ie]irile sunt astfel proiectate [nc[t s` comande cu siguran\` corect un anumit num`r de intr`ri din aceea]i subfamilie (serie). cest num`r de intr`ri este numit fan-out. De exemplu, majoritatea circuitelor TTL au un fan-out de dar exist` ]i circuite de putere (buffere) care pot comanda un num`r mai mare de intr`ri. Fig. 6.4. O ie]ire trebuie s` comande, [n general, mai multe intr`ri. Num`rul de intr`ri pe care le poate comanda o ie]ire ([n cadrul aceleia]i subfamilii) se nume]te fanout. Majoritatatea circuitelor din familia TTL au un fan-out egal cu.

Cap. 6. Circuite digitale 39 Necesitatea comand`rii sigure a unor intr`ri din aceea]i subfamilie a dus la definirea nivelurilor logice de la ie]ire [n mod diferit de cele de la intrare, pentru a asigura o imunitate (rezerv`) la zgomot (noise margin). bipolar TTL V +_ CC = 5% intrare 2. V iesire 2.4 V imunitate la zgomot CMOS, subfamilia HC V DD = intrare iesire 3.5 V imunitate la zgomot.8 V imunitate la zgomot.4 V. V imunitate la zgomot. V Fig. 6.5. Nivelurile logice la intrarea ]i ie]irea familiei TTL (desenul a) ]i subfamiliei CMOS HC (desenul b). {n Fig. 6 5 a) vedem cum este realizat acest lucru la familia TTL: [n st[nga sunt nivelurile de la intrare iar [n dreapta sunt cele de la ie]ire. {n starea LOW, poten\ialul ie]irii coboar` cu siguran\` sub.4 V, cu.4 V mai jos (rezerv` de siguran\`) dec[t ar fi fost suficient pentru o intrare pentru a fi [n LOW. tunci c[nd ajunge [n stare HIGH, poten\ialul ie]irii urc` cel pu\in la 2.4 V, cu.4 V mai mult dec[t ar fi fost suficient pentru ca intrarea s` fie adus` [n HIGH. ceste rezerve sunt necesare deoarece, [n practic`, peste semnalul logic util se suprapun perturba\ii care ar putea p`c`li intr`rile unora dintre circuite. Ie]irea unui circuit TTL coboar` [n starea LOW sub.4 V ]i urc` [n starea HIGH mai sus de 2.4 V. Observa\ie: Rezerva de zgomot mic` (sensibilitatea mare la perturba\ii) ]i un fan-out insuficient (pentru unele din circuite era chiar unitar) au fost cauzele "mor\ii naturale" a primei familii de circuite digitale integrate (RTL - resistor transistor logic), ap`rut` la [nceputul anilor 96. La familia CMOS este asigurat` o rezerv` de zgomot mai mare dec[t la familiattl; pentru seria HC, care este alimentat` la 5 V, nivelurile sunt cele din Fig. 6.5 b). tunci c[nd se dore]te o imunitate la zgomot mult mai mare, trebuie aleas` subfamilia CMOS 4 alimentat` la tensiune mare ( -5 V); pre\ul pl`tit este viteza de lucru mult mai mic`. Ne-am ocupat p[n` acum numai de poten\ialele ie]irilor. C[t este [ns` curentul manipulat de acestea? Pentru familia TTL, asimetria [ntre curen\ii [n st`rile HIGH ]i LOW este prezent` ]i la ie]ire. O ie]ire [n LOW poate absorbi un curent important; cum fan-out-ul este de, seria TTL standard absoarbe cel pu\in 6 m iar seria LS numai 8 m. Spre deosebire de acestea, seriile rapide F ]i S pot absorbi 2 m. {n starea HIGH, ie]irea poate debita curent. La seria standard acesta era de numai.4 m, suficient pentru a duce [n HIGH intr`ri dar insuficient, de exemplu, pentru aprinderea unui LED. La seriile moderne, curentul de ie]ire [n starea HIGH este mai mare, de c[\iva m. {n orice caz, circuitele TTL pot aprinde LED-uri ]i anclan]a relee numai [n starea LOW (Fig. 6.6).

392 Electronic` - Manualul studentului La circuitele TTL, [n starea HIGH curentul de ie]ire este mult mai mic dec[t [n starea LOW. /4 74 8 m LOW LED aprins 27 Ω /4 74 HIGH 4 µ LED stins Ω Fig. 6.6. O poart` TTL standard nu poate aprinde un LED dec[t dac` ie]irea este [n starea LOW. Pentru familia CMOS comportarea este simetric` [n st`rile HIGH ]i LOW: etajul complementar leag` ie]irea la alimentare sau, respectiv, la mas`, comport[ndu-se ca un rezistor ohmic de 2 Ω - kω (dac` sarcina nu cere un curent prea mare). Seria HC poate manipula curen\i p[n` la 8 m, seriile rapide C ]i CT ajung la 24 m dar seria 4 abia dac` ajunge pe la m. ce]tia sunt curen\ii disponibili [n exteriorul circuitului (prin sarcina cuplat` la ie]ire). {n plus, [n timpul comut`rii, prin etajul final [n contratimp circul` de la alimentare spre mas` un puls important de curent chiar dac` nu avem cuplat` nici o sarcin` la ie]ire. Din acest motiv, puterea disipat` de un sistem digital cu circuite MOS (fie CMOS, fie NMOS cum sunt microprocesoarele) cre]te practic propor\ional cu frecven\a de lucru. sfel, un anumit microprocesor poate lucra bine la 66 MHz dar "gre]e]te" c[nd este for\at s` lucreze, s` zicem, la 233 MHz, deoarece se supra[nc`lzeste. Efectul modific`rii st`rii intr`rii asupra st`rii de la ie]ire V out (V) se poate urm`ri pe caracteristica de transfer; pentru un inversor TTL, aceast` caracteristic` arat` ca cea din Fig. 6.7. Se observ` c` pe o regiune [ngust` [n jurul pragului de comutare, poarta se comport` aproximativ liniar, cu amplificare foarte mare. Dac` printr-o reac\ie negativ` lent` circuitul este obligat s` r`m[n` [n aceast` regiune, el poate fi utilizat ca amplificator de frecven\` mare. Putem observa, astfel, c` 5 4 3 2 nu exist` o deosebire fundamental` [ntre circuitele digitale ]i circuitele analogice; deosebirea const` [n faptul c` la proiectare ele au fost optimizate dup` criterii diferite iar, [n func\ionare, valorilor poten\ialelor li se atribuie alte semnifica\ii. 2 3 4 5 V in (V) Fig. 6.7. Caracteristica de transfer a unui inversor TTL. d) Nomenclatur` Cum ne descurc`m [ntre at[tea familii ]i subfamilii, de unde ]tim care sunt bipolare ]i care CMOS ]i, mai ales, ce fel de circuite digitale trebuie s` alegem pentru un anumit proiect? Familia bipolar` TTL a ap`rut la c[tiva ani dup` 96 ]i a fost impus` de seria 74xx produs` de Texas Instruments. {n acest sistem de numerotare (care avea s` fie acceptat apoi de to\i fabrican\ii) cifrele notate cu xx identific` un tip anume de circuit ; de exemplu 74 con\ine 4 por\i NND iar 744 con\ine 6 inversoare. Seria standard nu a mul\umit pe proiectan\i deoarece avea consum mare ]i vitez` insuficient`. u ap`rut, astfel, alte serii TTL, mai perfec\ionate, care au primit [n denumire litere distinctive. Prima a fost seria de vitez` H, adic` 74Hxx, a urmat apoi o serie de consum redus 74Lxx. Utilizarea diodelor Schottky a dus la cre]terea suplimentar` a vitezei; a]a au ap`rut seriile 74Sxx, 74LSxx, 74S, 74LS ]i 74Fxx. {n toate aceste serii, defini\ia nivelurilor logice la intrare ]i ie]ire este aceea]i ca la seria standard. S-a p`strat ]i denumirea

Cap. 6. Circuite digitale 393 fiec`rui circuit ]i chiar pozi\ionarea pinilor, astfel c` pute\i [nlocui 74H ci 74LS, nu difer` dec[t puterea disipat` pe fiecare poart` ]i viteza de comutare. Prima subfamilie CMOS ap`rut` a fost seria 4; numerotarea circuitelor [ncepea de la 4, de exemplu 4 con\ine patru por\i NND iar 469 con\ine ]ase inversoare. Nu exista nici o leg`tur` cu sistemul de numerotare al circuitelor TTL iar dac` exista o echivalen\a de func\ie (cum este 74 cu 4) pozi\ionarea pinilor era diferit`. ceast` serie a introdus avantajele circuitelor CMOS: consum zero [n stand-by ]i imunitatea mai bun` la zgomot (datorit` valorii tensiunii de alimentare care putea fi [ntre 3V ]i 2 V). Viteza de comutare era [ns` mult prea mic`. Seria 4 este [nlocuit` apoi cu seria perfec\ionat` 4 ce ofer` o frecven\` de lucru de 3.5 MHz (la alimentarea de + 5V) ]i tensiuni de alimentare [ntre 3 ]i 8 V. Datorit` popularit`\ii pe care o dob[ndiser` circuitele TTL, urm`toarele serii CMOS au revenit la sistemul de numerotare TTL ]i chiar la aceea]i pozi\ie a pinilor. Cu excep\ia seriei 4 toate circuitele digitale CMOS utilizeaz` sistemul de numerotare ]i pozi\ia pinilor de la circuitele TTL; pentru a ar`ta c` avem de-a face cu o subfamilie CMOS, se introduce litera C [n denumirea seriei. ]a apare seria 74Cxx, cu tensiunea de alimentare de dar cu aceea]i vitez` de 3.5 MHz ca a seriei 4. Urmeaz` apoi perfec\ion`ri majore ]i apar seriile 74HC (3 MHz) ]i 74C (25 MHz) care dep`]esc ca vitez` seriile TTL 74H ]i 74 F, respectiv. Diferen\a [ntre TTL ]i seriile CMOS [n privin\a pragurile de comutare de la intrare face incomod` interfa\area acestor familii. Din acest motiv, apar serii de circuite CMOS care au pragurile de intrare echivalente cu cele TTL; pentru a ar`ta acest lucru, ele primesc [n denumire ]i litera T. ceste serii sunt 74HCT (performan\e identice cu 74HC) ]i 74 CT (performan\e identice cu 74C). {n concluzie, numele unei serii care [ncepe cu 74 se refer` la o (sub)familie -TTL dac` nu con\ine litera C -CMOS c[nd con\ine litera C. Dac` este vorba de o subfamilie CMOS (am g`sit litera C [n denumire) ]i, [n plus, denumirea con\ine ]i litera T, atunci familia este compatibil` TTL ]i ca niveluri logice de intrare ]i poate fi interfa\at` f`r` probleme cu circuite TTL. S` vedem cum alegem tipul de circuite de care avem nevoie. Pentru majoritatea aplica\iilor, viteza circuitelor TTL 74LS (25 MHz) sau a celor CMOS 74HC (3 MHz) este suficient`. Seria CMOS ofer` [n plus avantajul unui consum mic [n stand-by. Dac` imunitatea la zgomot nu este suficient`, pute\i s` opta\i pentru seria CMOS 4, alimentat` la o tensiune mai mare; frecven\a maxim` de lucru va fi de numai 5 MHz (la o alimentare de V). Dac` ave\i o aplica\ie de vitez` mai mare, pute\i opta pentru seriile TTL 74F sau 74S, care ajung pe la MHz, sau pentru seriile CMOS 74C ]i 74CT, cu frecven\a maxim` de 25 MHz. Dac` nu ave\i nevoie de o asemenea vitez`, este bine s` evita\i aceste circuite rapide deoarece ele absorb [n timpul comut`rii pulsuri importante de curent de la traseele de alimentare ]i alimentarea trebuie "decuplat`" cu condensator l[ng` fiecare capsul`. D. Utilizarea reprezent`rilor [n logic` negativ` (assertion-level logic) Revenim acum la modul [n care putem sintetiza o func\ie logic` anumit`. Expresia unei func\ii logice poate fi transformat` [ntr-o alt` expresie echivalent` prin folosirea unor identit`\i logice. Propriet`\ile de comutativitate, asociativitate ]i distributivitate ale sumei ]i produsului logic sunt bine cunoscute ]i nu le vom mai discuta. Vom accentua numai asupra propriet`\ii

394 Electronic` - Manualul studentului = (5.) (dou` nega\ii succesive se anuleaz` reciproc) ]i a unor rela\ii cunoscute ca formulele DeMorgan + =. (5.2) = + Deoarece este mult mai u]or s` oper`m cu simboluri ]i scheme dec[t cu ecua\ii, vom "traduce" formulele DeMorgan ca [n Fig. 6.8 a). Cercule\ele desenate la intr`rile por\ilor [nseamn`, conform conven\iei specificate anterior, negarea acestor semnale. Dac` aplic`m operatorul de negare ambilor termeni ai rela\iilor, ob\inem echivalen\ele din desenul b) al figurii. V a) b) "acum sunt pregatit" "acum sunt pregatit" V c) d) Fig. 6.8. Putem schimba tipul operatorului (din ND [n OR ]i reciproc) dac` aplic`m inversarea logic` la toate intr`rile ]i ie]irile. Cum putem interpreta aceste echivalen\e? Toate semnalele simbolurilor din partea dreapt` (at[t intr`rile c[t ]i iesirile) au fost inversate logic; este ca ]i cum am judeca [n logic` negativ`, unde HIGH [nseamn` FLSE. Ceea ce ne spun echivalen\ele din desenul b) este c` o poart` care efectueaz` opera\ia ND [n logic` pozitiv` efectueaz` [n logic` negativ` opera\ia OR ]i reciproc. Din acest motiv, aceste simboluri echivalente, [n care intr`rile sunt negate sunt numite "simboluri [n logic` negativ`". Un anumit circuit func\ioneaz` la fel, indiferent de modul de interpretare a nivelurilor sale de tensiune Denumirea por\ilor se face todeauna consider[nd opera\ia [n logic` pozitiv`. Pentru proiectant ]i cel care trebuie s` [n\eleag` din schem` func\ionarea circuitului este mai comod`, de multe ori, reprezentarea [n logic` negativ`. ceasta se [nt[mpl` deoarece multe semnale digitale de comand` sunt active [n starea LOW: stau majoritatea timpului [n starea HIGH ]i trec [n LOW numai atunci c[nd doresc s` fie "ascultate". De exemplu, un anumit dispozitiv poate comunica faptul c` este "gata de ac\iune", printr-un semnal logic, [n dou` moduri diferite, ca [n desenele c) ]i d) ale figurii 6.8. Dac` o face ca [n desenul d), atunci semnalul trebuie s` fie activ [n starea LOW. Pentru a facilita [n\elegerea func\ion`rii circuitelor, proiectantul va denumi REDY semnalul din desenul c) ]i REDY pe cel din desenul d). Utilizarea semnalelor active [n starea LOW nu se face pentru a complica lucrurile ci are la baz` ra\iuni legate de func\ionarea circuitelor. Pentru a nu memora formulele DeMorgan, e bine s` avem aceste simboluri concentrate [ntr-un tabel, [mpreun` cu denumirea unor circuite ce realizeaz` aceast` func\ie (Tabelul 6.).

Cap. 6. Circuite digitale 395 Tabelul 6.. Nume Expresie Simbol ND NND Reprezentare [n logica negatv` subfamilia CMOS 4 Num`r TTL ]i celelalte subfamilii CMOS 48 748 (4 pe chip) 4 74 (4 pe chip) OR + 47 7432 (4 pe chip) NOR + 4 742 (4 pe chip) INVERT 469/449 744 (6 pe chip) UFFER 453/45 74365 (6 pe chip) XOR (sau exclusiv) 47 7486 (4 pe chip) S` vedem, pe un exemplu, c[t de util` poate fi aceast` reprezentare [n logic` negativ`. Presupunem c` trebuie s` proiect`m un circuit logic a c`rui ie]ire s` fie [n HIGH dac` ]i numai dac` ]oferul este a]ezat }I CEL PU IN UN DIN U}I ESTE DESCHIS~. Din considerente de simplitate a construc\iei, semnalele de la u]i sunt [n LOW c[nd u]ile sunt deschise ]i, de asemenea, semnalul de la scaun este [n LOW c[nd ]oferul este a]ezat. Putem aborda problema [n mai multe moduri. Calea cea mai direct` ]i cea mai grea este s` [ncepem prin construirea tabelului de adev`r. Not[nd cu ]i semnalele de la u]i ]i cu C semnalul de la scaun, ob\inem tabelul din Fig. 6.9 a). De aici va trebui s` g`sim o implementare cu por\i, utiliz[nd, de exemplu, algoritmul bazat pe diagramele Karnaugh (at[t de complicat [nc[t am evitat s`-l prezent`m) O a doua cale este s` rezolv`m problema pe etape. Vom produce o variabil` intermediar` U care s` fie [n LOW c[nd cel pu\in o u]` este deschis`, adic` cel pu\in unul din semnalele ]i este [n LOW. C`ut`m [n tabelurile de adev`r ale func\iilor studiate ]i g`sim c` func\ia ND este ceea ce dorim. vem, deci U in =. Mai departe, semnalul de ie]ire F trebuie s` fie [n HIGH numai c[nd ambele semnale U ]i C sunt [n LOW. C`ut`m din nou [n tabelurile de adev`r ]i g`sim c` func\ia NOR (SU NEGT) efectueaz` opera\ia dorit`. Schema complet` a circuitului este cea din Fig. 6.9 b). }i [n sf[r]it, solu\ia elegant` ]i simpl`. Informa\iile cu care lucr`m sunt "u]` deschis`" ]i "]ofer a]ezat"; este natural ca acestor informa\ii s` le asociem semnale logice. Fie ele L pentru u]a din st[nga, R pentru u]a din dreapta ]i S pentru ]ofer. Din p`cate nu avem la dispozi\ie direct aceste semnale ci "complementarele" lor (semnalele negate). Nu-i nimic, [ns`, nu obosim dac` desen`m ni]te inversoare (Fig. 6.2 a). cum s` citim textul problemei. Cel pu\in o u]` deschis` [nseamn` dreapta SU st[nga, trebuie s` trecem semnalele L ]i R printr-o poart` OR (SU) ca [n desenul b). Pentru ca ie]irea F s` fie [n HIGH nu-i suficient s` avem o u]` deschis`, mai trebuie }I ca ]oferul s` fie a]ezat. Introducem, astfel, o poart` ND ]i circuitul este complet.. Nu mai avem dec[t s` deplas`m opera\iile de negare (cercule\ele) de-a C out F C a) b) Fig. 6.9. U F

396 Electronic` - Manualul studentului lungul firelor la intrarea por\ilor ]i ob\inem schema din desenul c). ceast` schem` permite [n\elegerea mai comod` a opera\iilor efectuate de circuit ]i cu acest tip de scheme v` ve\i [nt[lni adesea dac` circuitele au fost proiectate de profesioni]ti. {n jargon se spune, cam preten\ios, c` se lucreaz` cu "niveluri logice presupuse" (assertion-logic notation). C L S R C L S R F = L = R C= S F a) b) c) L R F L R /4 74LS8 F S d) S e) /4 74LS2 Fig. 6.2. Nu am decis [nc` ce fel de por\i vom utiliza. Simbolul por\ii ND nu este [nc` [n logic` negativ` deoarece una din intr`ri nu este negat`. Cum dou` neg`ri succesive se anuleaz`, introducem pe acel fir dou` cercule\e, unul la ie]irea por\ii OR ]i cel`lalt la intrarea por\ii ND (desenul d). poi c`ut`m [n Tabelul 6. pe coloana cu reprezent`ri [n logic` negativ`: prima poart` o [nlocuim cu una ND (prima linie a tabelului) iar a doua cu o poart` NOR (a patra linie a tabelului). Opt`m pentru circuite TTL de putere redus` (seria 74LSxx) ]i ajungem, astfel, la schema final` din desenul e). Nota\ia /4 [nseamn` c` se utilizeaz` una din cele patru por\i de pe capsul`. E. Implementarea unei func\ii logice oarecare {n situa\ia [n care trebuie s` implement`m o func\ie logic` cu un num`r mare de variabile, proiectarea cu por\i logice devine foarte complicat`. Mai mult, solu\ia nici nu mai este economic` deoarece pre\ul unui circuit integrat nu este propor\ional cu complexitatea sa, pe c[nd cheltuielile legate de realizarea circuitului imprimat ]i lipirea circuitelor cresc propor\ional cu num`rul de capsule utilizate. O rezolvare elegant` este aceea care folose]te un multiplexor (MUX) digital. Cel din Fig. 6.2 a) este unul cu 8 linii de intrare ]i una de ie]ire (opt la unu). Func\ionarea sa este foarte simpl`: starea ie]irii Y este identic` cu aceea a uneia dintre intr`ri, intrare selecttat` prin liniile de adrese S2, S ]i S. Dac`, de exemplu acestea au valorile, ]i, respectiv (5 [n binar), la ie]ire se reg`se]te starea intr`rii I 5. ]a cum se vede [n desenul b), multiplexorul digital func\ioneaz` ca un fel de comutator rotativ, pozi\ia sa fiind determinat` de liniile de adrese. Repetorul logic ne arat` c` ie]irea nu este legat` galvanic la una din intr`ri ci este adus` doar [n aceea]i stare logic` cu intrarea respectiv`. M Orice tabel de adev`r cu M variabile de intrare poate fi implementat cu un multiplexor cu N = 2 intr`ri, adic` unul la care adresa este reprezentat` pe M bi\i. S` ne [ntoarcem la exemplul cu autoturismul, unde func\ia logic` dorit` avea tabelul de adev`r din Fig. 6.9 a). plic`m cele trei semnale de intrare pe intr`rile de adrese ale unui MUX cu 8 intr`ri, ca [n desenul din Fig. 6.2 a); pentru a urm`ri mai u]or func\ionarea, [n tabelul de adev`r prezentat [n desenul c) a fost trecut` ]i adresa ([n nota\ie zecimal`) corespunz`toare fiec`rei combina\ii de la intrare.

Cap. 6. Circuite digitale 397 LS Y S S R S Y 74LS5 MS L S 2 E adrese I... I 7 intr`ri a) out Y (out) I... I 7 b) adresa 2 3 4 5 6 7 in out L R S F Fig. 6.2. Implementarea unei func\ii logice cu trei variabile de intrare cu ajutorul unui multiplexor cu 8 c`i. Nu mai avem dec[t s` citim din tabelul de adev`r starea necesar` a ie]irii pentru fiecare adres` ]i s` cabl`m la HIGH sau LOW linia corespunz`toare a multiplexorului. C[nd intr`rile vor selecta acea linie, starea respectiv` va ap`rea la ie]ire. Dac` dorim s` realiz`m alt tabel de adev`r, pur ]i simplu vom modifica doart st`rile logice [n care sunt \inute cele 8 linii ale multiplexorului. cest lucru poate fi efectuat chiar [n timpul func\ion`rii, reprogramarea put[nd fi realizat` cu c[teva por\i. biti adresa (24 locatii) 8 7 6 5 4 3 2 (chip enable) 9 D D D 2 D 3 D 4 D 5 D 6 D 7 CE 8 biti iesiri k x 8 ROM OE (output enable) Fig. 6.22. Memorie ROM de k octet. Reprogramarea unei func\ii logice realizate cu multiplexoare se poate face fie prin modificarea cabl`rii fie prin intermediul unor por\i logice, dac` acestea au fost prev`zute la proiectare. Oricum, prezen\a acestor por\i complic` circuitul, pe care tocmai credeam c` l-am simplificat f`c[nd apel la multiplexoare. cest inconvenient este eliminat dac` implement`m func\ia logic` cu o memorie ROM - Read Only Memory. Ele sunt denumite RED ONLY pentru c` [n func\ionare numai opera\ia de citire este disponibil`; informa\ia trebuie scris` anterior printr-un procedeu numit programare sau, uneori, "ardere". Pentru modificarea func\iei logice nu va trebui dec[t s` introducem [n soclu o alt` memorie, programat` corespunz`tor. O memorie ROM memorizeaz` o structur` de bi\i (tipic 4 sau 8) pentru fiecare adres` distinct` aplicat` la intrarea sa de adrese. De exemplu, o memorie de k octet (Fig. 6.22) furnizeaz` c[te 8 bi\i pentru fiecare din cele 24 adrese posibile, comunicate circuitului pe linii de adrese. stfel, cu ea pot fi implementate simultan 8 func\ii logice, num`rul de variabile de intrare al fiec`rei func\ii fiind de maximum. Memoriile ROM sunt nevolatile, informa\ia stocat` r`m[n[nd ]i dup` [ntreruperea aliment`rii. Felul [n care se face programarea memoriei ROM depinde de principiul de construc\ie. stfel, unele memorii sunt programate chiar [n timpul realiz`rii, printr-o "masc`" de depunere. ltele, numite PROM, pot fi scrise de c`tre utilizator. Primul procedeu utilizat a fost arderea efectiv` a unor conexiune interne foarte fine; o astfel de memorie nu mai poate fi "]tears`" ]i scris` din nou. poi au ap`rut memoriile care puteau fi ]terse (EPROM - Erasable PROM) prin iluminarea cu radia\ie ultraviolet` ]i, mai cur[nd, cele care pot fi ]terse electric, numite EEPROM (Electrical Erasable PROM). c)