Ψηφιακά Ηλεκτρονικά. Μάθηµα 6ο.. Λιούπης

Transcript

1 Ψηφιακά Ηλεκτρονικά Μάθηµα 6ο. Λιούπης

2 Κίνδυνοι για ένα ολοκληρωµένο CMOS Ηλεκτροστατική εκκένωση (electrostatic discharge ESD) ανταλλαγή στατικών φορτίων και δηµιουργία σπινθήρα, όταν πλησιάσουν δύο σώµατα µε διαφορετικό στατικό φορτίο (π.χ. ακροδέκτης και ανθρώπινο σώµα) Latchup: σχηµατισµός παρασιτικών διπολικών transistor µέσα στα επίπεδα πυριτίου, τα οποία βραχυκυκλώνουν την τάση τροφοδοσίας µε τη γείωση

3 ιατάξεις εισόδου-εξόδου CMOS ιασυνδέουν τα εσωτερικά κυκλώµατα µε τον "έξω κόσµο" Προστατεύουν από ESD και latchup Πρέπει να αντεπεξέρχονται σε τάσεις και ρεύµατα πολύ µεγαλύτερα απ' όσο στους εσωτερικούς κόµβους του ολοκληρωµένου Αποτελούνται από έναν αντιστροφέα CMOS µε πρόσθετες διατάξεις (διόδους, αντιστάσεις, κ.ά.) υλοποιηµένες στα επίπεδα πυριτίου- µετάλλου

4 Βαθµίδες εισόδου CMOS ακροδέκτης εισόδου V DD GND V DD GND V DD GND προς εσωτερικούς κόµβους Σκοπός : αποµάκρυνση των θετικών και αρνητικών υπερτάσεων από τις ευαίσθητες πύλες των transistor εισόδου είσοδος µε προστασίαecd

5 Βαθµίδες εξόδου CMOS από εσωτερικούς κόµβους V DD ακροδέκτης εξόδου Σκοπός : αποτρέπουν να περάσει το υπερβολικό ρεύµα απότην καταβόθρα-πηγή των transistor εξόδου GND έξοδος totem-pole

6 Έξοδος τριών καταστάσεων V DD V DD enable X enable Y X Y enable enable GND GND Αποµονώνεται ο ακροδέκτης εξόδου υπό τον έλεγχο του σήµατος enable Οαποµονωµένος ακροδέκτης δεν οδηγείται προς το V DD ήτοgnd, αλλά παρουσιάζει χωρητικότητα εξόδου

7 Έξοδος ανοιχτής καταβόθρας V DD Παραλείπεται το PMOS transistor X GND Y Για το pullup απαιτείται µια εξωτερική αντίσταση προς το V DD Χρησιµοποιείται για την υλοποίηση wired-and συνδέσεων

8 Κατανάλωση ισχύος CMOS Στατική κατανάλωση ισχύος σε κατάσταση ηρεµίας, όταν οι είσοδοι και οι έξοδοι δεν αλλάζουν κατάσταση P = I V S CC CC, όπου I CC : ρεύµα διαρροής υναµική κατανάλωση ισχύος κατά τη διάρκεια των µεταβάσεων των εξόδων µεταξύ των δύο λογικών καταστάσεων. Οφείλεται : στο ρεύµα για τη φόρτιση/εκφόρτιση εξωτερικών χωρητικοτήτων στο ρεύµα για τη φόρτιση/εκφόρτιση εσωτερικών κόµβων στο ρεύµα βραχυκυκλώµατος, που εµφανίζεται µέσω των transistor κατά την εναλλαγή καταστάσεων

9 Λογικές οικογένειες CMOS Συµβατικές λογικές οικογένειες λειτουργούν µε συµβατική τάση τροφοδοσίας (έως και 5V) Λογικές οικογένειες χαµηλής κατανάλωσης λειτουργούν µε τάση τροφοδοσίας µικρότερη από 5V ± V ± V ± 0.15

10 Συµβατικές λογικές οικογένειες CMOS δεκαετία 70 δεκαετία 80 δεκαετία 90 AC ACQ VHC/AHC χαµηλής τάσης HC 74C CD4000

11 Τάση τροφοδοσίας συµβατικών λογικών οικογενειών CMOS Λογική οικογένεια CD C 74HC 74AC AHC/VHC Τάση τροφοδοσίας (V CC ) 3 15V 3 15V 2 6V 2 6V 2 5.5V ίνονται προδιαγραφές για 5, 10, 15V 5, 10, 15V 2, 4.5, 6V 3, 4.5, 6V 2, 3, 4.5V

12 Οδηγητική ικανότητα συµβατικών λογικών οικογενειών CMOS Λογική οικογένεια CD C 74HC 74AC AHC/VHC I OL /I OH (V CC =5V, C L =50pF) (όσο µεγαλύτερο, µεγαλύτερη ικανότητα οδήγησης) ±0.4mA ±1.6mA ±6mA ± 24mA ±8mA

13 Καθυστέρηση διάδοσης συµβατικών λογικών οικογενειών CMOS Λογική οικογένεια 74C Kαθυστέρηση διάδοσης t PD (V CC =5V, C L =50pF) 70ns 74HC 25ns 74AC 7.5ns AHC/VHC 8.5ns

14 Παράγοντες που επιδρούν στην καθυστέρηση διάδοσης Καθυστέρηση διάδοσης (ns) Τάση τροφοδοσίας V CC (V) Φορτίο Εξόδου C L (pf) Θερµοκρασία T A ( o C)

15 Πρότυπες λογικές στάθµες τάσης

16 Επίδραση της τάσης τροφοδοσίας στα χαρακτηριστικά λειτουργίας Ολοκληρωµένο κύκλωµα: 74HC244 Με κανονική τάση V CC (4.5V) Με την ελάχιστη δυνατή V CC (2V) µέγιστη καθυστέρηση διάδοσης t PD 28ns 140ns µέγιστη οδηγητική ικανότητα I OL(H) 6mA 0.02mA

17 Λογικές οικογένειες CMOS χαµηλής τροφοδοσίας οικογένεια LV LVC ALVC AVC LVX LCX VCX V CC (Volts) πλήρεις προδιαγραφές λειτουργίας για V CC 2.5V 2.5V 1.8V 2.5V 1.8V 2.5V 2.5V 1.8V 2.5V βέλτιστη λειτουργία σε V CC 2.5V 2.5V ανοχή σε υπερτάσεις 5V 5V 5V 5V 5V

18 Καθυστέρηση διάδοσης CMOS χαµηλής τάσης τροφοδοσίας ανά V CC AVC ALVC LVC LV VCX LCX LVX 2.5V AVC ALVC LVC LV VCX LCX 1.8V AVC ALVC VCX 2ns 4ns 6ns 8ns 10ns 12ns 14ns 16ns 18ns

19 Οδηγητική ικανότητα (I OL /I OH ) CMOS χαµηλής τάσης τροφοδοσίας V 1.8V I OL /I OH (ma) LV LVC ALVC AVC LVX LCX VCX

20 Βασικές αρχές διασύνδεσης Για να διασυνδεθούν σωστά δύο ή περισσότερα ψηφιακά κυκλώµατα πρέπει να εξασφαλίσουν Συµβατές λογικές στάθµες Επαρκή οδηγητική ικανότητα (fanout) Ασφαλείς χρόνους ανόδου-καθόδου του σήµατος

21 Συµβατές λογικές στάθµες Αν τα διασυνδεόµενα κυκλώµατα ανήκουν στην ίδια λογική οικογένεια θα έχουν συµβατές λογικές στάθµες Αν τα διασυνδεόµενα κυκλώµατα ανήκουν σε διαφορετικές λογικές οικογένειες πρέπει να ισχύει (υποθέτουµε ότι το Α οδηγεί το Β) V V B IH B IL A OH (min) > V > (max) A OL(max) < V < (min) αν και τότε τα περιθώρια θορύβου µπορεί να είναι πολύ µικρά V V B IH (min) B IL(max)

22 Επαρκής οδηγητική ικανότητα (fanout) Το κύκλωµα οδήγησηςπρέπειναπαρέχειή να καταβυθίζει ικανή ποσότητα ρεύµατος, έτσι ώστε να ικανοποιούνται οι ανάγκες των οδηγούµενων εισόδων Υποθέτοντας ότι η έξοδος οδηγεί n όµοιες εισόδους πρέπει να ισχύει I n I OL(max) IL(max) και I OH n I (max) IH (max)

23 Ασφαλείς χρόνοι ανόδου-καθόδου του σήµατος Στις διάφορες λογικές οικογένειες, ορίζεται ένας µέγιστος χρόνος για τη µετάβαση του σήµατος στις εισόδους από τη µία λογική στάθµη στην άλλη Αν δεν τηρηθεί ο χρόνος αυτός, µε πολύ αργές µεταβάσεις του σήµατος, τα κυκλώµατα µπορεί να δυσλειτουργήσουν

24 ιασύνδεση κυκλωµάτων TTL και CMOS (1)

25 ιασύνδεση κυκλωµάτων TTL και CMOS (2) Το κύκλωµα CMOS µπορεί να οδηγήσει άµεσα µία είσοδο TTL, διότι οι στάθµες εξόδου CMOS είναι συµβατές µε τιςστάθµες εισόδου TTL Το κύκλωµα TTL δεν µπορεί να οδηγήσει άµεσα µία είσοδο CMOS. Αυτό γίνεται εφικτό µε: προσθήκη αντίστασης R P ανύψωσης δυναµικού χρήση ολοκληρωµένου κυκλώµατος CMOS µε εισόδους συµβατές µετιςστάθµες TTL