ΣΧΕΔΙΑΣΗ ΚΑΙ ΥΛΟΠΟΙΗΣΗ ΣΥΣΤΗΜΑΤΟΣ ΣΗΜΑΤΩΝ ΔΙΑΣΤΑΥΡΩΣΗΣ

Transcript

1 ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΕΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ & ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΗΛΕΚΤΡΟΝΙΚΗΣ ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ ΣΧΕΔΙΑΣΗ ΚΑΙ ΥΛΟΠΟΙΗΣΗ ΣΥΣΤΗΜΑΤΟΣ ΣΗΜΑΤΩΝ ΔΙΑΣΤΑΥΡΩΣΗΣ Δηµήτρης Ροηλίδης, ΑΕΜ 5247 Επιβλέπων: Λουκάς Πέτρου ΘΕΣΣΑΛΟΝΙΚΗ 2011

2 Περιεχόµενα 1. Εισαγωγή Περιγραφή του προβλήµατος Προσέγγιση και σκοπός της εργασίας Περιγραφή της εργασίας 4 2. Βασικές αρχές µεταφορών και σχεδίασης σηµατοδοτών Συγχρονισµός σηµάτων Συστήµατα χρονισµού SCATS Έννοιες Αναµονή διασταύρωσης Καθυστέρηση διασταύρωσης Επίπεδο εξυπηρέτησης Κρίσιµες οµάδες λωρίδων Υπολογισµός διάρκειας κύκλου Κατανοµή πράσινου χρόνου Περιγραφή υλικής κατασκευής Γενικά Σχεδίαση Atmel AVR ATMEGA Άλλα εξαρτήµατα 23

3 Αποπολυπλέκτης Διακόπτες LCD Διασύνδεση Λογισµικό και αλγόριθµοι Γενικά Μηχανή καταστάσεων Θύρες I/O Λογική οργάνωση Ρύθµιση θυρών Διαχείριση εισόδων Χρονισµός Λειτουργία Timer0/ Υπολογισµός χρονικών απαιτήσεων Προγραµµατισµός Timer Υλοποίηση χρονιστών Αυτορύθµιση Οδήγηση LCD Αρχικοποίηση Εντολές και απεικόνιση Περίληψη Βιβλιογραφία 44

4 1. Εισαγωγή 1.1. Περιγραφή του προβλήµατος Στην κυκλοφοριακή σχεδίαση των αστικών οδικών δικτύων, είναι θεµιτό οι σηµατοδότες να λειτουργούν µε συγχρονισµό για την καλύτερη διαχείριση της κίνησης. Τα περισσότερα από αυτά τα συστήµατα σηµατοδοτών λειτουργούν µε ορισµένους και προκαθορισµένους χρονισµούς. Με την χρήση µικροελεγκτών, οι σηµατοδότες µπορούν να λειτουργήσουν ηµι- ή πλήρως αυτόµατα, ή να ελέγχονται από ένα κεντρικό σύστηµα. Η ελαστικότητα στο χρονισµό των φαναριών µπορεί να βελτιώσει την απόδοση (εκφρασµένη σε χρόνο αναµονής των οχηµάτων) είτε σε συγκεκριµένη διασταύρωση, ή σε ένα εκτεταµένο δίκτυο, καθώς τα σήµατα µπορούν να αντιδρούν σε πραγµατικό χρόνο στις αλλαγές της κίνησης, µειώνοντας έτσι την περιττή αναµονή ή καθυστέρηση. Ένα σύστηµα σηµατοδότη πραγµατικού χρόνου µπορεί να κάνει χρήση υποσυστηµάτων µε αισθητήρες για την συλλογή πληροφοριών κίνησης, οι οποίες µπορούν να συνδυαστούν µε ιστορικά δεδοµένα ώρας ή µέρας της εβδοµάδας για να υπολογισθεί ο βέλτιστος χρονισµός. Αυτό επιτρέπει στο σύστηµα να αντιδρά άµεσα σε αλλαγές, σε αντιδιαστολή µε τη συµβατική µέθοδο του χειροκίνητου χρονισµού, όπου το σύστηµα πιθανόν να χρησιµοποιεί απαρχαιωµένους χρονισµούς προηγούµενων µηνών ή και χρόνων Προσέγγιση και σκοπός της εργασίας Η εργασία στοχεύει στην διερεύνηση των συγχρονισµένων συστηµάτων σηµατοδοτών. Για τον σκοπό αυτό δηµιουργήσαµε µια κατασκευή που προσοµοιώνει ένα τοπικό ελεγκτή διασταύρωσης και αναπτύξαµε λογισµικό για την λειτουργία της Περιγραφή της εργασίας Το έγγραφο έχει οργανωθεί ως εξής. Αρχικά, περιγράφουµε τις γενικές έννοιες και θεωρία σχεδίασης σηµατοδοτών. Στη συνέχεια, παρουσιάζουµε την κατασκευή προσοµοίωσης της διασταύρωσης και τέλος, το λογισµικό για την λειτουργία της. 4

5 2. Βασικές αρχές µεταφορών και σχεδίασης σηµατοδοτών 2.1. Συγχρονισµός σηµάτων Ο συγχρονισµός κυκλοφοριακών σηµάτων συνήθως υλοποιείται για την βελτίωση του επιπέδου εξυπηρέτησης µιας οδικής αρτηρίας ή ενός δικτύου όπου η κατανοµή των σηµάτων είναι τέτοια που θα οδηγούσε σε άσκοπες καθυστερήσεις και απώλειες κυκλοφοριακής χωρητικότητας, αν κάθε σήµα χρονιζόταν µε ανεξάρτητο τρόπο. Μια δηµοφιλής άποψη για τον συγχρονισµό είναι πως απλά σκοπεύει στη η δηµιουργία πράσινου κύµατος, όπου ένα όχηµα λαµβάνει διαδοχικά πράσινα σήµατα σε µια κατεύθυνση. Παρότι αυτός είναι ένας στόχος, ο βασικός σκοπός του συγχρονισµού είναι η ελαχιστοποίηση της συνολικής καθυστέρησης ή/και του αριθµού των στάσεων. Αυτό µπορεί να επιτευχθεί είτε µε σχέδια σταθερού χρονισµού ή µε τεχνολογία ελαστικότητας. Οι τρεις κύριες συνιστώσες του συγχρονισµένου χρονισµού είναι: Διάρκεια κύκλου (cycle time) Ο απαιτούµενος χρόνος για την ολοκλήρωση όλων των φάσεων σε ένα σχέδιο χρονισµού (µια φάση είναι οποιαδήποτε χρονική περίοδος εντός του κύκλου µε διακεκριµένη κυκλοφοριακή κίνηση). Διάσπαση σταδίου (stage split) Ο χρόνος που αναλογεί σε µια φάση του κύκλου. Αντιστάθµισµα (offset) Τα πράσινα σήµατα σε διαδοχικές διασταυρώσεις συµβαίνουν σε συγκεκριµένη χρονική στιγµή, σχετικά µε µια διασταύρωση αναφοράς. Η χρονική στιγµή εξαρτάται από την απόσταση ανάµεσα στα σήµατα, την οδική ταχύτητα και την ουρά των οχηµάτων που αναµένουν σε κόκκινα σήµατα. 5

6 Χρόνος Καθυστέρηση Καθυστέρηση Απόσταση Στο διάγραµµα φαίνεται πως το όχηµα καθυστερεί στην δεύτερη διασταύρωση λόγω της αντιστάθµισης του ασυγχρόνιστου σήµατος. Χρονος Καθυστέρηση Απόσταση Στο διάγραµµα φαίνεται πως το όχηµα δεν καθυστερεί στην δεύτερη διασταύρωση λόγω της αντιστάθµισης του συγχρονισµένου σήµατος. Η απουσία συγχρονισµού οδηγεί σε συχνές στάσεις και περιττές καθυστερήσεις. Για παράδειγµα: Οχήµατα διέρχονται από µια διασταύρωση µε πράσινο, αλλά αναγκάζονται να σταµατήσουν λόγω κόκκινου σήµατος στην επόµενη, µε αποτέλεσµα την ακανόνιστη κι απρόβλεπτη πορεία. Πιθανόν τα οχήµατα σε µια διασταύρωση να αναµένουν για περισσότερα από ένα πράσινα σήµατα, λόγω συµφόρησης. 6

7 Ακόµη και όταν δεν υπάρχουν οχήµατα στην κάθετη κατεύθυνση, τα οχήµατα αναγκάζονται να αναµένουν σε κόκκινο σήµα. Πέρα από την αύξηση του χρόνου µετάβασης, οι περιστάσεις αυτές αυξάνουν την κατανάλωση καύσιµου, καθώς τα οχήµατα σε στάση είναι πολύ λιγότερο αποδοτικά από αυτά σε κίνηση Συστήµατα χρονισµού Πολλά συστήµατα κυκλοφοριακού ελέγχου διαχειρίζονται τα σήµατα µε σταθερό (στατικό) χρονισµό, όπου προγραµµατίζεται µια σειρά από χρονικά σχέδια σηµάτων µε βάση την ηµέρα της εβδοµάδας και την ώρα της ηµέρας. Η χρονική συσχέτιση ανάµεσα στα σήµατα προϋπολογίζεται από προηγούµενες παρατηρήσεις και µετρήσεις των οδικών συνθηκών. Τέτοια συστήµατα σταθερού χρονισµού δεν µπορούν να αντιµετωπίσουν αποτελεσµατικά κυκλοφοριακές συνθήκες που διαφέρουν από αυτές που ίσχυαν όταν έγινε ο προγραµµατισµός (πχ έκτακτη συµφόρηση). Επιπλέον, καθώς η κατανοµή της κυκλοφοριακής κίνησης µεταβάλλεται µε την πάροδο του χρόνου, τα σχέδια στατικού χρονισµού απαρχαιώνονται. Αυτό επιβάλλει την επανάληψη µετρήσεων και τον υπολογισµό νέων σχεδίων χρονισµού σηµάτων κάθε µερικά χρόνια. Η διαδικασία αυτή είναι χρονοβόρα και ακριβή. Ως αποτέλεσµα, η ανανέωση των σχεδίων αναβάλλεται πέρα από την ωφέλιµη ζωή των προηγούµενων σχεδίων, ή γίνονται αυθαίρετες και µη τεκµηριωµένες αλλαγές, µε αποτέλεσµα την κακή απόδοση. Μια µέθοδος βελτίωσης των συστηµάτων αυτών περιλαµβάνει την χρήση συγχρονισµένων ελεγκτών µε κοινή διάρκεια κύκλου. Οι ελεγκτές αυτοί έχουν την δυνατότητα µικρών µεταβολών στη διάρκεια φάσης µε βάση δεδοµένα από αισθητήρες, πχ πλάκα πίεσης που να σηµατοδοτεί την ύπαρξη οχήµατος σε µια λωρίδα. Έτσι τα συστήµατα παρέχουν βελτιωµένη πορεία σε κάποιες κατευθύνσεις, κάνοντας χρήση του επιπλέον πράσινου χρόνου που εξοικονοµούν από τον πρόωρο τερµατισµό άλλων φάσεων. Με τον τρόπο αυτό, είναι δυνατόν να βελτιωθεί ο συνολικός χρόνος καθυστέρησης της διασταύρωσης, καθώς υπάρχει µερική ανταπόκριση στην αλλαγή της κυκλοφορίας. Βέβαια, αποτελέσµατα προσοµοίωσης και µελέτες πραγµατικών συνθηκών έχουν δείξει ότι τέτοια ενεργά συγχρονισµένα συστήµατα βελτιώνουν την απόδοση σε µια αρτηριακή κατεύθυνση σε βάρος των υπολοίπων. 7

8 Μια περαιτέρω βελτιωµένη στρατηγική ελέγχου χρησιµοποιεί κυκλοφοριακά δεδοµένα από διάφορους αισθητήρες του συστήµατος για να υπολογισθούν οι νέες κυκλοφοριακές ανάγκες και να ανανεωθούν οι χρονισµοί των σηµάτων offline (δηλαδή, όχι σε πραγµατικό χρόνο). Ο νέος προγραµµατισµός του συστήµατος υλοποιείται από τον χειριστή, µε βάση την σύγκριση της προσοµοιωµένης απόδοσης των νέων χρονισµών και της πραγµατικής απόδοσης των υφιστάµενων χρονισµών. Η στρατηγική αυτή µειώνει την απαιτούµενη προσπάθεια για την ανανέωση του προγραµµατισµού, αλλά συνεχίζει να αδυνατεί να ανταποκριθεί στις αλλαγές τις κυκλοφορίας σε πραγµατικό χρόνο. Τα online συστήµατα ελέγχου µπορούν να µεταβάλλουν τον προγραµµατισµό σε πραγµατικό χρόνο, µε βάση δεδοµένα που λαµβάνουν από αισθητήρες σε κάθε διασταύρωση. Τα συστήµατα αυτά διακρίνονται σε δύο κύριες κατηγορίες: ανανέωσης χρονισµού (timing plan update - UTCS 2ης γενιάς, SCATS, SCOOT), τα οποία µεταβάλλουν τον χρονισµό των σηµάτων χωρίς να αλλάζει η συνολική διάρκεια κύκλου, ο οποία είναι κοινή για τα συγχρονισµένα σήµατα, και πολιτικής ελαστικού ελέγχου (adaptive control policies - OPAC, PRODYN), τα οποία συνεχώς βελτιστοποιούν τον συνολικό προγραµµατισµό κάθε διασταύρωσης σε ένα µικρό χρονικό διάστηµα (κυλιόµενος ορίζοντας - rolling horizon). [1], [2] SCATS Το SCATS (Sydney Coordinated Adaptive Traffic System) αναπτύχθηκε από την RTA (Roads and Traffic Authority) της Νέας Ουαλίας τη δεκαετία του 70 και έχει εγκατασταθεί σε πολλές πόλεις της Αυστραλίας κι Νέας Ζηλανδίας, αλλά και παγκοσµίως. Σήµερα βρίσκεται στην έκτη έκδοσή του και αποτελεί πολύ καλό παράδειγµα συστήµατος ανανέωσης χρονισµού. [3] Στο βασικό τρόπο λειτουργίας του SCATS, ο κυκλοφοριακός έλεγχός του πραγµατοποιείται σε δύο επίπεδα: στρατηγικός (strategic) και τακτικός (tactical). Ο στρατηγικός έλεγχος υφίσταται στον υπολογισµό του κατάλληλου χρονισµού για ολόκληρες περιοχές ή υποπεριοχές, ενώ ο τακτικός αναφέρεται στον έλεγχο µεµονωµένης διασταύρωσης, µέσα στα όρια που θέτει ο στρατηγικός έλεγχος. Οι απαιτούµενες πληροφορίες για τα δυο επίπεδα ελέγχου παρέχονται από επαγωγικούς αισθητήρες οχηµάτων. Η διάρκεια κύκλου είναι ο χρόνος που χρειάζεται για να ολοκληρωθεί η διαδοχή των φάσεων και πρέπει να είναι µεταβλητός για να αντεπεξέλθει το σύστηµα στις συνολικές κυκλοφοριακές απαιτήσεις (γενικά, αυξηµένη διάρκεια κύκλου αυξάνει την 8

9 χωρητικότητα). Όλα τα συγχρονισµένα σήµατα µοιράζονται µια κοινή διάρκεια κύκλου (ή υποπολλαπλάσιό της) και η συνήθης διάρκεια είναι από 40 µέχρι 180 δευτερόλεπτα. Η διάσπαση φάσης αναφέρεται στην διαίρεση του κύκλου σε αλληλουχία πράσινων σηµάτων για να εξυπηρετηθούν όλες οι κατευθύνσεις κίνησης σε µια διασταύρωση και πρέπει να αντικατοπτρίζει την αναλογικές απαιτήσεις πράσινου χρόνου κάθε κατεύθυνσης. Η προσέγγιση του SCATS στην διάσπαση φάσεων είναι να ισορροπηθεί ο βαθµός κορεσµού των αντικρουόµενων κατευθύνσεων, αλλά µπορεί να µεταβληθεί ώστε να ευνοηθούν οι κατευθύνσεις που τείνουν να κορεστούν. Η αντιστάθµιση αναφέρεται στην χρονική συσχέτιση ανάµεσα στην έναρξη φάσεων διαδοχικών σηµάτων. Σε µια σειρά από συγχρονισµένα σήµατα η αντιστάθµιση πρέπει να µεταβάλλεται ανάλογα µε την κυκλοφοριακή κίνηση για να ελαχιστοποιηθεί η καθυστέρηση. Το SCATS επιλέγει τις αντισταθµίσεις µε βάση την ταχύτητα ελεύθερης κίνησης και τον βαθµό κορεσµού, προσφέρονται έτσι τις ελάχιστες στάσεις για τις κύριες οδικές κατευθύνσεις. Ο στρατηγικός έλεγχος του SCATS είναι ο έλεγχος υψηλού επιπέδου που πραγµατοποιείται σε ένα δίκτυο συγχρονισµένων σηµάτων από τον περιφερειακό υπολογιστή. Χρησιµοποιώντας δεδοµένα ροής κίνησης και πληρότητας από τους τοπικούς ελεγκτές, οι στρατηγικοί αλγόριθµοι καθορίζουν την βέλτιστη διάρκεια κύκλου, διάσπαση φάσεων και αντισταθµίσεις. Αυτό γίνεται για διαδοχικές οµάδες σηµάτων (συνήθως 1 έως 10), γνωστές ως υποσυστήµατα. Με το SCATS, µέχρι 64 υποσυστήµατα µπορούν να ελεγχθούν από τον περιφερειακό υπολογιστή, και αυτά µπορούν να οµαδοποιηθούν σε ένα µεγάλο σύστηµα ή να λειτουργήσουν ως αυτόνοµα συστήµατα. Κάθε υποσύστηµα περιλαµβάνει τουλάχιστον µια διασταύρωση, και µόνο µια κρίσιµη διασταύρωση που απαιτεί ακριβή και µεταβλητή διάσπαση φάσεων. Οι διασταυρώσεις ενός υποσυστήµατος αποτελούν µια διακεκριµένη οµάδα και βρίσκονται πάντα σε συγχρονισµό, έχουν κοινή διάρκεια κύκλου και αλληλένδετη διάσπαση και αντιστάθµιση. Το υποσύστηµα είναι η βασική µονάδα στρατηγικού ελέγχου του SCATS. Η διάσπαση φάσεων και διάρκεια κύκλου επιλέγονται µε βάση την κρίσιµη διασταύρωση και οι αντισταθµίσεις καθορίζονται µε βάση την κυκλοφοριακή κίνηση προς και από την διασταύρωση αυτή. Για να υπάρχει συγχρονισµός ανάµεσα σε µεγαλύτερες οµάδες σηµάτων, τα υποσυστήµατα µπορούν να συνδεθούν για να δηµιουργήσουν µεγαλύτερα συστήµατα µε κοινή διάρκεια κύκλου. Οι σύνδεσµοι αυτοί καθορίζουν τις αντισταθµίσεις ανάµεσα σε υποσυστήµατα και µπορούν να είναι µόνιµοι ή να επέρχονται ανάλογα µε τις κυκλοφοριακές συνθήκες. Αυτό επιτρέπει την σύνδεση υποσυστηµάτων όπου η κίνηση 9

10 µεταξύ τους να δικαιολογεί συγχρονισµό ή την αποσύνδεση υποσυστηµάτων που µπορούν να λειτουργήσουν αποδοτικότερα µε ανεξάρτητη διάρκεια κύκλου. Το κύριο κυκλοφοριακό µέτρο που χρησιµοποιεί το SCATS για στρατηγικό έλεγχο είναι ο βαθµός κορεσµού σε κάθε κατεύθυνση. Οι επαγωγικοί αισθητήρες οχηµάτων που έχουν τοποθετηθεί στη γραµµή στάσης των σηµαντικών λωρίδων της κρίσιµης διασταύρωσης ορίζονται ως στρατηγικοί αισθητήρες από τον περιφερειακό υπολογιστή. Ο τοπικός ελεγκτής συλλέγει δεδοµένα ροής και πληρότητας από τους αισθητήρες αυτούς κατά το πράσινο της κατεύθυνσης. Μετά την προεπεξεργασία, τα δεδοµένα αποστέλλονται στον περιφερειακό υπολογιστή και χρησιµοποιούνται για να υπολογισθεί ο βαθµός κορεσµού (degree of saturation - DS). Ο βαθµός κορεσµού ορίζεται ως ο λόγος του πράσινου χρόνου που αξιοποιήθηκε προς τον συνολικό πράσινο χρόνο για την συγκεκριµένη κατεύθυνση. Ο χρόνος που αξιοποιήθηκε είναι ο ελάχιστος απαιτούµενος για να διέλθουν τα ίδια οχήµατα σε βέλτιστες συνθήκες ροής. Η διαφορά ανάµεσα στον πράσινο χρόνο που αξιοποιήθηκε και στον συνολικό χρόνο είναι ουσιαστικά ο απολεσθέν χρόνος και µπορεί εύκολα να µετρηθεί ως εξής: αθροίζοντας τις περιόδους αδράνειας τους αισθητήρα κατά την πράσινη φάση και αφαιρώντας από το άθροισµα το ελάχιστο διάστηµα ανάµεσα στα οχήµατα σε συνθήκες κορεσµού ροής. Το ελάχιστο αυτό διάστηµα υπολογίζεται αυτόµατα από το SCATS για κάθε λωρίδα µε στρατηγικό αισθητήρα. Επειδή ο βαθµός κορεσµού είναι ανεξάρτητος από το µήκος του οχήµατος, είναι και ανεξάρτητος από την κατανοµή τύπου οχηµάτων (ιδιωτικά, φορτηγά, λεωφορεία, κλπ). Ο αλγόριθµος µπορεί να παράγει βαθµό κορεσµού µεγαλύτερο της µονάδας σε συνθήκες κυκλοφοριακού συνωστισµού, επιτρέποντας στο SCATS να χειριστεί υπερκορεσµό κίνησης. Από τον βαθµό κορεσµού κάθε λωρίδας µε στρατηγικό αισθητήρα, υπολογίζεται ο κανονικοποιηµένος ρυθµός ροής, ο οποίος είναι ανάλογος της ροής των επιβατικών οχηµάτων, ως εξής: πολλαπλασιάζοντας την τιµή του βαθµού κορεσµού µε τον ήδη υπολογισµένο ρυθµό ροής κορεσµού. Η διάρκεια κύκλου αυξοµειώνεται για να διατηρηθεί ο βαθµός κορεσµού κοντά στη µονάδα (συνήθως 0.9) στη λωρίδα µε τον µεγαλύτερο βαθµό - άλλες λωρίδες ή κατευθύνσεις µπορεί να έχουν πολύ µικρότερο βαθµό κορεσµού. Συνήθως ορίζεται και ένα κάτω όριο για την διάρκεια κύκλου (30 µε 40 δευτερόλεπτα) και ένα άνω άκρο (100 έως 150 δευτερόλεπτα). Επίσης, η µεταβολή της διάρκειας κύκλου συνήθως περιορίζεται στα 6 δευτερόλεπτα από κύκλο σε κύκλο (για πιο οµαλές µεταβάσεις και αποφυγή 10

11 άκρων) αλλά το όριο αυτό µπορεί να αυξηθεί στα 9 δευτερόλεπτα αν το σύστηµα διακρίνει κάποια τάση µεταβολής. Η διάσπαση φάσεων µεταβάλλεται µέχρι 4% της διάρκειας κύκλου από κύκλο σε κύκλο ώστε να διατηρηθούν σε παρόµοια επίπεδα οι βαθµοί κορεσµού των αντικρουόµενων κατευθύνσεων. Η ελάχιστη διάσπαση συνήθως ορίζεται από τον τοπικό ελεγκτή, αλλά µπορεί να τροποποιηθεί αν ενεργοποιηθούν τα σήµατα διάβασης πεζών στη συγκεκριµένη φάση. Η µέγιστη διάσπαση περιορίζεται από την συνολική διάρκεια κύκλου και τις ελάχιστες απαιτήσεις των άλλων φάσεων. Οι αντισταθµίσεις επιλέγονται για κάθε υποσύστηµα (δηλαδή οι αντισταθµίσεις ανάµεσα σε διασταυρώσεις του ίδιου υποσυστήµατος) και ανάµεσα σε συνδεδεµένα υποσυστήµατα. Έτσι, οι βέλτιστες αντισταθµίσεις επιλέγονται για της κατευθύνσεις µε την µεγαλύτερη ροή. Άλλες κατευθύνσεις πιθανόν να µην έχουν τον βέλτιστο συγχρονισµό, αλλά όταν οι κυκλοφοριακές συνθήκες το επιτρέπουν, το σύστηµα διατηρεί διάρκεια κύκλου που µπορεί να παρέχει καλή αντιστάθµιση στις περισσότερες κατευθύνσεις, παρότι µια µικρότερη διάρκεια θα µπορούσε να δώσει ικανό κορεσµό. Καλή αντιστάθµιση στις σηµαντικές κατευθύνσεις ελαχιστοποιούν τον συνολικό αριθµό στάσεων του συστήµατος, µειώνοντας έτσι την κατανάλωση καυσίµου και αυξάνοντας την χωρητικότητα. Ο τακτικός έλεγχος του SCATS αναφέρεται στο χαµηλότερο επίπεδο ελέγχου που αναλαµβάνουν οι τοπικοί ελεγκτές σε κάθε διασταύρωση. Ο έλεγχος αυτός υφίσταται µέσα στα όρια που θέτει ο περιφερειακός υπολογιστής, αλλά παρέχει τοπική ελαστικότητα για να αντιµετωπισθεί η µεταβολή των απαιτήσεων της διασταύρωσης από κύκλο σε κύκλο. Ουσιαστικά επιτρέπει να τερµατιστούν πρόωρα οι πράσινες φάσεις όταν οι κυκλοφοριακές απαιτήσεις είναι χαµηλότερες από το µέσο όρο ή να απαλειφθούν εντελώς αν δεν χρειάζονται. Ο τοπικός ελεγκτής βασίζει τις αποφάσεις αυτές πάνω σε πληροφορίες που λαµβάνει από τους αισθητήρες οχηµάτων της διασταύρωσης, µερικοί από τους οποίους µπορεί να είναι και αισθητήρες στρατηγικού ελέγχου. Ο έλεγχος τακτικού επιπέδου πραγµατοποιείται µε τις ίδιες τεχνικές, όπως και σε αποµονωµένη λειτουργία. Η βασική διαφορά είναι πως µια φάση - συνήθως η φάση της κύριας κατεύθυνσης - δεν µπορεί να απαλειφθεί και δεν µπορεί να τερµατίσει πρόωρα. Αυτό συµβαίνει επειδή όλοι οι ελεγκτές του συστήµατος πρέπει να µοιράζονται την ίδια διάρκεια κύκλου, ώστε να είναι συγχρονισµένοι. Ο χρόνος που εξοικονοµείται από τον πρόωρο τερµατισµό ή την απαλοιφή µπορεί να χρησιµοποιηθεί από επόµενες φάσεις του ίδιου κύκλου, ή τελικώς να προστεθεί στην κύρια φάση ώστε να διατηρηθεί η διάρκεια κύκλου. 11

12 Ο συνδυασµός στρατηγικού ελέγχου που αλλάζει την διάσπαση, την διάρκεια κύκλου και τις αντισταθµίσεις ανάλογα µε την κατανοµή των κυκλοφοριακών απαιτήσεων, και του τακτικού ελέγχου που χειρίζεται τις µικρότερες αλλά ταχύτερες αλλαγές από κύκλο σε κύκλο οδηγεί σε πολύ καλή απόδοση των σηµάτων σε πραγµατικές συνθήκες Έννοιες Παρακάτω περιγράφονται ορισµένες έννοιες κυκλοφοριακής τεχνικής [4], [5]: Αναµονή διασταύρωσης Σε µια διασταύρωση όπου απαγορεύεται η κίνηση σε ορισµένες στιγµές και κατευθύνσεις, αναπόφευκτα δηµιουργείται αναµονή. Υπάρχουν διάφορα µοντέλα περιγραφής της αναµονής, και εξ' αυτών το µοντέλο D/D/1 είναι το πλέον σύνηθες και απλό. Το µοντέλο αυτό υποθέτει ότι οι αφίξεις και αναχωρήσεις προς και από την διασταύρωση είναι καθορισµένες (deterministic - D) και πως υπάρχει µία µόνο οδός αναχώρησης. Το D/D/1 είναι αρκετά εύκολο στη λύση του. Χρησιµοποιώντας αυτή την µορφή αναµονής µε ρυθµό άφιξης λ και ρυθµό αναχώρησης µ, µπορούµε να εξάγουµε διάφορες χρήσιµες πληροφορίες για την αναµονή. Μια πολύ σηµαντική εξ' αυτών των πληροφοριών είναι η διάρκεια της αναµονής, η οποία µπορεί να υπολογιστεί από την παρακάτω εξίσωση: (1) Όπου: t c = χρόνος για να αδειάσει η ουρά ρ = ο λόγος του ρυθµού άφιξης προς τον ρυθµό αναχώρησης r = χρόνος κόκκινου Γνωρίζοντας τον χρόνο, µπορούµε να υπολογίσουµε την πιθανότητα ένας κύκλος να έχει ουρά (αναµονή): (2) 12

13 Όπου: P q = πιθανότητα εµφάνισης ουράς C = διάρκεια κύκλου Παροµοίως, και την πιθανότητα ύπαρξης οχηµάτων σε αναµονή: (3) (4) Όπου: P s = πιθανότητα ύπαρξης οχηµάτων σε αναµονή g = χρόνος πράσινου λ = ρυθµός άφιξης Συνεπώς, µπορεί να υπολογιστεί ο µέγιστος αριθµός οχηµάτων στην ουρά: (5) Καθυστέρηση διασταύρωσης Η καθυστέρηση µπορεί να διασπαστεί σε δύο µέρη: την οµοιόµορφη καθυστέρηση (uniform delay), η οποία είναι η καθυστέρηση που θα συνέβαινε αν η κατανοµή άφιξης ήταν οµοιόµορφη, και την καθυστέρηση υπερχείλισης (overflow delay), η οποία προκαλείται από στοχαστικές διακυµάνσεις στην κατανοµή άφιξης που εκδηλώνονται όταν ο ρυθµός άφιξης υπερβαίνει την δυνατότητα εξυπηρέτησης ροής της διασταύρωσης για ένα δεδοµένο χρονικό διάστηµα. 13

14 Γνωρίζοντας τους ρυθµούς άφιξης και αναχώρησης, καθώς και τους χρόνους κόκκινου, µπορεί να υπολογιστεί η καθυστέρηση. Γραφικά, η συνολική καθυστέρηση είναι το γινόµενο όλων των αναµονών (ουρών) κατά το χρονικό διάστηµα όπου παρουσιάζονται: (6) Οµοίως, µπορεί να υπολογιστεί η µέση καθυστέρηση κάθε οχήµατος ανά κύκλο: (7) Εποµένως προκύπτει ότι η µέγιστη καθυστέρηση κάθε οχήµατος είναι: (8) Επίπεδο εξυπηρέτησης Η εκτίµηση της απόδοσης µιας διασταύρωσης µε σηµατοδότη µπορεί να γίνει ποιοτικά κάνοντας χρήση ενός µεγέθους που λέγεται επίπεδο εξυπηρέτησης (Level of Service - LOS), και το οποίο βασίζεται σε ποσοτικά µεγέθη απόδοσης. Για το LOS, το µέγεθος που χρησιµοποιείται είναι η µέση καθυστέρηση ανά όχηµα. Γενικά, η εκτίµηση του LOS µπορεί να γίνει µε τον υπολογισµό της χωρητικότητας των οµάδων λωρίδων και της καθυστέρησης. Η χωρητικότητα µπορεί να υπολογισθεί ως εξής: (9) Όπου: c = χωρητικότητα οµάδας λωρίδων s = κανονικοποιηµένος ρυθµός ροής κορεσµού g = ωφέλιµη διάρκεια πρασίνου C = διάρκεια κύκλου 14

15 Η µέση καθυστέρηση ανά όχηµα, µπορεί να υπολογισθεί αθροίζοντας τους διάφορους τύπους καθυστέρησης που προαναφέρθηκαν (2.2.2): (10) Όπου: d = µέση καθυστέρηση στο σήµα ανά όχηµα (sec) d 1 = µέση καθυστέρηση ανά όχηµα λόγω οµοιόµορφων αφίξεων (sec) PF = παράγοντας προόδου (κίνησης) d 2 = µέση καθυστέρηση ανά όχηµα λόγω τυχαίων αφίξεων (sec) d 3 = µέση καθυστέρηση ανά όχηµα λόγω προϋπάρχουσας ουράς (αρχικές συνθήκες - sec) Η οµοιόµορφη καθυστέρηση µπορεί να υπολογισθεί από την παρακάτω εξίσωση: (11) Όπου: Χ = λόγος όγκου προς χωρητικότητα για την οµάδα λωρίδων Οµοίως, η τυχαία καθυστέρηση µπορεί να υπολογισθεί: (12) Όπου: Τ = διάρκεια χρόνου µέτρησης (ώρες) k = παράγοντας καθυστέρησης, ο οποίος εξαρτάται από τον τρόπο ρύθµισης του σήµατος Ι = παράγοντας φίλτρου/µέτρησης σε κατεύθυνση Γενικά, η καθυστέρηση υπερχείλισης υφίσταται µόνο σε αστικούς κόµβους µε υψηλή συµφόρηση, όπου οι ουρές µπορεί να υπερχειλίσουν σε προηγούµενες διασταυρώσεις. 15

16 Επειδή δεν είναι σύνηθες φαινόµενο (συχνά είναι αποτέλεσµα κακού χρονισµού, έκτακτης αύξησης της κυκλοφοριακής κίνησης ή της διάβασης οχήµατος εκτάκτου ανάγκης, πχ ασθενοφόρο) η καθυστέρηση αυτή αγνοείται για απλά προβλήµατα. Η καθυστέρηση µπορεί να υπολογιστεί ανά όχηµα σε συγκεκριµένη κατεύθυνση, ή ανά οµάδων λωρίδων. Η µέση καθυστέρηση ανά όχηµα για την κατεύθυνση Α µπορεί να υπολογισθεί ως εξής: (13) Όπου: d Α = µέση καθυστέρηση ανά όχηµα στην κατεύθυνση Α (sec) d i = µέση καθυστέρηση ανά όχηµα για την οµάδα λωρίδων i στην κατεύθυνση Α (sec) v i = ανάλυση ρυθµού ροής για την οµάδα λωρίδων i Εποµένως, η µέση καθυστέρηση ανά όχηµα για την διασταύρωση µπορεί να υπολογισθεί: (14) Όπου: d I = µέση καθυστέρηση ανά όχηµα για την διασταύρωση (sec) d Α = µέση καθυστέρηση ανά όχηµα στην κατεύθυνση Α (sec) v Α = ανάλυση ρυθµού ροής για την κατεύθυνση Α 16

17 Κρίσιµες οµάδες λωρίδων Για οποιονδήποτε συνδυασµό κινήσεων σε οµάδες λωρίδων, µια µόνο οµάδα καθορίζει τον απαιτούµενο χρόνο πράσινου για την συγκεκριµένη φάση. Η οµάδα αυτή λέγεται κρίσιµη οµάδα λωρίδων (critical lane group) και έχει την µεγαλύτερη ένταση κίνησης. Το άθροισµα των λόγων ροής για της κρίσιµες οµάδες λωρίδων µπορεί να χρησιµοποιηθεί για να υπολογισθεί η σωστή διάρκεια κύκλου: (15) Όπου: Y c = άθροισµα των λόγων ροής για τις κρίσιµες οµάδες λωρίδων (v / s) ci = λόγος ροής για την κρίσιµη οµάδα i n = αριθµός κρίσιµων οµάδων Οµοίως, ο συνολικός απολεσθέν χρόνος για τον κύκλο είναι ένα στοιχείο που µπορεί να χρησιµοποιηθεί για τον υπολογισµό της διάρκειας του κύκλου: (16) Όπου: L = συνολικός απολεσθέν χρόνος για τον κύκλο (t L ) ci = συνολικός απολεσθέν χρόνος για την κρίσιµη οµάδα i Υπολογισµός διάρκειας κύκλου Η διάρκεια κύκλου υπολογίζεται αθροίζοντας τις διάρκειες των µεµονωµένων φάσεων. Κάνοντας χρήση των προαναφερθέντων εξισώσεων, η ελάχιστη διάρκεια κύκλου µπορεί να υπολογισθεί: 17

18 (17) Όπου: C min = ελάχιστη απαιτούµενη διάρκεια κύκλου X c = κρίσιµος λόγος v / c για την διασταύρωση (λόγος ροής προς χωρητικότητα) n = αριθµός κρίσιµων οµάδων Η εξίσωση αυτή υπολογίζει την ελάχιστη διάρκεια κύκλου που απαιτείται ώστε η διασταύρωση να λειτουργεί σε ικανοποιητικό επίπεδο, αλλά δεν ελαχιστοποιεί απαραίτητα την µέση καθυστέρηση ανά όχηµα. Συνήθως υπάρχει µια βέλτιστη διάρκεια κύκλου, µε την οποία µπορεί να ελαχιστοποιηθεί η µέση καθυστέρηση, η οποία µπορεί να υπολογισθεί ως εξής: (18) Όπου: C opt = βέλτιστη διάρκεια κύκλου για ελαχιστοποίηση καθυστέρησης Κατανοµή πράσινου χρόνου Έχοντας καθορίσει τη διάρκεια κύκλου, µπορούµε να υπολογίσουµε τον καταµερισµό του χρόνου πρασίνου για κάθε φάση (διάσπαση φάσεων). Υπάρχουν διάφορες τεχνικές καταµερισµού, αλλά µια από τις πιο δηµοφιλείς είναι η διάσπαση να ακολουθεί τον καταµερισµό των λόγων v / c για τις κρίσιµες οµάδες λωρίδων. (19) Όπου: X i = λόγος v / c για την οµάδα i 18

19 Γνωρίζοντας την διάρκεια κύκλου, τον απολεσθέντα χρόνο και τους λόγους v / s, µπορούµε να υπολογίσουµε πλέον τον βαθµό κορεσµού της διασταύρωσης: (20) Όπου: X c = βαθµός κορεσµού για ένα κύκλο Τέλος, µπορεί να υπολογισθεί ο ωφέλιµος χρόνος πράσινου για όλες τις φάσεις: (21) 19

20 3. Περιγραφή υλικής κατασκευής 3.1. Γενικά Για τον σκοπό της εργασίας επιλέχθηκε µια διασταύρωση αναφοράς (διασταύρωση ΑΠΘ βιβλιοθήκη - ΔΕΘ), η οποία απλουστεύτηκε σε ορισµένα σηµεία: οι οµάδες λωρίδων συγχωνεύθηκαν σε µια λωρίδα ανά πορεία, και εξαλείφθηκαν τα φανάρια διάβασης πεζών (όχι όµως και οι ίδιες οι διαβάσεις). Η µορφολογία και οι απαιτήσεις της διασταύρωσης παραµένουν ίδιες. Flow 1 A2 A1 A B1 B Flow 2 C C1 F1 F Flow 3 E D B2 Η κατασκευή λοιπόν αναπαριστά 6 φανάρια, A-D όπως φαίνονται στο σχήµα. Τα φανάρια C, F είναι µόνο για αριστερή στροφή και τους έχει διατεθεί µια οµάδα λωρίδων (η οποία 20

21 αναπαρίσταται ως µια λωρίδα). Τα B, E είναι φανάρια διατήρησης πορείας, και σε αυτά έχει συνυπολογισθεί και η περίπτωση δεξιάς στροφής. Τέλος, τα φανάρια A, D επιτρέπουν πορεία σε οποιαδήποτε κατεύθυνση. Τα φανάρια αποτελούν την κύρια έξοδο του συστήµατος, αλλά παράλληλα προστέθηκαν διάφορες είσοδοι: τα κουµπιά A1-2 και B1-2 για τις διαβάσεις πεζών. Οι διακόπτες C1 και F1 που υποδεικνύουν την ύπαρξη οχήµατος στη λωρίδα, µε σκοπό την αριστερή στροφή (αποτελούν προσοµοίωση αισθητήρα που θα υπήρχε στην πραγµατικότητα, πχ πλάκα πίεσης ή φωτοκύτταρο). Τέλος, οι διακόπτες 3 θέσεων Flow1, 2,3 που επιτρέπουν την ρύθµιση της (εικονικής) ροής οχηµάτων ανά κατεύθυνση για την ολοκλήρωση της προσοµοίωσης Σχεδίαση Για τον έλεγχο του συστήµατος επιλέχθηκε ο µικροελεγκτής της οικογένειας AVR, ATMEGA16, λόγω της σχετικής απλότητας του, σε συνδυασµό µε την εύκολη εύρεση του στην αγορά και τις ποικίλες δυνατότητές του. 330 F1 C1 B A +5V 470 F VCC G2 A2 B2 2Y0 2Y1 2Y2 2Y3 DM74LS139 G1 A1 B1 1Y0 1Y1 1Y2 1Y3 GND C Flow 2 Flow 3 Flow 1 PB0 PB1 PB2 PB3 PB4 PB5 PB6 PB7 RESET VCC GND XTAL2 XTAL1 PD0 PD1 PD2 PD3 PD4 PD5 PD6 ATMEGA16 PA0 PA1 PA2 PA3 PA4 PA5 PA6 PA7 AREF GND AVCC PC7 PC6 PC5 PC4 PC3 PC2 PC1 PC0 PD7 VCC G2 A2 B2 2Y0 2Y1 2Y2 2Y3 DM74LS139 G1 A1 B1 1Y0 1Y1 1Y2 1Y3 GND VCC G2 A2 B2 2Y0 2Y1 2Y2 2Y3 DM74LS139 E B D 10kΩ G1 A1 B1 1Y0 1Y1 1Y2 1Y3 GND A D7 D6 D5 D4 D3 D2 D1 D0 E RW RS CON VCC GND LCD 2x16 +5V 21

22 Atmel AVR ATMEGA16 Ο ATMEGA16 είναι ένας µικροελεγκτής CMOS αρχιτεκτονικής RISC (Reduced Instruction Set Computing) 8-bit (διαθέτει 32 καταχωρητές των 8-bit έκαστος, εξού και ο χαρακτηρισµός). Η αρχιτεκτονική RISC υποδηλώνει την απλότητά του, καθώς το πλήθος των εντολών που δέχεται είναι µόλις 131, η πλειονότητα των οποίων εκτελείται σε ένα κύκλο µηχανής. Αυτό είναι εφικτό µέσω της απευθείας διασύνδεσης των καταχωρητών (registers) µε την µονάδα αριθµητικής λογικής (Arithmetic Logic Unit - ALU), που επιτρέπει την πρόσβαση - και εποµένως εκτέλεση - 2 καταχωρητών σε ένα µόνο κύκλο. Και καθώς µπορεί να χρονιστεί σε ταχύτητες µέχρι 16MHz, προσφέρει έναν καλό συνδυασµό απλότητας και ταχύτητας που εξυπηρετεί τον σκοπό της εργασίας αυτής. Από πλευράς λειτουργιών, ο ATMEGA16 είναι εξαιρετικά ευέλικτος, καθώς προσφέρει πλήθος ευκολιών όπως: 3 ανεξάρτητους χρονιστές 8-κάναλο ADC των 10 bits δυνατότητα διακοπής από εσωτερικές και εξωτερικές πηγές (interrupt) διασύνδεση JTAG σειριακό πρωτόκολλο SPI master/slave προγραµµατιζόµενο σειριακό USART σειριακή διασύνδεση 2 καναλιών εσωτερικός, ρυθµιζόµενος ταλαντωτής RC Για τον σκοπό της εργασίας, κάποια χαρακτηριστικά παρουσιάζουν ιδιαίτερο ενδιαφέρον και αξίζει να σηµειωθούν: Θύρες διασύνδεσης: ο µικροελεγκτής διαθέτει 32 ακροδέκτες διασύνδεσης (pins), τα οποία είναι χωρισµένα σε 4 θύρες (ports) των 8 bit - είναι η θύρες A, B, C, D και η κάθε µια έχει ιδιαίτερες λειτουργίες πέρα από την απλή διασύνδεση. Οι θύρες έχουν αµφίδροµη κατεύθυνση για ψηφιακά σήµατα και διαθέτουν εσωτερικές αντιστάσεις pull-up, επιτρέποντας την απρόσκοπτη λειτουργία τους ως είσοδοι. Επίσης, κάθε ακροδέκτης είναι ανεξάρτητος από τους υπόλοιπους που ανήκουν στην ίδια θύρα, επιτρέποντας την οδήγηση πολλαπλών εξαρτηµάτων από διαφορετικούς ακροδέκτες 22

23 της ίδιας θύρας. Αξίζει να αναφερθεί πως, επειδή οι ακροδέκτες 2-5 της θύρας C χρησιµοποιούνται από την διασύνδεση JTAG, για την απρόσκοπτη χρήση της θύρας ως θύρα γενικής διασύνδεσης πρέπει να απενεργοποιηθεί το JTAG - αυτό µπορεί να γίνει είτε σε επίπεδο λογισµικού µε ειδική εντολή, ή απενεργοποιώντας τον αντίστοιχο διακόπτη (fuse) του µικροελεγκτή. Χρονιστές: ο ATMEGA16 παρέχει 3 ανεξάρτητους χρονιστές, εκ των οποίων οι δύο είναι 8-bit και ο τρίτος 16-bit. Το µέγεθος του χρονιστή (σε bit) καθορίζει κατά κάποιο τρόπο και την ανάλυσή του, δηλαδή το πόσο µεγάλα χρονικά διαστήµατα µπορεί να µετρήσει από µόνος του µε µε καλή ακρίβεια. Όλοι οι χρονιστές έχουν την δυνατότητα να παράγουν σήµα σε ακροδέκτη και έτσι να χρησιµοποιηθούν για την δηµιουργία κυµατοµορφής (PWM - Pulse Width Modulator). Επίσης, µπορούν να παράγουν πλήθος διακοπών, κάτι το οποίο είναι πολύ σηµαντικό για τις ανάγκες τις εργασίας. Ανάλυση µεγαλύτερου βάθους για την λειτουργία των χρονιστών και τη χρήση τους θα γίνει αργότερα, στο µέρος λογισµικού. Διακοπές: η χρήση διακοπών (interrupts) είναι σηµαντική για οποιοδήποτε σύστηµα που λειτουργεί µε ασύγχρονο τρόπο. Ο µικροελεκτής προσφέρει διακοπές, τόσο από εσωτερικές πηγές (π.χ. την αλλαγή κατάστασης κάποιου καταχωρητή) όσο και από εξωτερικές πηγές (π.χ. κάποιος ακροδέκτης που αλλάζει λογική κατάσταση). Ιδιαίτερα χρήσιµη είναι η δυνατότητα παραγωγής διακοπών από τους χρονιστές Άλλα εξαρτήµατα Η επιλογή των υπόλοιπων εξαρτηµάτων ήταν σχετικά απλή διαδικασία, αλλά αξίζουν να αναφερθούν κάποια ιδιαίτερα σηµεία. Μια δυσκολία που εµφανίστηκε πολύ νωρίς κατά τη σχεδίαση ήταν η έλλειψη αρκετών θυρών (ports) στον ATMEGA16 για την κάλυψη όλων των απαιτούµενων εισόδων/εξόδων (I/O). Ο ATMEGA16 παρέχει συνολικά 4 ports των 8 bit, δηλαδή συνολικά 32 ακροδέκτες (pins) για χρήση I/O. Για µια απλή υλοποίηση του συστήµατος, θα χρειαζόταν: (3 χ 6 φανάρια) + (6 κουµπιά) + (3 χ 3 DIP) + (11 pins LCD) = 44 απαιτούµενα pins Είναι φανερό πως χρειαζόταν µια σηµαντική µείωση στους απαιτούµενους ακροδέκτες. Αυτό επιτεύχθηκε µε διάφορους τρόπους: 23

24 Αποπολυπλέκτης 2-4 Σε µια απλή προσέγγιση, κάθε λύχνος (LED) ενός φαναριού οδηγείται από έναν ακροδέκτη, δηλαδή απαιτούνται 3 ακροδέκτες ανά φανάρι. Επειδή όµως ανά πάσα στιγµή µόνο ένας λύχνος είναι ενεργοποιηµένος, είναι φανερό ότι υπάρχει χώρος για συµπίεση της πληροφορίας. Μια σχετικά απλή λύση είναι η χρήση αποπολυπλέκτη 2-4 για την οδήγηση κάθε φαναριού. Ο αποπολυπλέκτης παίρνει µια είσοδο - στη περίπτωσή µας το λογικό µηδέν - και την προωθεί σε µια έξοδο, ανάλογα µε τα σήµατα επιλογής. Έτσι, αποστέλλεται η πληροφορία για το ποιος λύχνος είναι ενεργοποιηµένος σε δυαδική µορφή (2 bit): Για λόγους απλότητας, ο τέταρτος ακροδέκτης του αποπολυπλέκτη δεν χρησιµοποιείται. Επίσης, στο εµπόριο ο αποπολυπλέκτης 2-4 κυκλοφορεί σε πακέτα πολλαπλάσια του δυο, και συγκεκριµένα ο DM74LS139 της Fairchild Semiconductor που χρησιµοποιήθηκε είναι διπλός: DM74LS139 DM74LS139 Inputs Enable Select Outputs G B A Y0 Y1 Y2 Y3 H X X H H H H L L L L H H H L L H H L H H L H L H H L H L H H H H H L H = HIGH Level L = LOW Level X = Don t Care Έτσι, αντί για 6 ολοκληρωµένα χρειάστηκαν 3, ένα ανά ζεύγος φαναριών. Κάνοντας χρήση αποπολυπλέκτη, οι απαιτήσεις ακροδεκτών για την οδήγηση των φαναριών µειώθηκαν κατά 6, και συνολικά: (2 χ 6 φανάρια) + (6 κουµπιά) + (3 χ 3 DIP) + (11 pins LCD) = 38 απαιτούµενα pins 24

25 Διακόπτες Για κάθε διάβαση πεζών χρησιµοποιήθηκαν 2 διακόπτες, σε προσέγγιση της πραγµατικότητας. Σε ένα κύκλο της διασταύρωσης όµως, σηµασία έχει µόνο η πρώτη εκδήλωση πρόθεσης διάβασης (η πρώτη ενεργοποίηση ενός εκ του ζεύγους διακοπτών). Εποµένως, η περαιτέρω απλοποίηση επιτεύχθηκε συγχωνεύοντας το σήµα του ζεύγους σε έναν ακροδέκτη και µειώθηκαν οι απαιτήσεις ακροδεκτών κατά 2: (2 χ 6 φανάρια) + (2 + 4/2 κουµπιά) + (3 χ 3 DIP) + (11 pins LCD) = 36 απαιτούµενα pins LCD Για την εµφάνιση ενδείξεων για την κατάσταση του συστήµατος επιλέχθηκε µια LCD 2χ16 (2 γραµµών των 16 χαρακτήρων εκάστη), καθώς προσφέρει σχετικά απλή διασύνδεση (interface) και είναι εύκολο να βρεθεί στο εµπόριο. Συγκεκριµένα, χρησιµοποιήθηκε LCD της οικογένειας PC1602, η οποία είναι συµβατή µε την HD44780 της Hitachi. Η LCD αυτή απαιτεί, υπό κανονικές συνθήκες, διασύνδεση 11-bit: δίαυλο 8-bit για πληροφορία (D0-7), και άλλα 3 bit για σήµατα ελέγχου (Ε, RW, Rs). D7 D6 D5 D4 D3 D2 D1 D0 E RW RS CON VCC GND LCD 2x16 Χαρακτηριστικό όµως της οικογένειας αυτής είναι η δυνατότητα οδήγησης 4-bit, κάνοντας χρήση µόνο των ακροδεκτών D4-7. Επίσης, επειδή για τις ανάγκες της κατασκευής ο ακροδέκτης RW δεν χρησιµεύει (δεν απαιτείται ανάγνωση της µνήµης στης LCD), µπορούµε να τον αγνοήσουµε. Έτσι, για την LCD εξοικονοµήσαµε 5 pins, και συνολικά: (2 χ 6 φανάρια) + (2 + 4/2 κουµπιά) + (3 χ 3 DIP) + (6 pins LCD) = 31 απαιτούµενα pins Τελικά, κάνοντας χρήση των παραπάνω µεθόδων και εξαρτηµάτων, µειώθηκαν οι απαιτήσεις ακροδεκτών µέσα στα όρια που µπορεί να εξυπηρετήσει ο ATMEGA Διασύνδεση Για λόγους ευκολίας αναβάθµισης του λογισµικού της πλακέτας (board), επιλέχθηκε να µην ενσωµατωθεί σε αυτή ο µικροελεγκτής ATMEGA16. Αντί αυτού, ο µικροελεγκτής είναι ενσωµατωµένος στην πλακέτα προγραµµατισµού STK500, η οποία παρέχει 2 θύρες 25

26 επέκτασης (expansion ports) EXP0 και EXP1, µέσω των οποίων διασυνδέονται τα pins του µικροελεγκτή µε τα κατάλληλα υποσυστήµατα της πλακέτας: STK500 ATMEGA16 Board EXP0 EXP1 Επειδή η πλακέτα προγραµµατισµού STK500 έχει δυνατότητα διασύνδεσης µε Η/Υ, η προσέγγιση αυτή παρέχει το βασικό πλεονέκτηµα ότι µπορεί να γίνει προγραµµατισµός του µικροελεγκτή online, δηλαδή χωρίς να αποσυνδεθεί από το σύστηµα. Δευτερεύοντα πλεονεκτήµατα είναι η χρήση των ενσωµατωµένων κυκλωµάτων χρονισµού του STK500, απαλείφοντας την ανάγκη χρήσης ξεχωριστών κρυστάλλων, καθώς και η πληθώρα των εύχρηστων διαγνωστικών εργαλείων που παρέχει. GND AUXI0 CT7 CT5 CT3 CT1 NC RST PE1 GND VTG PC7 PC5 PC3 PC1 PA7 PA5 PA3 PA1 GND GND AUXO0 CT6 CT4 CT2 BSEL2 REF PE2 PE0 GND VTG PC6 PC4 PC2 PC0 PA6 PA4 PA2 PA0 GND GND AUXI1 DATA7 DATA5 DATA3 DATA1 SI SCK XT1 VTG GND PB7 PB5 PB3 PB1 PD7 PD5 PD3 PD1 GND GND AUXO1 DATA6 DATA4 DATA2 DATA0 SO CS XT2 VTG GND PB6 PB4 PB2 PB0 PD6 PD4 PD2 PD0 GND Επίσης, ο STK500 µπορεί να παρέχει σταθερή τροφοδοσία 5-10V. 26

27 4. Λογισµικό και αλγόριθµοι 4.1. Γενικά Παρακάτω φαίνεται το γενικό διάγραµµα ροής του λογισµικού του συστήµατος: Start Init I/O Heartbeat Init State Phase end? Init LCD State change 1 sec interval Init Timers Cycle end? Walk Buttons? Adjust Set flag Όπως φαίνεται, µετά την αρχικοποίηση του συστήµατος, η ροή του κεντρικού αλγορίθµου υποβαθµίζεται στον χειρισµό των εισόδων. Η λογική των σηµάτων οδηγείται από τις υπορουτίνες των χρονιστών. Ακολουθεί λεπτοµερής περιγραφή των διαφόρων λειτουργιών. 27

28 4.2. Μηχανή καταστάσεων Η πεπερασµένη µηχανή καταστάσεων (finite state machine - FSM) ή απλά µηχανή καταστάσεων είναι ένα µαθηµατικό κατασκεύασµα που χρησιµεύει στην σχεδίαση αλγορίθµων. Η µηχανή µπορεί να δεχθεί ποικίλες εισόδους, και αναλόγως να µεταβάλλει την κατάστασή της. Από κάθε κατάσταση είναι συγκεκριµένες (πεπερασµένες) οι καταστάσεις στις οποίες µπορεί να µεταβεί η µηχανή, ανάλογα µε την είσοδο που θα δεχτεί. Για τον σκοπό της εργασίας, επιλέχθηκε να χρησιµοποιηθεί αυτό το µοντέλο για την κεντρική λειτουργία του αλγορίθµου. Ανά πάσα στιγµή, το χρώµα ενός φαναριού αποτελεί την κατάστασή του µέσα στο σύστηµα. Το σύνολο των καταστάσεων των φαναριών ορίζει την συνολική κατάσταση του συστήµατος (την κατάσταση της µηχανής). Ο χρόνος που έχει παρέλθει, καθώς και οι διακόπτες αποτελούν τις εισόδους της µηχανής. Όπως φαίνεται στο διάγραµµα, του σύστηµα διαθέτει 14 διακεκριµένες καταστάσεις. Σε κάθε κατάσταση κάθε φανάρι έχει συγκεκριµένο χρώµα. Επίσης, κάθε φανάρι διαθέτει και ανεξάρτητο χρονιστή, ο οποίος καταγράφει τον χρόνο που θα µείνει στην τρέχουσα κατάσταση το φανάρι - αυτό αποτελεί την κύρια είσοδο της µηχανής. Το σύστηµα συνεχώς ελέγχει τον εναποµείναντα χρόνο των φαναριών στην τρέχουσα κατάσταση. Όταν κάποιος χρονιστής µηδενίσει, το σύστηµα µεταβαίνει στην επόµενη κατάσταση. Εποµένως, σε κάθε κατάσταση της µηχανής υπάρχει ένα φανάρι, ο ενεργός χρόνος του οποίου καθορίζει την διάρκεια της κατάστασης - το κρίσιµο φανάρι. Μερικές µεταβάσεις είναι διαδοχικές, και είναι δεδοµένη η κατάσταση στην οποία θα µεταβεί το σύστηµα. Άλλες είναι εξαρτώµενες από τις δευτερεύουσες εισόδους, τους διακόπτες. Σε αυτές τις περιπτώσεις, όταν φτάσει η στιγµή της µετάβασης, οι διακόπτες διάβασης πεζών ή οι διακόπτες στροφής καθορίζουν την επόµενη κατάσταση. 28

29 Start A C1 = 1 F1 = 0 6 C1, F1 C1 = 0 F1 = C1, F1 C1 = 1 F1 = B B Start Στο διάγραµµα διαφαίνονται όλες οι καταστάσεις, οι µεταβάσεις µεταξύ τους, καθώς και οι συνθήκες µετάβασης. Σε κάθε κατάσταση αναφέρεται η κατάσταση των φαναριών (χρόνος και χρώµα) από αριστερά προς τα δεξιά: A µέχρι F. Ο ενεργός χρόνος των φαναριών δεν είναι καθορισµένος εκ των προτέρων, αλλά είναι δυναµικός και γι' αυτό αναγράφεται µε µεταβλητές: 29

30 a:f είναι ο πράσινος χρόνος των φαναριών A µέχρι F o είναι ο χρόνος του πορτοκαλί χρώµατος w είναι ο χρόνος που διατίθεται για την διάβαση πεζών max αναγράφεται όπου ο χρόνος είναι αδιάφορος (γενικά ο κόκκινος χρόνος), καθώς ο χρονισµός της κατάστασης καθορίζεται από άλλα φανάρια Αλγοριθµικά, η µηχανή υλοποιείται µε αρκετά απλό τρόπο. Οι αρχικές συνθήκες είναι η κατάσταση 0, και από αυτή την κατάσταση ξεκινά το σύστηµα µετά την εκκίνησή του. Κατά την έναρξη µιας κατάστασης, εκτελούνται οι εξής εργασίες: αποθηκεύεται το διακριτικό της κατάστασης (ο αριθµός της) σε ένα καταχωρητή τίθενται τα φανάρια στο κατάλληλο χρώµα, όπως ορίζεται από την κατάσταση ενεργοποιούνται οι χρονιστές των φαναριών µε τον κατάλληλο χρόνο Κάθε 1 δευτερόλεπτο (βλέπε 4.4 Χρονισµός) το σύστηµα ελέγχει τις εισόδους του (τους χρονιστές). Σε περίπτωση που κάποιος έχει παρέλθει (έχει µηδενίσει), σηµατοδοτείται η αλλαγή κατάστασης. Αν είναι απαραίτητο, σε αυτό το σηµείο ελέγχονται οι δευτερεύουσες είσοδοι για να καθοριστεί η επόµενη κατάσταση (σηµαίες διακοπτών - βλέπε 4.3 Θύρες Ι/Ο) Θύρες I/O Για την διασύνδεση του µικροελεγκτή µε το υπόλοιπο σύστηµα χρησιµοποιούνται όλοι σχεδόν οι ακροδέκτες του - 31 στο σύνολο. Οι ακροδέκτες είναι οργανωµένοι σε τέσσερις θύρες των 8-bit (8 ακροδέκτες σε κάθε θύρα). Είναι οι θύρες (ports) A, B, C, D. Για χρήση γενικής διασύνδεσης I/O, κάθε ακροδέκτης µπορεί να ρυθµιστεί ως είσοδος ή έξοδος, ανεξάρτητα από τους υπόλοιπους ακροδέκτες της θύρας Λογική οργάνωση Μια θύρα του ATMEGA16 αποτελείται από 3 καταχωρητές: DDRx, PORTx και PINx, όπου χ το διακριτικό της θύρας (πχ DDRA για την θύρα Α). Οι καταχωρητές αυτοί είναι 8-bit, και κάθε bit αντιστοιχεί στον αντίστοιχο ακροδέκτη της θύρας. 30

31 DDRx7 DDRx6 DDRx5 DDRx4 DDRx3 DDRx2 DDRx1 DDRx0 DDRx Ο DDRx καθορίζει την κατεύθυνση, δηλαδή αν οι ακροδέκτες λειτουργούν ως είσοδοι ή έξοδοι. Αν σε κάποιο bit του εγγραφεί το λογικό ένα, τότε ο αντίστοιχος ακροδέκτης λειτουργεί σαν έξοδος. Αντίστροφα, αν εγγραφεί το λογικό µηδέν, λειτουργεί σαν είσοδος PORTx7 PORTx6 PORTx5 PORTx4 PORTx3 PORTx2 PORTx1 PORTx0 PORTx O PORTx γενικά περιέχει τις τιµές εξόδου των ακροδεκτών που είναι ρυθµισµένοι ως έξοδοι - λογικό ένα οδηγεί τον ακροδέκτη σε υψηλή τάση (πχ 5V), λογικό µηδέν τον οδηγεί σε χαµηλή τάση (πχ 0V). Για τους ακροδέκτες που έχουν οριστεί ως είσοδοι, εγγράφοντας το λογικό ένα στο αντίστοιχο bit του PORTx απενεργοποιεί την αντίσταση pull-up PINx7 PINx6 PINx5 PINx4 PINx3 PINx2 PINx1 PINx0 PINx O PINx περιέχει τις τιµές εισόδου των ακροδεκτών που είναι ρυθµισµένοι ως είσοδοι - λογικό ένα για υψηλή τάση, λογικό µηδέν για χαµηλή τάση. Ο καταχωρητής αυτός είναι µόνο για ανάγνωση Ρύθµιση θυρών Για τις ανάγκες της εργασίας, χρειάζεται η εξής ρύθµιση των ακροδεκτών: PORTA0:3 - είσοδος για τους 4 διακόπτες A1-2, B1-2, C, F. PORTA4:7 - έξοδος για τα φανάρια C, F. PORTB0:5 - είσοδος για τους διακόπτες ροής 2, 3. PORTB6:7 - έξοδος για τα σήµατα ελέγχου Rs, E της LCD. PORTC0:7 - έξοδος για τα φανάρια A, B, D, E. PORTD0:2 - είσοδος για τον διακόπτη ροής 1. PORTD3:6 - έξοδος για το 4-bit κανάλι δεδοµένων της LCD. 31

32 ldi out ldi out ldi out ldi out r16, 0b DDRA, r16 r16, 0b DDRB, r16 r16, 0b DDRC, r16 r16, 0b DDRD, r Διαχείριση εισόδων Ο ATMEGA16 προσφέρει την δυνατότητα παραγωγής εξωτερικών διακοπών από τους ακροδέκτες INT0:2, οι οποίοι αντιστοιχούν στους ακροδέκτες θυρών PORTB2 και PORTD2:3. Επειδή όµως οι είσοδοι αυτοί δεν αρκούν για να καλύψουν τις ανάγκες του συστήµατος, επιλέχθηκε η κλασική προσέγγιση της σφυγµοµέτρησης (polling). Για τους διακόπτες στιγµιαίας επαφής A1-2, B1-2, C και F, γίνεται διαρκής έλεγχος της τιµής εισόδου. Αν υπάρξει αλλαγή, καταγράφεται σε ένα καταχωρητή-σηµαία (πχ but_a_flag) και λαµβάνεται υπόψιν τον επόµενο κύκλο χρονισµού (βλέπε 4.4 Χρονισµός). Αφού το σύστηµα ενεργήσει µε βάση την σηµαία αυτή, απαλείφεται. Οι διακόπτες ροής έχουν µόνιµη κατάσταση. Εποµένως, δεν είναι απαραίτητη η διαρκής παρακολούθησή τους, αλλά αντίθετα γίνεται ανάγνωση µόνο όταν είναι απαραίτητο Χρονισµός Όπως προαναφέρθηκε, η λειτουργία του συστήµατος περιστρέφεται γύρω από από την χρήση ενός σήµατος ελέγχου, το οποίο ενεργοποιείται σε τακτά χρονικά διαστήµατα (heartbeat). Σε κάθε χτύπο, το σύστηµα ελέγχει την κατάστασή του (state) και, σε συνδυασµό µε εξωτερικά ερεθίσµατα, αποφασίζει ποια θα είναι η επόµενη κατάσταση. Για την υλοποίηση του σήµατος ελέγχου, πρέπει το σύστηµα να µπορεί να µετρήσει τον χρόνο. Εδώ χρησιµεύουν οι χρονιστές που προσφέρει ο ATMEGA16: δύο των 8-bit (Counter0, Counter2 - επίσης αναφέρονται και ως Timer0, Timer2), και ένας των 16-bit (Counter1 ή Timer1). Οι χρονιστές 0 και 2 διαφέρουν µόνο στα σηµεία και είναι πρακτικά 32

33 ίδιοι για τις ανάγκες τις εργασίας. Για να αιτιολογηθεί η επιλογή ανάµεσα στον χρονιστή 0 και 1 (8-bit ή 16-bit) πρέπει να γίνει αναφορά στον τρόπο λειτουργίας τους Λειτουργία Timer0/1 Ένας χρονιστής είναι, κατά βάση, ένας καταχωρητής. Το µέγεθος του καταχωρητή (σε bits) αποτελεί το κύριο χαρακτηριστικό του χρονιστή - στον ATMEGA16 ο Timer0 είναι καταχωρητής 8-bit και ο Timer1 είναι καταχωρητής 16-bit. Η ιδιαίτερη λειτουργία που προσφέρει ο χρονιστής σε σχέση µε ένα καταχωρητή γενικής χρήσης είναι πως η τιµή του αυξάνεται αυτόκλητα σε τακτά χρονικά διαστήµατα, από ανεξάρτητα κυκλώµατα του µικροελεγκτή (ρολόι). Το χρονικό αυτό διάστηµα εξαρτάται κυρίως από την ταχύτητα χρονισµού. Καθώς ο Timer0 είναι 8-bit, µπορεί να µετρήσει µέχρι το 255 πριν επιστρέψει στο µηδέν, ενώ ο Timer1 µπορεί να φτάσει µέχρι το αυτή είναι η βασικά διαφορά µεταξύ τους. Κάθε φορά που ο χρονιστής επανέρχεται στο µηδέν, σηµατοδοτείται ένα γεγονός υπερχείλισης (overflow) και προαιρετικά, µπορεί να προκληθεί διακοπή (interrupt). Στην απλούστερη περίπτωση, ο χρονιστής προσαυξάνεται κατά µια µονάδα σε κάθε κύκλο µηχανής του µικροελεγκτή. Αν ο µικροελεκτής έχει χρονιστεί στο 1 MHz, τότε ένας κύκλος διαρκεί 10-6 sec (1µsec). Εποµένως ο Timer0 υπερχειλίζει κάθε 256 µsec και ο Timer1 περίπου κάθε 65 msec. Αν ο χρονισµός του µικροελεγκτή αυξηθεί, τα διαστήµατα αυτά µικραίνουν ακόµη παραπέρα. Επειδή τα διαστήµατα είναι πολύ µικρά για πρακτική µέτρηση χρόνου, οι χρονιστές παρέχουν την λειτουργία του prescaler. Ο prescaler είναι πρακτικά ένας διαιρέτης του σήµατος χρονισµού κατά δυνάµεις του 2. Έτσι, αντί ο χρονιστής να αυξάνει σε κάθε κύκλο, αυξάνεται κάθε 8, 64, 254 ή 1024 κύκλους. Ενδεικτικά ο Timer1, κάνοντας χρήση prescaler 1024, επανέρχεται (overflow) περίπου κάθε 67.1 sec - πολύ πιο χρήσιµο χρονικό διάστηµα. Με την χρήση prescaler γίνεται συµβιβασµός ανάµεσα στην ευκρίνεια (το ελάχιστο µετρήσιµο χρονικό διάστηµα) και την µέγιστη διάρκεια µέτρησης Υπολογισµός χρονικών απαιτήσεων Επειδή ο ATMEGA16 µπορεί να παράγει διακοπή όταν σηµατοδοτείται υπερχείλιση ενός χρονιστή, επιλέχθηκε να χρησιµοποιηθεί το γεγονός της διακοπής ως σήµα ελέγχου του χρονισµού (heartbeat). Εποµένως, ενδιαφέρει µόνο η µέγιστη διάρκεια µέτρησης, και όχι η ευκρίνεια του χρονιστή. 33

34 Για τον σκοπό της εργασίας, ουσιαστικά υλοποιήθηκε ένα σύστηµα µετα-χρονισµού (metatimer) πολλαπλών ανεξάρτητων χρονιστών, βασισµένο πάνω στον ένα χρονιστή του µικροελεγκτή. Είναι πρακτικά µια υλοποίηση prescaler σε επίπεδο λογισµικού. Σε µια διασταύρωση, ο χρόνος των σηµάτων µετράται σε λεπτά και δευτερόλεπτα. Για λόγους απλότητας, επιλέχθηκε το σήµα ελέγχου να έχει συχνότητα 1 κάθε δευτερόλεπτο (1Hz). Αυτό δίνει την δυνατότητα αλλαγής κατάστασης του συστήµατος κάθε δευτερόλεπτο, δηλαδή το ελάχιστο χρονικό διάστηµα που µπορεί να είναι ενεργοποιηµένο ένα φανάρι είναι ένα δευτερόλεπτο - προφανώς, είναι ένα αποδεκτό κάτω άκρο. Επιπλέον, επειδή η διάρκεια των καταστάσεων είναι 8-bit (αποθηκεύεται σε καταχωρητή 8-bit), η µέγιστη διάρκεια ενεργοποίησης φαναριού είναι 265 sec, δηλαδή περίπου 4.2 λεπτά - επίσης αποδεκτό άνω άκρο. Έχοντας επιλέξει διάστηµα υπερχείλισης 1 sec, αµέσως γίνεται φανερό ότι ο Timer0 δεν µπορεί να εξυπηρετήσει τις ανάγκες τις εργασίας: ακόµη και µε χρήση prescaler 1024, το µέγιστο διάστηµα µέτρησης µε ρολόι 1 MHz είναι msec, δηλαδή περίπου το ένα τέταρτο του δευτερολέπτου. Αντίθετα, ο Timer1 έχει τα εξής διαστήµατα υπερχείλισης στο 1 MHz: Prescaler Χρόνος υπερχείλησης (sec) Μπορούµε λοιπόν να χρησιµοποιήσουµε τον Timer1 µε prescaler 64, 256 ή Από τον πίνακα όµως φαίνεται πως, σε καµιά στάθµη του prescaler δεν υπερχειλίζει ο χρονιστής σε ακριβώς 1 sec (ή τουλάχιστον ακέραιο πολλαπλάσιο ή υποπολλαπλάσιό του). Για τον λόγο αυτό κάνουµε χρήση µιας δευτερεύουσας λειτουργίας του χρονιστή, της εκκαθάρισης µε σύγκριση (clear timer on compare - CTC). Η λειτουργία αυτή επιτρέπει στον χρονιστή να µηδενιστεί, όχι όταν υπερχειλίσει (δηλαδή στην τιµή 65536) αλλά σε µια άλλη προκαθορισµένη τιµή (προφανώς µικρότερη του 65536). Ένα µειονέκτηµα της λειτουργίας είναι ότι, ανάλογα µε το επιθυµητό χρονικό διάστηµα µηδενισµού, µπορεί να εισάγει σφάλµα στην µέτρηση, καθώς κάθε αύξηση του χρονιστή πιθανόν να µην γίνεται σε ακέραια υποπολλαπλάσια του επιθυµητού διαστήµατος. Το σφάλµα αυτό µπορεί να ληφθεί υπόψιν και να διορθωθεί µε λογισµικό, αλλά είναι φανερό πως είναι προτιµότερο να µην υπάρχει. Ο παρακάτω πίνακας εκθέτει τις προηγουµένως αποδεκτές στάθµες του prescaler, την απαραίτητη τιµή CTC και το αντίστοιχο σφάλµα: 34

35 Prescaler CTC - Decimal CTC - Hexadecimal Σφάλµα (%) x3D09 0xF42 0x3D Είναι ευνόητο πως εξυπηρετεί καλύτερα η επιλογή της στάθµης 64 του prescaler. Τελικώς, για τις ανάγκες τις εργασίας κάνουµε χρήση του Timer1, µε ρολόι χρονισµού 1 MHz, prescaler 64 και τιµή CTC 0x3D09. Οι ρυθµίσεις αυτές επιτρέπουν την παραγωγή διακοπής κάθε δευτερόλεπτο Προγραµµατισµός Timer1 Όπως προαναφέρθηκε, οι χρονιστές των φαναριών αποτελούν ένα σύστηµα µεταχρονισµού (metatimer), δηλαδή είναι ένα σύστηµα χρονισµού το οποίο έχει υλοποιηθεί σε επίπεδο λογισµικού κάνοντας χρήση του υλικού χρονιστή του ATMEGA16. Αυτό επιτρέπει κάθε φανάρι να διατηρεί ανεξάρτητο και δυναµικά µεταβαλλόµενο χρονισµό. Για την υλοποίηση όµως του µετα-χρονιστή, πρέπει πρώτα να ρυθµιστεί ο υποκείµενος χρονιστής Timer1. Ο ATMEGA16 διαθέτει δύο καταχωρητές σχετικούς µε την ρύθµιση του Timer1: Timer/Counter1 Control Register A TCCR1A και Timer/Counter1 Control Register B TCCR1B COM1A1 COM1A0 COM1B1 COM1B0 FOC1A FOC1B WGM11 WGM10 TCCR1A ICNC1 ICES1 - WGM13 WGM12 CS12 CS11 CS10 TCCR1B Για τον σκοπό της εργασίας µας ενδιαφέρουν τα bits WGM1x και CS1x. Τα bits WGM1x ορίζουν τον τρόπο λειτουργίας του Timer1 καθώς και την τιµή που πρέπει να φτάσει ο χρονιστής για να επανέλθει (overflow). Όπως προαναφέρθηκε, η επιθυµητή λειτουργία είναι CTC και γι' αυτό θέτουµε: WGM3:0 = Στην περίπτωση αυτή, η µέγιστη τιµή (τιµή υπερχείλισης - TOP) αποθηκεύεται στον ειδικό καταχωρητή 16-bit OCR1A (αποτελείται από 2 καταχωρητές 8-bit, τους OCR1AH και OCR1AL). Θέτουµε λοιπόν OCR1A = 0x3D09, που είναι η απαραίτητη τιµή CTC για να υπερχειλίζει ο Timer1 µε prescaler 64 κάθε 1 sec. Τα bits CS1x καθορίζουν το σήµα εισόδου του Timer1, δηλαδή 35

36 την πηγή του σήµατος χρονισµού και την στάθµη του prescaler. Για την χρήση του εσωτερικού ρολογιού του µικροελεγκτή, σε συνδυασµό µε prescaler 64, θέτουµε CS12:0 = 011. Τέλος µένει να ενεργοποιηθεί το κατάλληλο είδος διακοπής (interrupt) - για τον σκοπό της εργασίας ενδιαφέρει η διακοπή από CTC, δηλαδή να παραχθεί διακοπή όταν η τιµή του Timer1 φτάσει την τιµή αποθηκευµένη στον OCR1A. Η διακοπές των χρονιστών ορίζονται στον καταχωρητή Timer/Counter Interrupt Mask Register TIMSK: OCIE2 TOIE2 TICIE1 OCIE1A OCIE1B TOIE1 OCIE0 TOIE0 TIMSK Για την διακοπή CTC από τον OCR1A, απαιτείται OCIE1A = ldi out ldi ldi out out ldi out ldi out sei r16, (1<<CS11) (1<<CS10) (0<<WGM13) (1<<WGM12) TCCR1B, r16 r17, 0x3D r16, 0x09 OCR1AH, r17 OCR1AL, r16 r16, 1<<OCF1A TIFR, r16 r16, 1<<OCIE1A TIMSK, r Υλοποίηση χρονιστών Η κατάσταση κάθε φαναριού καθορίζεται από το χρώµα του και από την διάρκεια της κατάστασης. Όπως προαναφέρθηκε, το σύνολο των καταστάσεων των φαναριών ανά πάσα στιγµή αποτελεί την κατάσταση της µηχανής (του συστήµατος). Επειδή όµως η πληροφορία του χρώµατος έχει ενσωµατωθεί στις καταστάσεις µηχανής, για κάθε φανάρι µένει να αποθηκευτεί µόνο η πληροφορία του χρόνου. Έτσι, για κάθε φανάρι αφιερώθηκε ένας καταχωρητής, ονοµατισµένος light_x, όπου x το φανάρι (πχ light_a για το φανάρι A). Στον καταχωρητή αυτό αποθηκεύεται η διάρκεια της τρέχουσας κατάστασης του φαναριού, σε δευτερόλεπτα. 36

37 Έχοντας ενεργοποιήσει τις CTC διακοπές του Timer1, σε κάθε δευτερόλεπτο καλείται η υπορουτίνα διακοπής ISR_CTC1A. Σκοπός της υπορουτίνας είναι να ελέγξει αν χρειάζεται να επέλθει αλλαγή της κατάστασης του συστήµατος. Αυτό γίνεται απλά: µειώνοντας τους καταχωρητές χρόνου των φαναριών και ελέγχοντας αν κάποιος µηδενίσει. Ο µηδενισµός σηµατοδοτεί ότι η κατάσταση του συγκεκριµένου φαναριού έχει παρέλθει, και εποµένως καλείται η κατάλληλη υπορουτίνα για να οδηγήσει το σύστηµα στη νέα κατάσταση. 492 ISR_CTC1A: dec breq reti ISR_CHANGE: rcall reti light_a ISR_CHANGE CHANGE_STATE Με αυτόν το τρόπο δηµιουργείται ένα σύστηµα πολλαπλών ανεξάρτητων χρονιστών, ένας για κάθε φανάρι, παράγοντας γεγονότα για την οδήγηση της µηχανής καταστάσεων Αυτορύθµιση Σε ένα συγχρονισµένο σύστηµα σηµάτων, η σηµαντικότερη λειτουργία του τοπικού ελεγκτή είναι η διάσπαση φάσεων, δηλαδή ο καταµερισµός του πράσινου χρόνου. Σύµφωνα µε την σχέση (19), η διάσπαση γίνεται µε τέτοιο τρόπο ώστε ο λόγος ροής προς χωρητικότητα να τείνει να εξισωθεί για όλες τις αντικρουόµενες κρίσιµες οµάδες λωρίδων. Για τον σκοπό της εργασίας, οι κρίσιµες οµάδες λωρίδων είναι η A, B και E. Από αυτές, αντικρουόµενες είναι οι A και B. Για λόγους απλότητας θεωρείται πως οι οµάδες έχουν την ίδια χωρητικότητα. Εποµένως από την σχέση (19): 37

38 Ζητούµενο λοιπόν είναι ο καταµερισµός (λόγος) του πράσινου χρόνου να τείνει να εξισωθεί µε τον λόγο των ροών. Με βάση αυτό, η αυτορύθµιση των σηµάτων γίνεται ως εξής: σε κάθε κύκλο ο αλγόριθµος διαβάζει τις ροές, υπολογίζει τον λόγο ροών και τον καταµερισµό πράσινου χρόνου, και αφαιρεί τους λόγους για να προκύψει η απαιτούµενη διόρθωση. Η διόρθωση γίνεται µέσα στα προεπιλεγµένα όρια min-max για κάθε φάση. Επίσης, για να αποφευχθούν απότοµες αλλαγές στον χρονισµό, η διόρθωση γίνεται µε συντελεστή βάρους 0.5, που σηµαίνει πως το σύστηµα χρειάζεται δύο κύκλους για να αντιδράσει σε κάθε µεταβολή των σχετικών ροών των κρίσιµων οµάδων. Αξίζει να σηµειωθεί πως από τις δύο ροές A, E ο αλγόριθµος επιλέγει την µεγαλύτερη για να υπολογίσει την διόρθωση. Με αυτό τον τρόπο, εξυπηρετείται καλύτερα η οµάδα λωρίδων µε την µεγαλύτερη κίνηση (ροή), καθώς ο τελικός πράσινος χρόνος τους είναι ίδιος equ MIN_LIGHT = 15.equ MIN_LIGHT = ADJUST: rcall cp brlo mov mov READ_DIPS flow3, flow2 PC+2 r16, flow3 r16, flow mov r17, flow1 ; dividend in r16, divisor in r17 rcall div8u ; result in r16, remainder in r push mov mov rcall mov pop r16 r16, b r17, a div8u r17, r16 r sub r16, r17 ; r16 contains the required change mul lsr r16, a r0 38

39 4.6. Οδήγηση LCD Η LCD του συστήµατος είναι της σειράς 1602, ο ελεγκτής της οποίας είναι συµβατός µε τον HD44780U της Hitachi. Η οδήγησή της LCD µπορεί να γίνει είτε σε λειτουργία 4-bit ή 8-bit, και για τον σκοπό της εργασίας επιλέχθηκε η διασύνδεση 4-bit, παρά την αυξηµένη πολυπλοκότητα (βλέπε 3.3 Άλλα εξαρτήµατα). Για την διασύνδεση της LCD σε λειτουργία 4-bit, ενδιαφέρουν 7 ακροδέκτες: Ακροδέκτης Πλάτος (σε bits) Είσοδος/Έξοδος Λειτουργία RS 1 I 0: προσπέλαση καταχωρητή εντολών R/W 1 I 0: εγγραφή 1: καταχωρητής δεδοµένων 1: ανάγνωση E 1 I Εκκίνηση εγγραφής ή ανάγνωσης δεδοµένων DB4:7 4 I/O Κανάλι µεταφοράς δεδοµένων προς και από την LCD Σε αντίθεση µε το υπόλοιπο λογισµικό, το οποίο συγγράφηκε σε εντολές µηχανής (assembly), οι οδήγηση της LCD έγινε σε υψηλότερο επίπεδο κάνοντας χρήση της C. Αυτό έγινε λόγω της πληθώρας βιβλιογραφίας επί του θέµατος σε γλώσσα C, και λόγω των ιδιαίτερων απαιτήσεων χρονισµού των σηµάτων οδήγησης (η βιβλιοθήκη delay.h αποτελεί πολύτιµο εργαλείο) Αρχικοποίηση Για την λειτουργία της LCD, απαιτείται πρώτα να γίνει αρχικοποίηση (initialization). Υπάρχει η δυνατότητα αυτή να γίνει από εσωτερικό κύκλωµα του ελεγκτή, αλλά απαιτείται τροφοδοσία µε πολύ συγκεκριµένα χαρακτηριστικά χρονισµού, κάτι το οποίο δεν είναι διαθέσιµο µε τον STK500. Για τον λόγο αυτό παρέχεται και η δυνατότητα αρχικοποίησης µε εντολές λογισµικού. Η διαδικασία έχει ως εξής: 39

40 Έναρξη τροφοδοσίας Αναµονή τουλάχιστον 15 ms αφότου το Vcc ανυψωθεί στο 4.5V RS R/W DB7 DB6 DB5 DB Αναµονή τουλάχιστον 4.1 ms RS R/W DB7 DB6 DB5 DB Αναµονή τουλάχιστον 0.1 ms RS R/W DB7 DB6 DB5 DB RS R/W DB7 DB6 DB5 DB N F * * I/D S Ενεργοποίηση λειτουργίας 4-bit Ορισµός γραµµών απεικόνισης και γραµµατοσειράς Απενεργοποίηση Απαλειφή απικόνισης Ορισµός τρόπου εισαγωγής Τέλος αρχικοποίησης Όπως φαίνεται, µετά την ενεργοποίηση της λειτουργίας 4-bit, κάθε εντολή απαιτεί 2 κύκλους για να µεταδοθεί. Αυτό είναι το αντίτιµο της διασύνδεσης µε λιγότερους ακροδέκτες. 40