Εισαγωγή στο Εργαστήριο

Σχετικά έγγραφα
ηµιουργία Αρχείου Πρότζεκτ (.qpf)

Οικουμενικές Πύλες (ΝΑΝD NOR), Πύλη αποκλειστικού Η (XOR) και Χρήση KarnaughMaps

Εισαγωγή στη VHDL Υλοποίηση στο Quartus

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστηµάτων

Εφαρμογές Ψηφιακών Ηλεκτρονικών

Καταχωρητές,Σύγχρονοι Μετρητές και ΑκολουθιακάΚυκλώματα

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

Εισαγωγή στο Εργαστήριο Υλικού

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Καταχωρητές, Μετρητές και Ακολουθιακά Κυκλώματα

Διδάσκoντες: Δρ. Γιώργος Ζάγγουλος και Δρ. Παναγιώτα Μ. Δημοσθένους. Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

Σχεδιασμός Αποκωδικοποιητή και υλοποίηση του στο Logisim και στο Quartus. Εισαγωγή στο Logisim

ΗΜΥ 213 Εργαστήριο Οργάνωσης Η/Υ και Μικροεπεξεργαστών Εαρινό εξάμηνο Διδάσκων: Γιώργος Ζάγγουλος

Οδηγίες εγκατάστασης και χρήσης του Quartus

ΗΜΥ 203 Εργαστήριο Κυκλωµάτων και Μετρήσεων

Σχεδιασμός Συνδυαστικού κυκλώματος και υλοποίηση στο Quartus (a) με πύλες: and, or, xor και not (b) μόνο με πύλες nand2 και (c) με Vhdl (dataflow)

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Υλοποίηση Πλήρη Αθροιστή με χρήση: Α) Ψηφιακών Πυλών Β) Αποκωδικοποιητή (74138)και Γ) Πολυπλέκτη(74153)

ΗΜΥ 213 Εργαστήριο Οργάνωσης Ηλεκτρονικών Υπολογιστών και Μικροεπεξεργαστών

ΗΜΥ 100 Εισαγωγή στην Τεχνολογία

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

Συστηµάτων ΗΜΥ211. Στόχοι Εργαστηρίου. Πανεπιστήμιο Κύπρου. Πανεπιστήμιο Κύπρου. Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ211 Χειµερινό 2013

Σχεδιασμός Συνδυαστικού κυκλώματος και υλοποίηση στο Quartus και στο Logisim. Υλοποίηση κυκλώματος μόνο με πύλες Nand 2 εισόδων.

Περιεχόμενα. Πρώτο Κεφάλαιο. Εισαγωγή στα Ψηφιακά Συστήματα. Δεύτερο Κεφάλαιο. Αριθμητικά Συστήματα Κώδικες

Διδάσκoντες: Γιώργος Ζάγγουλος και Λάζαρος Ζαχαρία. Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

Εργαστήριο Κυκλωµάτων και Μετρήσεων

ΗΜΥ 213 Εργαστήριο Οργάνωσης Υπολογιστών και Μικροεπεξεργαστών

Συμβόλαιο Μαθήματος. Εργαστήριο Οργάνωσης Υπολογιστών και Μικροεπεξεργαστών ΗΜΥ 213. Χρήση Ηλεκτρονικού Υπολογιστή. Αναμενόμενα Αποτελέσματα Μαθήματος

9. OIΚΟΥΜΕΝΙΚΕΣ ΠΥΛΕΣ ΠΟΛΛΑΠΛΩΝ ΕΙΣΟ ΩΝ

Εργαστηριακή Άσκηση 4: Ιεραρχική σχεδίαση και προσχεδιασμένοι πυρήνες

Ψηφιακή Λογική και Σχεδίαση

Συνδυαστικά Κυκλώματα

ΗΜΥ203 Εργαστήριο Κυκλωµάτων και Μετρήσεων

Σχεδιασμός Πλήρους Αθροιστή/Αφαιρέτη

Γενικά Στοιχεία Ηλεκτρονικού Υπολογιστή

ΗΜΥ 213 Εργαστήριο Οργάνωσης Υπολογιστών και Μικροεπεξεργαστών

i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)

Συνδυαστικά Λογικά Κυκλώματα

Γ2.1 Στοιχεία Αρχιτεκτονικής. Γ Λυκείου Κατεύθυνσης

6.1 Θεωρητική εισαγωγή

Ελίνα Μακρή

ΑΣΚΗΣΗ 8 η -9 η ΣΧΕΔΙΑΣΗ ΑΡΙΘΜΗΤΙΚΗΣ ΛΟΓΙΚΗΣ ΜΟΝΑΔΑΣ ΤΕΣΣΑΡΩΝ ΔΥΑΔΙΚΩΝ ΨΗΦΙΩΝ

Κεφάλαιο 4. Λογική Σχεδίαση

K24 Ψηφιακά Ηλεκτρονικά 4: Σχεδίαση Συνδυαστικών Κυκλωμάτων

ΚΕΦΑΛΑΙΟ Συνδυαστικά Κυκλώµατα. 3.2 Σχεδιασµός Συνδυαστικής Λογικής 3.3 ιαδικασία Ανάλυσης 3.4 ιαδικασία Σχεδιασµού.

ΑΣΚΗΣΗ 4 η ΕΙΣΑΓΩΓΗ ΣΤΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ ΜΕ ΧΡΗΣΗ Η/Υ (QUARTUS II ALTERA)

Ψηφιακή Σχεδίαση. Ενότητα: ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ No:07. Δρ. Μηνάς Δασυγένης. Τμήμα Μηχανικών Πληροφορικής και Τηλεπικοινωνιών

Στοιχεία Μνήμης, JKκαιD (Flip-Flops) Μετρητής Ριπής (Ripple Counter)

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

Ψηφιακή Σχεδίαση Τ.Ε.Ι. Κρήτης Σχολή Τεχνολογικών Εφαρμογών Τμ. Μηχανικών Πληροφορικής Χειμερινό Εξάμηνο

ΑΣΚΗΣΗ 1η ΤΟ ΠΕΡΙΒΑΛΛΟΝ ΣΧΕΔΙΑΣΗΣ QUARTUS II ΤΗΣ ALTERA

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

K24 Ψηφιακά Ηλεκτρονικά 6: Πολυπλέκτες/Αποπολυπλέκτες

ΠΛΗ10 Κεφάλαιο 2. ΠΛH10 Εισαγωγή στην Πληροφορική: Τόμος Α Κεφάλαιο: : Αριθμητική περιοχή της ALU 2.5: Κυκλώματα Υπολογιστών

Εργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI

Δυαδικές συναρτήσεις Άλγεβρα Boole Λογικά διαγράμματα

Εισαγωγή στην πληροφορική

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ211

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Αριθμητικά Συστήματα. Επιμέλεια Διαφανειών: Δ.

ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

ΜΕΡΟΣ 1 ο : Δυαδικές συναρτήσεις Άλγεβρα Boole Λογικά διαγράμματα

Behavioral & Mixed VHDL Architectures Finite State Machines in VHDL

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Μονάδες Μνήμης και Διατάξεις Προγραμματιζόμενης Λογικής

Behavioral & Mixed VHDL Architectures Finite State Machines in VHDL

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

ΓΡΑΠΤΕΣ ΠΡΟΑΓΩΓΙΚΕΣ ΕΞΕΤΑΣΕΙΣ ΜΑΪΟΥ/ΙΟΥΝΙΟΥ 2014

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Συνδυαστική Λογική. Επιμέλεια Διαφανειών: Δ.

Ενότητα 4 ΛΟΓΙΚΕΣ ΣΥΝΑΡΤΗΣΕΙΣ ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ ΔΥΟ ΕΠΙΠΕΔΩΝ

Ψηφιακά Συστήματα. 6. Σχεδίαση Συνδυαστικών Κυκλωμάτων

Επανάληψη Βασικών Στοιχείων Ψηφιακής Λογικής

Πανεπιστήµιο Θεσσαλίας

ΠΕΡΙΕΧΟΜΕΝΑ. Πρόλογος...9 ΚΕΦ. 1. ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ - ΚΩΔΙΚΕΣ

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα

Λογική Σχεδίαση Ι - Εξεταστική Φεβρουαρίου 2013 Διάρκεια εξέτασης : 160 Ονοματεπώνυμο : Α. Μ. Έτος σπουδών:

e-book ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ ΑΣΚΗΣΕΙΣ

Εισαγωγή στις πύλες NAND, NOR και XOR Σχεδιασμός Ελεγκτή Λαμπτήρων με πολλαπλούς διακόπτες και Ανιχνευτή Πρώτων Αριθμών

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ

ΑΣΚΗΣΗ 4 ΠΡΟΒΛΗΜΑΤΑ ΛΟΓΙΚΗΣ ΣΧΕΔΙΑΣΗΣ

4.1 Θεωρητική εισαγωγή

σύνθεση και απλοποίησή τους θεωρήµατα της άλγεβρας Boole, αξιώµατα του Huntington, κλπ.

C D C D C D C D A B

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ

Εργαστήριο Κυκλωμάτων και Μετρήσεων

Λογική Σχεδίαση Ψηφιακών Συστημάτων

Ελίνα Μακρή

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ211

Ψηφιακή Σχεδίαση. Ενότητα: ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ No:05. Δρ. Μηνάς Δασυγένης. Τμήμα Μηχανικών Πληροφορικής και Τηλεπικοινωνιών

Ελίνα Μακρή

5.1 Θεωρητική εισαγωγή

Λογική Σχεδίαση Ψηφιακών Συστημάτων

Δείγμα Τελικής Εξέτασης στο ΗΜΥ213. Διδάσκοντας: Γιώργος Ζάγγουλος

7.1 Θεωρητική εισαγωγή

ΣΧΕΔΙΑΣΗ ΥΛΟΠΟΙΗΣΗ ΕΚΠΑΙΔΕΥΤΙΚΟΥ ΛΟΓΙΣΜΙΚΟΥ «ΗΛΕΚΤΡΟΝΙΚΟΣ» ΓΙΑ ΤΙΣ ΑΝΑΓΚΕΣ ΤΗΣ ΤΕΧΝΙΚΗΣ ΕΠΑΓΓΕΛΜΑΤΙΚΗΣ ΕΚΠΑΙΔΕΥΣΗΣ.

Προγραμματισμός Ηλεκτρονικών Υπολογιστών 1

Εγκατάσταση του εκτυπωτή από το CD λογισμικού και τεκμηρίωσης

"My Binary Logic" Ένας προσομοιωτής λογικών πυλών στο Scratch

Ψηφιακή Σχεδίαση Ενότητα 11:

Transcript:

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστηµάτων Εισαγωγή στο Εργαστήριο (Ψηφιακή λογική και Εργαστηριακός Εξοπλισμός) ιδάσκων: ρ. Γιώργος Ζάγγουλος Πανεπιστήµιο Κύπρου Τµήµα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

Ατζέντα 1. Συζήτηση συμβολαίου 2. Μετάβαση στη ψηφιακή εποχή 3. Αριθμητικά συστήματα 4. Δυαδική λογική 5. Ψηφιακές πύλες AND, OR και NOT(Πίνακας Αληθείας) 6. Ελαχιστόροι(minterms) και Μεγιστόροι(maxterms) 7. SOP and POS (κανονικές και πρότυπες μορφές) 8. Συνδυαστικά κυκλώματα 9. Σχεδιασμός κυκλωμάτων στο Quartus II v13.0 S.P.1 Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 2

1. Συζήτηση συμβολαίου Ώρες Εργαστηρίων: Δευτέρα 16:30-19:30, ΜΑΜ 10328 (ΛΑ 130-2) ή Τρίτη 17:00-20:00, ΜΑΜ 10424, (ΛΑ 130-2) ή Παρασκευή, 17:00-20:00, ΜΑΜ 10680, (ΛΑ 130-2) Διδάσκων: Δρ. Γεώργιος Ζάγγουλος Ώρες Γραφείου: Με ραντεβού (καθημερινά) Email: zaggoulos.george@ucy.ac.cy, Τηλ. Εργαστηρίου ΛΑ132 :22892219 Τηλεσυναντήσεις: ece_labs_ucy(skype) Youtube tutorials: ece labs ucy Βοηθοί Μαθήματος: Γιώργος Κελβέρης Δημήτρης Κουκούνης Λουίζα Σοφοκλέους kelveris.george@ucy.ac.cy(λειτουργός Πληροφορικής ΗΜΜΥ) dkouko01@ucy.ac.cy(διδακτορικός Φοιτητής) lsofok01@ucy.ac.cy(διδακτορική Φοιτήτρια) Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 3

Αναμενόμενα Αποτελέσματα Μαθήματος Ικανότητα κατανόησης προβλημάτων, καθορισμού προδιαγραφών και εξαγωγής απλοποιημένων λογικών εξισώσεων. Ικανότητα σχεδιασμού, προσομοίωσης και υλοποίησης βασικών συνδυαστικών και ακολουθιακών κυκλωμάτων. Ικανότητα χρήσης εργαλείων ψηφιακής σχεδίασης για το σχεδιασμό κυκλωμάτων σύμφωνα με προδιαγραφές. Ικανότητα ελέγχου και αντιμετώπισης βλαβών/λαθών σε ψηφιακά λογικά κυκλώματα. Ικανότητα ομαδικής εργασίας και αποδοτικής επικοινωνίας με τα υπόλοιπα μέλη της ομάδας. Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 4

Χρήση Υπολογιστή: Θα χρησιμοποιηθεί το Altera QuartusII version13.0 SP1 (web edition) σε προσωπικό υπολογιστή (με Windows) για σχηματική και VHDL περιγραφή καθώς και προσομοίωση των ψηφιακών κυκλωμάτων. Χρήση Υλικού Εργαστηρίου: Κάθε σταθμός εργασίας στο εργαστήριο αποτελείται από μια πλακέτα υλοποίησης κυκλωμάτων με breadboardπου περιέχει γεννήτρια σημάτων, διατάξεις χρονισμού, διακόπτες και ενδείκτες. Κάθε σταθμός διαθέτει επίσης μία εκπαιδευτική διάταξη της Alteraμε ολοκληρωμένα προγραμματιζόμενης λογικής Family: Cyclone II, Device: EP2C20F484C7 στην οποία θα φορτώνονται οι σχεδιασμοί σας για μελέτη και έλεγχο σε πραγματικές συνθήκες. Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 5

Περιεχόμενο Μαθήματος: Εισαγωγή στις λογικές πύλες AND, ORκαι NOT. Εισαγωγή στις πύλες NAND, NORκαι XOR. Συνδυαστική λογική: Σχεδιασμός Πλήρους Αθροιστή, Πολυπλέκτη και Αποκωδικοποιητή Στοιχεία Μνήμης: ΜανδαλωτήςSR, Dκαι JK flips-flops. Σχεδιασμός Μετρητή Ριπής (Ripple Counter). Καταχωρητέςκαι Μετρητές: Σχεδιασμός Οικουμενικού ΚαταχωρητήΟλίσθησης, Κυκλικού Μετρητή και Μετρητή BCD. Τελικό ProjectΣχεδιασμού (περιλαμβάνει και προγραμματισμό σε VHDL, σχεδιασμό, προσομοίωση και υλοποίηση ενός ολοκληρωμένου ψηφιακού συστήματος με χρήση προγραμματιζόμενων διατάξεων). Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 6

Αξιολόγηση Σύντομες ασκήσεις εντός εργαστηρίου 15% Εργαστήριο Υλικού 10% Ενδιάμεση Εξέταση 20% Τελικό Project(και με χρήση VHDL) 15% Τελική Εξέταση (εφ όλης της ύλης) 40% Εργασίες Βελτίωσης Βαθμού Κατασκευή (με παρουσίαση) 15% ή Δημιουργία εκπαιδευτικού βίντεο 10% Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 7

Απαραίτητες προϋποθέσεις επιτυχίας στο μάθημα είναι: Η ολοκλήρωση όλων των εργαστηριακών ασκήσεων και του τελικού πρότζεκτκαι Η εξασφάλιση συνολικού βαθμού >= 50% χωρίς να υπολογίζεται ο βαθμός από οποιαδήποτε εργασία βελτίωσης βαθμού. * Οι αντίστοιχες μονάδες από την εργασία βελτίωσης βαθμού θα δίνονται ΜΟΝΟ σε φοιτητές που έχουν εξασφαλίσει συνολικά το 50% στο μάθημα χωρίς να υπολογίζεται η βαθμολογία από την εργασία βελτίωσης βαθμού. Φοιτητές που ενδιαφέρονται να κάνουν τέτοια εργασία θα πρέπει να επιλέξουν θέμα και να το δηλώσουν στον διδάσκοντα για έγκριση μέχρι τις 24/10/2014. Η εργασία μπορεί να είναι ατομική ή ομαδική και πρέπει να ολοκληρωθεί και να παραδοθεί μέχρι τις 05/12/2014. Οι παρουσιάσεις και τα βίντεο θα αναρτώνται στο διαδίκτυο (youtube channel: ece labs ucy). Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 8

Κανόνες Δεοντολογίας Όλοι οι φοιτητές του Πανεπιστημίου Κύπρου οφείλουν να γνωρίζουν και τηρούν τους Νόμους, Κανονισμούς, Κανόνες και επίσημες οδηγίες και ανακοινώσεις που τους αφορούν. Μια σύντομη περίληψη υπάρχει στο Εγχειρίδιο του Εργαστηρίου. Για να επιτραπεί η είσοδος στο εργαστήριο πρέπει να υπογραφεί η δήλωση κατανόησης των κανόνων δεοντολογίας και να παραδοθεί στον διδάσκοντα. Εργασίες οι οποίες έχουν σημαντική αλληλοεπικάλυψη συνιστούν παραβίαση της ακαδημαϊκής δεοντολογίας και θα αναφέρονται στο Συμβούλιο του Τμήματος και στην Σύγκλητο του Πανεπιστημίου. Ο διδάσκων δύναται να χρησιμοποιήσει κατάλληλα εργαλεία λογισμικού για να ελέγχει ενδεχόμενη λογοκλοπία ή και αντιγραφή από συμφοιτητές ή και φοιτητές από προηγούμενα έτη. Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 9

2. Μετάβαση στη ψηφιακή εποχή Αναλογικό ή Ψηφιακό σύστημα; Ψηφιοποίηση αναλογικού σήματος (ADC DAC) Γιατί επιλέγουμε ψηφιακά συστήματα; Πλεονεκτήματα Αναλογικών Συστημάτων Παραδείγματα Τεχνολογικής Εξέλιξης Κασετόφωνο CD player mp3 player Αναλογική Ψηφιακή Τηλεόραση Τηλεπικοινωνίες (Κινητή, Διαδίκτυο) Συστήματα Αυτοματισμού Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 10

3. Αριθμητικά συστήματα Εκτός από το δεκαδικό σύστημα το οποίο διδασκόμαστε σχεδόν αποκλειστικά στο σχολείο, υπάρχουν και άλλα αριθμητικά συστήματα τα οποία χρησιμοποιούν διαφορετικό αριθμό ψηφίων (ίσο με τη βάση τους) όπως π.χ. το δυαδικό (0 και 1), το οκταδικό(0 7), και το δεκαεξαδικό(0-9, α,b,c,d,e,f). Η μετατροπή των αριθμών από το ένα σύστημα στο άλλο είναι πολύ απλή αν θυμάστε ότι η βαρύτητα του κάθε ψηφίου αντιστοιχεί με την τιμή του ψηφίου πολλαπλασιασμένη με τη βάση του συστήματος στην δύναμη x,όπου x η θέση του ψηφίου (0,1,2,3 ) π.χ. 1ab16= 11*16^0+ 10*16^1 + 1*16^2= 11+160+256= 42710 Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 11

4. Δυαδική λογική Ασχολείται με μεταβλητές που παίρνουν 2 διακριτές τιμές(0 και 1) και με λογικές (δυαδικές) πράξεις. 3 βασικές πράξεις: AND, OR, NOT Οι Δυαδικές/Λογικές μεταβλητές αναπαριστούνται από γράμματα: A,B,C,,X,Y,Z Οι βασικοί λογικοί τελεστές είναι: AND ( ), OR (+) και NOT ( ) Παραδείγματα Συναρτήσεων F(vars) = έκφραση: F(a,b) = a b G(a,b) = a+b (F =1 αν και μόνο ανa=b=1) (G =1 ανa =1 ή ανb=1) H(a) = a, (H =1 μόνο ανa = 0) Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 12

4. Δυαδική λογική ΛογικόAND ενός bit (1-bit),μοιάζει με δυαδικό πολλαπλασιασμό: 0 0 = 0, 0 1 = 0, 1 0 = 0, 1 1 = 1 ΛογικόOR ενός bit (1-bit),μοιάζει με δυαδική πρόσθεση, εκτός από μία πράξη: 0 +0 = 0, 0 + 1 = 1, 1 + 0 = 1, 1 + 1 = 1 ( 10 2 ) Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 13

5. Λογικές πύλες AND, OR καιnot Οι λογικές πύλες λειτουργούν με ένα ή περισσότερα σήματα εισόδου και παράγουν ένα σήμα εξόδου. AND 2-Εισόδων OR 2-Εισόδων NOT (Αντιστροφέας) A B F = A B F A G A H B G = A+B H = A Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 14

Λογικές πύλες (πίνακας αληθείας) Πίνακας Αληθείας: μορφή πίνακα που εκφράζει μοναδικάτη σχέση μεταξύ των μεταβλητών εισόδου μιας συνάρτησης καιτων εξόδων της AND 2-Εισόδων A B F=A B 0 0 0 0 1 0 1 0 0 1 1 1 OR 2-Εισόδων A B F=A+B 0 0 0 0 1 1 1 0 1 1 1 1 NOT A F=A 0 1 1 0 Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 15

6. Ελαχιστόροι (minterms)και Μεγιστόροι (maxterms) Κάθε ελαχιστόροςσυμβολίζεται μεm j, όπουj είναι το δεκαδικό ισοδύναμο του ελαχιστόρουτου αντίστοιχου δυαδικού συνδυασμού(b j ). Παράδειγμα: Υποθέστε 3 μεταβλητές(a,b,c), καιj=3. Τότε, b j = 011και ο αντίστοιχος ελαχιστόρος συμβολίζεται με m j = A BC Κάθε μεγιστόροςσυμβολίζεται μεm j, όπουj είναι το δεκαδικό ισοδύναμο του μεγιστόρουτου αντίστοιχου δυαδικού συνδυασμού(b j ). Παράδειγμα:Υποθέστε 3 μεταβλητές(a,b,c), καιj=3. Τότε, b j = 011και ο αντίστοιχος μεγιστόρος συμβολίζεται με M j = A+B +C Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 16

7. SOP καιpos (Άθροισμα γινομένων και Γινόμενο Αθροισμάτων) f 1 (a,b,c) Η κανονικήsop μορφήτηςf 1 είναι f 1 (a,b,c) = m 1 + m 2 + m 4 + m 6 = a b c+ a bc + ab c + abc Η κανονικήpos μορφήτηςf 1 είναι f 1 (a,b,c) = M 0 M 3 M 5 M 7 = (a+b+c) (a+b +c ) (a +b+c ) (a +b +c ) Παρατηρήστε ότι: m j = (M j ) a b c f 1 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0 Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 17

8. Συνδυαστικά Κυκλώματα C A F B Τα συνδυαστικά κυκλώματα ΔΕΝπεριλαμβάνουν στοιχεία μνήμης (Flip-Flops) και ΔΕΝαπαιτούν σήμα χρονισμού (clock). Η συνάρτηση (έξοδος) F παίρνει τιμές ανάλογα με την κατάσταση των εισόδων A, B, C. Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 18

Προσομοίωση Συνδυαστικών Κυκλωμάτων t 0 t 1 t 2 t 3 t 4 t 5 t 6 Σήµατα εισόδου A B 1 0 1 0 Μεταβάσεις Σήµατα εξόδου πυλών F=A B G=A+B H=A 1 0 1 0 1 0 Προϋπόθεση: Ο χρόνος µετάδοσης του σήµατος µεταξύ πυλών είναι αµελητέος (0) Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 19

9. Σχεδιασμός στο QuartusII v13.0 S.P.1 Δημιουργία Αρχείου Πρότζεκτ[.qpf qpf] Με την εκκίνηση της εφαρµογής Quartus II v13.0 SP1 web edition, επιλέξτε File και σύρετε το ποντίκι σας προς τα κάτω για να επιλέξετε New Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 20

New Quartus II Project File Eπιλέξτε: New Quartus II Project και µετά ΟΚ Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 21

Επιλογή Φακέλου για το Πρότζεκτ Από το πρώτο browse button επιλέξτε τον φάκελο στον οποίο επιθυµείτε να δηµιουργήσετε το νέο σας πρότζεκτ. Στους Η.Υ. του Πανεπιστηµίου θα πρέπει ο φάκελος αυτός να είναι στην επιφάνεια εργασίας (Desktop). Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 22

Επιλογή ονόματος για το Πρότζεκτ Μετά από την επιλογή φακέλου, δώστε στο 2 ο κουτί το όνοµα που επιθυµείτε να έχει το νέο σας πρότζεκτ. Αυτόµατα αυτό εισάγεται και στο 3 ο κουτί ως Top-Level Design Entity (αυτό είναι το πρωτεύον αρχείο του πρότζεκτ σας). Για να θέσετε κάποιο άλλο σχεδιασµό ως Top Level Entity, µπορείτε να το κάνετε από την επιλογή Project / Set as top-level entity. Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 23

Προσθήκη / Αφαίρεση Αρχείων στο Πρότζεκτ Πατήστε απλά OK για να συνεχίσετε αν τώρα δηµιουργείτε το πρότζεκτ σας. Στην περίπτωση που θέλετε να προσθέσετε ή να αφαιρέσετε κάποιο αρχείο αργότερα, µπορείτε να ανοίξετε αυτό το παράθυρο επιλέγοντας Project και µετά Add / Remove Files. Επιλέγοντας Add All µπορείτε να προσθέσετε στο πρότζεκτ όλα τα αρχεία που εµφανίζονται σε αυτό το παράθυρο. Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 24

Επιλογή ολοκληρωμένου (FPGA) Family: Cyclone II Model: EP2 C20F 484C7 Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 25

Επιπλέον Ρυθμίσεις Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 26

ΠερίληψηΡυθμίσεων Πρότζεκτ Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 27

Δημιουργία Σχηματικού (Schematic File)[. [.bdf bdf] Όπως και µε τη δηµιουργία του αρχείου του πρότζεκτ, επιλέξτε File και σύρετε το ποντίκι σας προς τα κάτω για να επιλέξετε Block Diagram / Schematic File για τη δηµιουργία σχηµατικού (κυκλώµατος) Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 28

Εισαγωγή Στοιχείων στο Σχηματικό Για την εισαγωγή των απαιτούµενων στοιχείων του κυκλώµατος, κάντε διπλό αριστερό κλικ στην επιφάνεια εργασίας του σχηµατικού για να ανοίξει το παράθυρο Symbol. Σε αυτό πληκτρολογείτε το όνοµα του στοιχείου που ψάχνετε όπως input ή output για εξωτερικά σήµατα εισόδου / εξόδου, or2 για την πύλη OR 2 εισόδων και and3 για την πύλη AND µε 3 εισόδους. Όταν βρείτε αυτό που ψάχνετε, επιλέξτε OK για να το τοποθετήσετε στο σχηµατικό σας µε αριστερό κλικ. Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 29

Ολοκλήρωση τοποθέτησης στοιχείου εισόδου Εδώ βλέπετε την τοποθέτηση µιας θύρας εισόδου στο σχηµατικό. Όπως και στα windows, µε διπλό αριστερό κλικ στο όνοµα του στοιχείου, µπορούµε να την µετονοµάσουµε. Για τις συνδέσεις των στοιχείων µεταξύ τους επιλέξτε το 3 ο από δεξιά εικονίδιο (wire) και συνδέστε τους ακροδέκτες µεταξύ τους. Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 30

Εισαγωγή Πύλης OR(2-inputs) στο Σχηματικό Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 31

Ολοκληρωμένος Σχεδιασμός 2 θύρες εισόδου (Α και Β), 1 πύλη OR µε 2 εισόδους, 1 θύρα εξόδου (Υ) Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 32

Συμβολομετάφραση και έλεγχος λαθών Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 33

Δημιουργία αρχείου προσομοίωσης[. [.vwf vwf] Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 34

Εισαγωγή σημάτων εισόδου/εξόδου στην προσομοίωση Με αριστερό κλικ στο αριστερό µέρος του παραθύρου θα εµφανιστεί το µικρότερο παράθυρο που βλέπετε. Επιλέξτε Insert Node or Bus για να µεταβείτε στο επόµενο παράθυρο αναζήτησης σηµάτων εισόδου/εξόδου Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 35

Εισαγωγή σημάτων εισόδου/εξόδου στην προσομοίωση Επιλέξτε Node Finder για να µεταβείτε στο επόµενο παράθυρο αναζήτησης σηµάτων εισόδου/εξόδου Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 36

Εμφάνιση σημάτων εισόδου/εξόδου Επιλέξτε List για να δείτε αµέσως όλα τα σήµατα εισόδου/εξόδου που εντοπίστηκαν (στο σχεδιασµό Top Level Entity) στο αριστερό µέρος του παραθύρου (Nodes Found) Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 37

Επιλογή σημάτων εισόδου/εξόδου Επιλέξτε List για να δείτε αµέσως όλα τα σήµατα εισόδου/εξόδου που εντοπίστηκαν (στο σχεδιασµό Top Level Entity) στο αριστερό µέρος του παραθύρου (Nodes Found) Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 38

Καθορισμός Κατάστασης Εισόδων Επιλέξτε την είσοδο (π.χ. Α) που επιθυµείτε να καθορίσετε (µε αριστερό κλικ στο όνοµα της) και έπειτα µε δεξί κλικ στο πεδίο του χρόνου επιλέξτε Value και Count Value Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 39

Καθορισμός Κατάστασης Εισόδων και Εκτέλεση Προσομοίωσης Έναρξη Προσοµοίωσης Οι είσοδοι σε οποιοδήποτε σχεδιασµό ελέγχεται πρέπει να παίρνουν όλες τις πιθανές καταστάσεις, έτσι ώστε ο έλεγχος να είναι ολοκληρωµένος. 00 01 10 11 Με άλλα λόγια, θα πρέπει στην προσοµοίωση να φαίνονται όλες οι γραµµές του πίνακα Αληθείας (καταστάσεων) ενός κυκλώµατος. Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 40

Αποτελέσματα Προσομοίωσης Πίνακας Αληθείας OR Α Β Υ 0 0 0 0 1 1 00 01 10 11 0 1 1 1 1 0 1 1 1 1 Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 41

Για εγκατάσταση του Quartus II, V13.0 SP1, θα χρειαστεί να επισκεφθείτε την ιστοσελίδα www.altera.comκαι από το download centre να κατεβάσετε 3 αρχεία (αφού δημιουργήσετε λογαριασμό): 1. Quartus II, 13.0 SP1 web edition 2. Quartus II Help 13.0 3. Device: Cyclone II for web edition 13.0 SP1 Τρέξτε αρχικά το αρχείο Quartus II, 13.0 SP1 web edition. Η εγκατάσταση θα πάρει αρκετό χρόνο! Με την ολοκλήρωσή της, θα σας ζητηθεί να εγκαταστήσετε Devices. Από το browse επιλέξτε C/Altera/13.0 sp1/quartus/bin (αφού προηγουµένως βάλετε εκεί το αρχείο για τη συσκευή Cyclone II. Τέλος τρέξτε και το Quartus II Help 13.0 για να ολοκληρώσετε την εγκατάσταση. Σηµείωση: Το εργαστήριο ΛΑ130 είναι ανοικτό 24/7 για όλους σας (εκτός από τις ώρες που χρησιµοποιείται για διδασκαλία). Ο φύλακας µπορεί πάντοτε να σας ανοίξει το εργαστήριο ΛΑ130 (ΌΧΙ το ΛΑ132) µε την επίδειξη της φοιτητικής σας ταυτότητας. Σεπτέµβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 42