: FLIP FLOP...

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ ΚΑΛΑΜΑΤΑΣ = ΠΑΡΑΡΤΗΜΑ ΣΠΑΡΤΗΣ = ΤΜΗΜΑ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ Γιάννης Λιαπέρδος Καθηγητής Εφαρµογών εργαστηριακές ασκήσεις Ψηφιακών Ηλεκτρονικών ΣΠΑΡΤΗ 2008

ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =2=

ΠΙΝΑΚΑΣ ΠΕΡΙΕΧΟΜΕΝΩΝ ΓΕΝΙΚΑ ΓΙΑ ΤΟ ΕΡΓΑΣΤΗΡΙΟ, ΚΑΝΟΝΕΣ ΑΣΦΑΛΕΙΑΣ... 5 ΕΙΣΑΓΩΓΗ... 17 ΑΣΚΗΣΗ 1 Η : ΣΧΕ ΙΑΣΗ ΚΑΙ ΜΕΛΕΤΗ ΑΝΑΣΤΡΟΦΕΩΝ ΤΩΝ ΟΙΚΟΓΕΝΕΙΩΝ RTL, MOS ΚΑΙ CMOS... 23 ΑΣΚΗΣΗ 2 Η : ΣΧΕ ΙΑΣΗ ΛΟΓΙΚΩΝ ΠΥΛΩΝ CMOS... 31 ΑΣΚΗΣΗ 3 Η : ΟΛΟΚΛΗΡΩΜΕΝΕΣ ΛΟΓΙΚΕΣ ΠΥΛΕΣ... 39 ΑΣΚΗΣΗ 4 Η : FLIP FLOP... 43 ΑΣΚΗΣΗ 5 Η : ΥΛΟΠΟΙΗΣΗ ΛΟΓΙΚΩΝ ΣΥΝΑΡΤΗΣΕΩΝ. ΜΕΘΟ ΟΣ KARNAUGH... 51 ΑΣΚΗΣΗ 6 Η : ΥΛΟΠΟΙΗΣΗ ΣΥΝ ΥΑΣΤΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ.... 57 ΑΣΚΗΣΗ 7 Η : ΠΟΛΥΠΛΕΚΤΕΣ / ΑΠΟΠΟΛΥΠΛΕΚΤΕΣ... 61 ΑΣΚΗΣΗ 8 Η : ΑΘΡΟΙΣΤΕΣ... 69 ΑΣΚΗΣΗ 9 Η : ΣΥΓΚΡΙΤΕΣ... 75 ΑΣΚΗΣΗ 10 Η : ΑΠΑΡΙΘΜΗΤΕΣ... 79 ΑΣΚΗΣΗ 11 Η : ΤΟ ΟΛΟΚΛΗΡΩΜΕΝΟ ΚΥΚΛΩΜΑ ΧΡΟΝΙΣΜΟΥ 555.... 83 ΠΑΡΑΡΤΗΜΑΤΑ... 91 ΑΝΑΦΟΡΕΣ... 185 ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =3=

Γενικά για το Εργαστήριο, Κανόνες Ασφάλειας ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =5=

Α. ΓΕΝΙΚΑ Το Εργαστήριο Ηλεκτρονικής Τηλεπικοινωνιών είναι χώρος κατάλληλα διαµορφωµένος και εξοπλισµένος για την πρακτική άσκηση των σπουδαστών του Τµήµατος στα αντικείµενα της Ηλεκτρονικής και των Τηλεπικοινωνιών. ιαθέτει δέκα (10) πάγκους εργασίας όπου µπορούν να ασκηθούν ταυτόχρονα είκοσι (20) συνολικά σπουδαστές εργαζόµενοι σε οµάδες των δύο (2) ατόµων. Σκοπός της πρακτικής άσκησης είναι η εξοικείωση µε τα ηλεκτρονικά όργανα, η απόκτηση ευχέρειας στη χρήση τους, η σύνδεση πρακτικών κυκλωµάτων και η κατανόηση της λειτουργίας τους. Το Εργαστήριο υποστηρίζει, προς το παρόν, τα µαθήµατα των Αναλογικών και Ψηφιακών Ηλεκτρονικών. Β. ΠΡΟΑΠΑΙΤΟΥΜΕΝΑ Παρόλο που των οδηγιών κάθε εργαστηριακής άσκησης προηγείται ένα σύντοµο θεωρητικό µέρος, προτείνουµε την διεξοδική µελέτη των διαλέξεων του αντίστοιχου µαθήµατος ώστε η εκτέλεση των ασκήσεων να γίνεται ευκολότερη. Γ. ΙΕΞΑΓΩΓΗ ΤΟΥ ΕΡΓΑΣΤΗΡΙΟΥ Η άσκηση των σπουδαστών πραγµατοποιείται σύµφωνα µε το Ωρολόγιο Πρόγραµµα που καθορίζει το Τµήµα. Οι σπουδαστές κατανέµονται από την Γραµµατεία σε τµήµατα των είκοσι (20). Κάθε τµήµα αποτελείται από δέκα (10) ζεύγη (οµάδες) σπουδαστών που σε συνεργασία εκτελούν τις εργαστηριακές ασκήσεις. Πριν την έναρξη εκτέλεσης µιας άσκησης κάθε οµάδα εφοδιάζεται από τους επιβλέποντες µε φύλλο απαντήσεων το οποίο επιστρέφεται συµπληρωµένο µε τα δεδοµένα της άσκησης (τιµές µετρήσεων κ.λπ.) µετά το πέρας της άσκησης. Αντίγραφο των δεδοµένων αυτών οφείλουν να κρατούν και οι σπουδαστές προκειµένου να ετοιµάσουν την εργαστηριακή αναφορά της οµάδας, η οποία θα πρέπει να υποβάλλεται για βαθµολόγηση το αργότερο εντός µιας εβδοµάδας µέσω e-class. Στην περίπτωση που παρέρχεται η προθεσµία της µιας εβδοµάδας χωρίς να έχει παραδοθεί η εργαστηριακή αναφορά, η αναφορά µηδενίζεται.. ΑΞΙΟΛΟΓΗΣΗ Ο τελικός βαθµός του εργαστηρίου προκύπτει από τον συνυπολογισµό του µέσου όρου των εργαστηριακών αναφορών και του βαθµού της γραπτής αξιολόγησης µε βαρύτητα 60% - 40%, αντίστοιχα. Η γραπτή αξιολόγηση πραγµατοποιείται την τελευταία ηµέρα που διατίθεται για εργαστηριακή άσκηση και σε αυτήν εξετάζεται το ποσό αφοµοίωσης των πρακτικών γνώσεων που προσφέρθηκαν στους σπουδαστές κατά τη διάρκεια του εξαµήνου. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =7=

Ε. ΑΠΟΥΣΙΕΣ Ισχύουν τα καθοριζόµενα από το Τµήµα. Είναι προφανές πως ο βαθµός της εργαστηριακής αναφοράς σε περίπτωση αδικαιολόγητης απουσίας είναι µηδενικός. Στην περίπτωση δικαιολογηµένης απουσίας η αντίστοιχη εργαστηριακή αναφορά δεν λαµβάνεται υπόψη στην εξαγωγή του µέσου όρου. ΣΤ. ΣΥΜΠΕΡΙΦΟΡΑ Η συµπεριφορά των σπουδαστών κατά την άσκησή τους θα πρέπει να κατατείνει πρωτίστως την προσωπική τους ασφάλεια αλλά και να εξασφαλίζει την καλή κατάσταση του εργαστηριακού εξοπλισµού. Ζ. ΑΣΦΑΛΕΙΑ Ο χώρος του Εργαστηρίου είναι, γενικά, ασφαλής. Μπορεί, όµως, να καταστεί εξαιρετικά επικίνδυνος στην περίπτωση αµέλειας ή αβλεψίας. Για το λόγο αυτό επιβάλλεται η προσεκτική µελέτη και κατανόηση του «Οδηγού Ασφάλειας» που ακολουθεί. Η. ΕΚΤΕΛΕΣΗ ΤΩΝ ΑΣΚΗΣΕΩΝ Προτείνεται, µεταξύ των άλλων για λόγους ασφάλειας, να ακολουθείται η εξής διαδικασία κατά την προεταοιµασία και την εκτέλεση µιας άσκησης: 1. Πριν από κάθε άσκηση επιλέγεται η θέση όπου θα τοποθετηθούν τα όργανα και οι συσκευές στον πάγκο εργασίας, ώστε να διευκολύνεται η συνδεσµολογία και η ανάγνωση των ενδείξεων. 2. Πραγµατοποιείται η συνδεσµολογία της άσκησης χωρίς να εφαρµοστεί τάση. 3. Ο επιβλέπων καλείται να ελέγξει τη συνδεσµολογία. 4. Αφού ελεγχθεί η συνδεσµολογία τροφοδοτείται το κύκλωµα µε τάση και ελέγχονται οι δείκτες των οργάνων ώστε η απόκλισή τους να µην υπερβαίνει τα όρια της κλίµακας και καταστραφούν τα όργανα. 5. Λαµβάνονται µετρήσεις µε προσοχή. 6. Στο τέλος της άσκησης αποσυνδέονται οι πηγές τροφοδοσίας, γίνονται οι απαραίτητοι υπολογισµοί και χαράσσονται οι σχετικές καµπύλες. Αν τα αποτελέσµατα αποκλίνουν από τα αναµενόµενα οι µετρήσεις επαναλαµβάνονται πιο προσεκτικά. 7. Πριν την αποχώρηση των σπουδαστών αποσυνδέονται όλα τα όργανα και οι συσκευές που χρησιµοποιήθηκαν ενώ τα διακριτά στοιχεία και εξαρτήµατα παραδίδονται στον επιβλέποντα µαζί µε το απαντητικό φύλλο κάθε οµάδας. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =8=

Θ. ΧΡΗΣΗ ΤΩΝ ΟΡΓΑΝΩΝ Μερικές βασικές αρχές καλής χρήσης των εργαστηριακών οργάνων είναι οι εξής: 1. Η τοποθέτηση των ακροδεκτών των οργάνων (βολτοµέτρου, αµπεροµέτρου, κ.λπ.) στα σηµεία που θα ληφθεί µέτρηση πρέπει να γίνεται µε προσοχή και µε ορθή πολικότητα (όταν η µέτρηση αφορά µέγεθος συνεχούς µορφής). 2. Απαγορεύεται τα δάκτυλα των σπουδαστών να εγγίζουν τα µεταλλικά µέρη των ακροδεκτών ώστε να αποφεύγεται αφενός ο κίνδυνος ηλεκτροπληξίας, αφετέρου να εξασφαλίζεται η ορθή ωµοµέτρηση (αποφεύγοντας παραλληλισµό της αντίστασης του σώµατος). 3. Η ταυτόχρονη τοποθέτηση των ακροδεκτών ενός οργάνου στα σηµεία µέτρησης θα πρέπει να αποφεύγεται. 4. Για αναλογικά όργανα (µε βελόνα) θα πρέπει η χρησιµοποιούµενη κλίµακα να επιλέγεται κατάλληλα ώστε ο δείκτης (βελόνα) να είναι πάνω από τα 2/3 της κλίµακας εξασφαλίζοντας µεγαλύτερη ακρίβεια στην ανάγνωση. 5. Στον παλµογράφο και στα αναλογικά όργανα η ανάγνωση των µεγεθών να γίνεται κάθετα προς την οθόνη και µε εξαιρετικά µεγάλη προσοχή. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =9=

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ ΚΑΛΑΜΑΤΑΣ = ΠΑΡΑΡΤΗΜΑ ΣΠΑΡΤΗΣ = ΤΜΗΜΑ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ Οδηγός Ασφάλειας ΕΡΓΑΣΤΗΡΙΟΥ ΗΛΕΚΤΡΟΝΙΚΗΣ -ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ ΣΠΑΡΤΗ 2008 ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =11=

Α. ΕΙΣΟ ΟΣ ΣΤΟ ΕΡΓΑΣΤΗΡΙΟ Η είσοδος στο εργαστήριο επιτρέπεται µόνο στους: 1. επίσηµα εγγεγραµµένους προς άσκηση σπουδαστές τις ώρες που έχουν διατεθεί για την άσκησή τους. 2. διδάσκοντες των οποίων µάθηµα απαιτεί άσκηση των σπουδαστών στο συγκεκριµένο εργαστήριο. 3. πρόσωπα που έχουν την εξουσιοδότηση του Υπεύθυνου Εργαστηρίου. Σε περίπτωση έκτακτης ανάγκης η αστυνοµία, η πυροσβεστική ή ιατρικό προσωπικό µπορούν να εισέλθουν στο εργαστήριο αλλά ο Υπεύθυνος Εργαστηρίου πρέπει να ειδοποιείται άµεσα. Σηµείωση: Η κλήση της Αστυνοµίας για προσέλευση στους χώρους του Ιδρύµατος επιτρέπεται µόνο µετά από έγκριση της ιοίκησης. Απαγορεύεται αυστηρά η είσοδος ανηλίκων στο εργαστήριο. Β. ΚΙΝ ΥΝΟΙ 1. Ηλεκτροµηχανικοί Κίνδυνοι: Όλες οι συσκευές στο εργαστήριο τροφοδοτούνται µε ρεύµα συνήθους τάσης (220V 50 Hz.). εν υπάρχουν συσκευές ψηλής τάσης ούτε και βαρύς µηχανουργικός εξοπλισµός. 2. Κίνδυνος Πυρκαγιάς: Οι ηλεκτρικές παροχές και τα ξύλινα έπιπλα είναι πιθανές εστίες φωτιάς. Ανάφλεξη είναι πιθανόν να σηµειωθεί από αµέλεια στη χρήση των ηλεκτρονικών οργάνων ή κακό χειρισµό των εργαλείων ηλεκτρονικής συγκόλλησης που διαθέτει το εργαστήριο. Για το λόγο αυτό θα πρέπει να τηρούνται σχολαστικά οι οδηγίες των διδασκόντων και οι κανόνες ασφάλειας που υπαγορεύουν τα εγχειρίδια των οργάνων. Γ. ΓΕΝΙΚΟΙ ΚΑΝΟΝΕΣ ΑΣΦΑΛΕΙΑΣ Όλοι πρέπει να διαβάσουν και να κατανοήσουν πλήρως τις οδηγίες που περιλαµβάνονται σε αυτό το εγχειρίδιο προτού τους επιτραπεί η είσοδος στο εργαστήριο. Τα ερευνητικά και διδακτικά εργαστήρια εγκυµονούν πολλούς κινδύνους που µπορεί να προκαλέσουν ατυχήµατα ή/και τραυµατισµό. Πρέπει πάντοτε να εφαρµόζονται οι κανόνες µε βάση την κοινή λογική και όταν υπάρχει αµφιβολία να ζητείται βοήθεια. Μην αγγίζετε οτιδήποτε δεν είστε απολύτως σίγουροι ότι γνωρίζετε την χρήση του. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =12=

Γενικές Οδηγίες Ασφάλειας 1. ιαβάστε αυτό τον οδηγό προσεκτικά και ακολουθείτε πιστά τι οδηγίες και κανόνες που περιέχει. 2. Μελετήστε προσεκτικά οποιεσδήποτε άλλες πληροφορίες ή κανόνες σας δοθούν. 3. Αν έχετε οποιεσδήποτε απορίες ζητήστε τη βοήθεια του επιβλέποντα Καθηγητή ή του Υπεύθυνου Εργαστηρίου. 4. Γνωρίζετε πού βρίσκεται ο εξοπλισµός ασφάλειας του εργαστηρίου. 5. Ενηµερώνετε άµεσα τους υπεύθυνους για οποιαδήποτε προβλήµατα ασφάλειας στο εργαστήριο. Γενική και Προσωπική Ασφάλεια Γενικά 1. Απαγορεύονται τρόφιµα ή ποτά στο εργαστήριο. 2. Απαγορεύεται το κάπνισµα στο χώρο του εργαστηρίου. 3. ιατηρείτε το εργαστήριο και το χώρο εργασίας σας καθαρό. 4. ιαβάζετε προσεκτικά τις οδηγίες και προειδοποιήσεις ασφαλείας στις συσκευές και τα υλικά που χρησιµοποιείτε. 5. Αν έχετε µακριά µαλλιά ή φοράτε χαλαρά ρούχα, φροντίστε να βρίσκονται τακτοποιηµένα έτσι ώστε να µην µπορούν να πιαστούν σε οποιοδήποτε µηχάνηµα ή να έρθουν σε επαφή µε το πείραµά σας. 6. Φροντίζετε ώστε να υπάρχει πάντα αρκετός χώρος στο διάδροµο, προς τις εξόδους, γύρω από τους πυροσβεστήρες και κάτω από τα συστήµατα κατάσβεσης πυρκαγιών. 7. Μην τοποθετείτε τα βιβλία ή άλλα προσωπικά σας αντικείµενα πάνω από οποιεσδήποτε συσκευές και ιδιαίτερα αυτές που χρειάζονται εξαερισµό. 8. Μην τοποθετείτε βαριά αντικείµενα σε ράφια πάνω από το ύψος του κεφαλιού σας. Εάν πέσουν µπορεί να προκαλέσουν σοβαρό τραυµατισµό. 9. Αν παρατηρήσετε φωτιά ή οποιοδήποτε άλλο πρόβληµα ειδοποιήστε αµέσως την Πυροσβεστική (αν πρόκειται για πυρκαγιά) και τον Υπεύθυνο Εργαστηρίου. 10. Μην σηκώνετε βαριά αντικείµενα από µόνοι σας. Ζητήστε βοήθεια. Πειράµατα - Ασκήσεις 1. Μην εκτελείτε πειράµατα τα οποία δεν είσαστε εξουσιοδοτηµένοι να εκτελείτε. 2. Αποµακρύνετε από το χώρο εργασίας σας οτιδήποτε δεν έχει σχέση µε το πείραµα. 3. Μην χρησιµοποιείτε συσκευές ή υλικά για τα οποία δεν έχετε εκπαιδευτεί στην χρήση τους. 4. Αν κάποια συσκευή είναι χαλασµένη ειδοποιήστε αµέσως τον υπεύθυνο. Μην προσπαθήσετε να την επιδιορθώσετε οι ίδιοι. 5. Μην αποπειραθείτε να γευθείτε οτιδήποτε. 6. Μην αφήνετε πειράµατα να τρέχουν όταν δεν είστε παρόντες. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =13=

7. Αν είναι δυνατόν, µην εργάζεστε µόνος. 8. Πριν τροφοδοτήσετε το κύκλωµα της άσκησης µε ηλεκτρικό ρεύµα, ειδοποιήστε τον επιβλέποντα προκειµένου να προβεί στον απαραίτητο έλεγχο. 9. Μην εργάζεστε µε βρεγµένα χέρια ή ρούχα. Πριν φύγετε από το εργαστήριο 1. Αφήνετε το χώρο εργασίας σας καθαρό. 2. Πλένετε τα χέρια σας. 3. Κλείνετε όλα τα όργανα. Ασφάλεια από Ηλεκτρικούς Κινδύνους 1. Όταν ρυθµίζετε ηλεκτρονικές συσκευές, κάνετε τις ρυθµίσεις ΜΕ ΤΟ ΕΝΑ ΧΕΡΙ. Με αυτό τον τρόπο µειώνετε τις πιθανότητες ένα ηλεκτρικό σοκ να επηρεάσει την λειτουργία της καρδιάς σας. 2. Φροντίζετε πάντα να υπάρχει πρόσβαση προς τους κεντρικούς ηλεκτρικούς διακόπτες. 3. Προβλήµατα µε φθαρµένα καλώδια ή µε την ηλεκτρική εγκατάσταση του κτιρίου πρέπει να αναφέρονται αµέσως στον Υπεύθυνο Εργαστηρίου και τις Τεχνικές Υπηρεσίες. 4. Αποφεύγετε, αν είναι δυνατό, τις ηλεκτρικές επεκτάσεις και τα πολλαπλά καλώδια. Αν είναι απαραίτητο, χρησιµοποιήστε ένα µε δική του ασφάλεια και γείωση. 5. Φροντίστε ώστε κανένα καλώδιο να µην διασταυρώνει διάδροµο, πόρτα, παράθυρο ή να κρέµεται από την οροφή. 6. Φροντίζετε ώστε όλοι οι πυκνωτές να είναι αποφορτισµένοι πριν ακουµπήσετε τον πυκνωτή ή το εσωτερικό µιας συσκευής η οποία µόλις έχει κλείσει. Οι πυκνωτές µπορεί να παραµείνουν φορτισµένοι για ώρες.. ΚΑΤΑΣΤΑΣΕΙΣ ΕΚΤΑΚΤΗΣ ΑΝΑΓΚΗΣ 1. Γνωρίζετε τις διαδικασίες και εξόδους διαφυγής από το κτίριο. 2. Γνωρίζετε που βρίσκονται οι πυροσβεστήρες και πώς να τους χρησιµοποιείτε. 3. Ειδοποιήστε αµέσως τον Υπεύθυνο Εργαστηρίου. Σηµείωση: Η κλήση της Αστυνοµίας για προσέλευση στους χώρους του Ιδρύµατος επιτρέπεται µόνο µετά από έγκριση της ιοίκησης. Φωτιά στο Εργαστήριο Αν προκληθεί φωτιά στο εργαστήριο και είναι µικρών διαστάσεων χρησιµοποιήστε τους πυροσβεστήρες για την κατάσβεσή της. Αν η πυρκαγιά φαίνεται να έχει προκληθεί από βραχυκύκλωµα ΜΗΝ χρησιµοποιήσετε νερό για την κατάσβεσή της και προσπαθήστε να διακόψετε την ηλεκτρική παροχή. Ειδοποιήστε, παράλληλα, τον Υπεύθυνο του Εργαστηρίου. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =14=

Αν η φωτιά είναι µεγάλων διαστάσεων τότε σκύψτε χαµηλά και περπατήστε κάτω από τον καπνό. Όσο πιο χαµηλά αναπνέετε, τόσο πιο καθαρός είναι ο αέρας. Αν πρέπει να ανοίξετε κλειστή πόρτα για να διαφύγετε, ακουµπήστε πρώτα την πόρτα ή το χερούλι µε την παλάµη σας. Αν είναι ζεστή, µην την ανοίγετε και διαφύγετε από αλλού. Πρώτες Βοήθειες Απλά Τραύµατα Καθαρίζουµε το τραύµα ρίχνοντας άφθονη ποσότητα νερού.(μηχανικός καθαρισµός).έτσι αποµακρύνονται τα ξένα σώµατα που τυχόν υπάρχουν. Καθαρίζουµε το τραύµα µε οξυζενέ και στη συνέχεια µετά από καλό ξέπλυµα εκ νέου χρησιµοποιούµε Betadine.(Χηµικός καθαρισµός). Σκεπάζουµε το τραύµα µε γάζες και απευθυνόµαστε σε γιατρό για τα περαιτέρω. Επίσης ιδιαίτερη σηµασία έχει η προφύλαξη από τον τέτανο. Εγκαύµατα Συµβουλευτείτε τον γιατρό για όλα τα εγκαύµατα εκτός από εκείνα που είναι σε πολύ µικρή έκταση. Μην αγγίζετε τα ηλεκτρονικά στοιχεία που χρησιµοποιείτε στις συνδεσµολογίες σας. Σε περίπτωση εσφαλµένης συνδεσµολογίας ενδέχεται να υπερθερµανθούν ή και να εκραγούν και η επαφή µε αυτά µπορεί να προκαλέσει σοβαρό έγκαυµα. Ηλεκτροπληξία 1. Αποµόνωση του ρεύµατος. Κλείνουµε την παροχή. Αν δε µπορούµε, πατάµε σε ένα στεγνό µονωτικό υλικό (π.χ. βιβλίο) και προσπαθούµε µε ένα µακρύ ξύλο να αποµακρύνουµε τα µέλη του θύµατος από την πηγή (π.χ ένα φθαρµένο καλώδιο). 2. Καλούµε για βοήθεια. 3. Αν υπάρχουν µεγάλα εγκαύµατα αφαιρούµε τα ρούχα του θύµατος και περιποιούµαστε τα εγκαύµατα µε κρύο νερό. 4. Μένουµε µε το θύµα µέχρι να έρθει βοήθεια. Ε. ΧΡΗΣΙΜΑ ΤΗΛΕΦΩΝΑ ΠΥΡΟΣΒΕΣΤΙΚΗ ΥΠΗΡΕΣΙΑ: 199 EKAB: 166 ΑΣΤΥΝΟΜΙΑ: 100 ΝΟΣΟΚΟΜΕΙΟ ΣΠΑΡΤΗΣ: 2731 0 28671-5 Σηµείωση: Η κλήση της Αστυνοµίας για προσέλευση στους χώρους του Ιδρύµατος επιτρέπεται µόνο µετά από έγκριση της ιοίκησης. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =15=

ΕΙΣΑΓΩΓΗ ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =17=

Α. ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ Για την υλοποίηση της συντριπτικής πλειοψηφίας των ηλεκτρονικών ψηφιακών διατάξεων χρησιµοποιούνται ολοκληρωµένα κυκλώµατα (Integrated Circuits, ICs). Ένα Ολοκληρωµένο Κύκλωµα (ΟΚ) είναι ένας κρύσταλλος ηµιαγωγού (πυρίτιο), µικρών διαστάσεων, που ονοµάζεται chip και περιέχει µεγάλο αριθµό κατάλληλα συνδεδεµένων ηλεκτρονικών στοιχείων (αντιστάσεις, διόδους, τρανζίστορς κ.λπ.), τα οποία αποτελούν ένα συγκεκριµένο ηλεκτρονικό κύκλωµα. Το chip τοποθετείται σε πλαστικό εποξικό ή κεραµικό περίβληµα (package) και οι εσωτερικές του επαφές συνδέονται µε τους εξωτερικούς ακροδέκτες (pins). Τα περιβλήµατα µπορεί να είναι διαφόρων ειδών (π.χ. διπλογραµµικά (DIP, Dual In line Package), επίπεδα (flat) κ.λπ.), όπως φαίνεται και στο σχήµα. Τα πλεονεκτήµατα των ΟΚ σε σχέση µε τα ηλεκτρονικά κυκλώµατα διακριτών στοιχείων είναι το χαµηλό κόστος κατασκευής, η µικρότερη κατανάλωση ενέργειας και το πολύ µικρό τους µέγεθος. Β. ΚΑΤΑΤΑΞΗ ΟΛΟΚΛΗΡΩΜΕΝΩΝ ΚΥΚΛΩΜΑΤΩΝ Με βάση τον αριθµό των ηλεκτρονικών στοιχείων (π.χ. τον αριθµό των πυλών) που περιέχουν, τα ΟΚ διακρίνονται στις παρακάτω κατηγορίες: 1. SSI, Small Scale Integration (µικρή κλίµακα ολοκλήρωσης 1-12 πύλες ανά ΟΚ) 2. MSI, Medium Scale Integration (µεσαία κλίµακα ολοκλήρωσης, 13-99 πύλες ανά ΟΚ) 3. LSI, Large Scale Integration (µεγάλη κλίµακα ολοκλήρωσης, 100-9999 πύλες ανά ΟΚ) 4. VLSI, Very Large Scale Integration (πολύ µεγάλη κλίµακα ολοκλήρωσης, 10000-99999 πύλες ανά ΟΚ) 5. ULSI, Ultra Large Scale Integration (εξαιρετικά µεγάλη κλίµακα ολοκλήρωσης (πάνω από 100000 πύλες ανά ΟΚ) Με βάση τα ηλεκτρονικά τους χαρακτηριστικά, τα ΟΚ κατατάσσονται σε λογικές οικογένεις (logic families). Οι πρώτες οικογένειες που εµφανίστηκαν ήταν η RTL (Resistor Transistor Logic) και η DTL (Diode Transistor Logic) οι οποίες σήµερα δεν χρησιµοποιούνται. Άλλες οικογένειες είναι οι εξής: 1. ECL, Emitter Coupled Logic 2. HTL, High Threshold Logic 3. MOS, Metal Oxide Semiconductor ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =19=

4. CMOS, Complementary MOS 5. TTL, Transistor Transistor Logic Η τελευταία είναι η πιο διαδεδοµένη σήµερα σειρά. Γ. ΣΥΜΒΟΛΑ ΤΩΝ ΠΙΝΑΚΩΝ ΑΛΗΘΕΙΑΣ Στους πίνακες αλήθειας των ΟΚ που βρίσκουµε στα βιβλία των κατασκευαστών χρησιµοποιούνται συνήθως τα παρακάτω σύµβολα: Η (High) Λογική κατάσταση 1 L (Low) Λογική κατάσταση 0 Χ Οποιαδήποτε λογική κατάσταση Μετάβαση από L σε Η Μετάβαση από Η σε L Ζ Κατάσταση υψηλής αντίστασης Θετικός παλµός χρονισµού Αρνητικός παλµός χρονισµού. ΑΝΑΓΝΩΡΙΣΗ ΟΛΟΚΛΗΡΩΜΕΝΩΝ ΚΥΚΛΩΜΑΤΩΝ Κάθε ΟΚ φέρει έναν κωδικό που υποδηλώνει τα λειτουργικά χαρακτηριστικά του και την κατασκευάστρια εταιρεία. Ο κωδικός αυτός αποτελείται κατά κανόνα από πέντε πεδία: 1 ο : Κατασκευάστρια Εταιρεία MC, Motorola DM, National Semiconductor SN, Texas Instruments HD, Hitachi MN, Panasonic F, Fairchild P, Intel 2 ο : Προδιαγραφές Λειτουργίας 74, Εµπορικές Προδιαγραφές 54, Στρατιωτικές Προδιαγραφές 3 ο : Λογική Οικογένεια LS, Low Power Schottky L, Low Power S, Schottky ALS, Advanced Low power Schottky AS, Advanced Schottky C, CMOS HCU, High Speed CMOS Unbuffered HCT, High Speed CMOS ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =20=

4 ο : Τύπος 00, τέσσερις NAND δύο εισόδων, 01, τέσσερις NAND δύο εισόδων µε εξόδους ανοικτού συλλέκτη 02, τέσσερις NOR δύο εισόδων 04, έξι αναστροφείς 05, έξι αναστροφείς µε εξόδους ανοικτού συλλέκτη 08, τέσσερις AND δύο εισόδων 09, τέσσερις AND δύο εισόδων µε εξόδους ανοικτού συλλέκτη 10, τρεις NAND τεσσάρων εξόδων 20, δύο NAND τεσσάρων εισόδων 32, τέσσερις OR δύο εισόδων 86, τέσσερις XOR δύο εισόδων 5 ο : Τύπος περιβλήµατος (συσκευασίας) Ν, πλαστικό DIP M, Επίπεδο Παράδειγµα SN74LS00N SN, Texas Instruments 74, εµπορικές προδιαγραφές LS, Low Power Schottky 00, τέσσερις NAND δύο εισόδων Ν, πλαστικό DIP ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =21=

ΑΣΚΗΣΗ 1 η : Σχεδίαση και Μελέτη Αναστροφέων των οικογενειών RTL, MOS και CMOS ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =23=

Σκοπός της άσκησης Σκοπός της άσκησης είναι η σχεδίαση και η µελέτη µιας πύλης ΝΟΤ (αναστροφέα). Η σχεδίαση θα γίνει ακολουθώντας τις αρχές των λογικών οικογενειών Resistor Transistor Logic (RTL), Metal Oxide Semiconductor (MOS) και CMOS (Complementary MOS). ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ Α. ΑΝΑΣΤΡΟΦΕΑΣ (NOT) Μια πύλη NOT (ή αναστροφέας, Inverter) πρόκειται για µια ψηφιακή λογική πύλη που υλοποιεί την λογική άρνηση και υπακούει στον ακόλουθο πίνακα αλήθειας: ΕΙΣΟ ΟΣ ΕΞΟ ΟΣ 0 1 1 0 ή αλλιώς: ΕΙΣΟ ΟΣ L H ΕΞΟ ΟΣ H L To συνηθέστερο λογικό σύµβολο του αναστροφέα είναι το εξής: Β. ΑΝΑΣΤΡΟΦΕΑΣ (NOT) RTL Ένα απλό κύκλωµα αναστροφέα µε διπολικό τρανζίστορ φαίνεται στο διπλανό σχήµα. Ως λογικό 0 (L) χρησιµοποιείται η τάση των 0V και ως λογικό 1 (Η) η τιµή της τάσης τροφοδοσίας. Όταν στην είσοδο εφαρµόζεται L, το transistor είναι σε αποκοπή (δεν άγει) και η έξοδος είναι περίπου ίση µε την τάση τροφοδοσίας + Vcc. Όταν η είσοδος είναι H το transistor µεταπίπτει στον κόρο και η τάση εξόδου είναι µηδέν (L). Για την ακρίβεια, η τάση εξόδου γίνεται ίση µε την τάση κόρου V CE (sat) του transistor που είναι ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =25=

συνήθως µερικά δέκατα του Volt. Το κύκλωµα αυτό ανήκει προφανώς στην οικογένεια RTL αφού απαρτίζεται από αντιστάσεις και τρανζίστορ. Γ. ΑΝΑΣΤΡΟΦΕΑΣ (NOT) nmos Ένα απλό κύκλωµα αναστροφέα µε τρανζίστορ MOS είναι αυτό του σχήµατος και η αρχή λειτουργίας του έχει ως εξής: Όταν η τάση εισόδου είναι 0 V (L) το τρανζίστορ βρίσκεται στην αποκοπή και η τάση τροφοδοσίας µεταφέρεται ως έχει στην έξοδο η οποία, εποµένως, παίρνει την τιµή Η. Όταν η τάση εισόδου είναι V dd (Η) το τρανζίστορ λειτουργεί στον κόρο και η πτώση τάσης στην αντίσταση οδηγεί την έξοδο σε λογικό «0» (L). To βασικό µειονέκτηµα της συνδεσµολογίας αυτής είναι ότι η αντίσταση καταναλώνει ισχύ διαρκώς (σε σταθερή κατάσταση), και ξεπερνιέται µε τη συνδεσµολογία CMOS της ακόλουθης παραγράφου.. ΑΝΑΣΤΡΟΦΕΑΣ (NOT) CMOS Στο διπλανό κύκλωµα φαίνεται η συνδεσµολογία ενός αναστροφέα CMOS. Χρησιµοποιεί δύο συµπληρωµατικά τρανζίστορ MOS ώστε όταν το ένα λειτουργεί στον κόρο το άλλο να βρίσκεται στην αποκοπή. Συγκεκριµένα, όταν η είσοδος είναι L το nmos είναι στην αποκοπή και το pmos άγει οδηγώντας την έξοδο σε Η µέσω της τροφοδοσίας V dd. Αντίθετα, όταν η είσοδος είναι H το pmos είναι αποκοµµένο, ενώ το nmos οδηγεί την έξοδο στην τιµή V ss (L). E. ΤΑΧΥΤΗΤΑ ΨΗΦΙΑΚΗΣ ΠΥΛΗΣ Μέτρο της ταχύτητας µιας ψηφιακής πύλης αποτελεί ο χρόνος καθυστέρησης µετάδοσης (propagation delay time, t pd ). Πρόκειται για το χρόνο που µεσολαβεί µεταξύ της στιγµής που εφαρµόζεται ένα σήµα στην είσοδο της πύλης, µέχρι το αποτέλεσµά του να εµφανιστεί στην έξοδο. Στα εγχειρίδια των κατασκευαστών ψηφιακών πυλών συναντούµε τους ακόλουθους χαρακτηριστικούς χρόνους: t plh : Είναι ο χρόνος που µεσολαβεί από τη στιγµή που έγινε µια αλλαγή στην είσοδο µέχρι η έξοδος να αλλάξει από L σε Η. t phl : Είναι ο χρόνος που µεσολαβεί από τη στιγµή που έγινε µια αλλαγή στην είσοδο µέχρι η έξοδος να αλλάξει από Η σε L. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =26=

Για τον προσδιορισµό του χρόνου t pd χρησιµοποιούµε τη σχέση: t pd = t plh + t Οι προαναφερθέντες χρόνοι για µια λογική πύλη παρουσιάζονται στο ακόλουθο διάγραµµα: 2 phl ΕΡΓΑΣΤΗΡΙΑΚΟ ΜΕΡΟΣ Α. ΣΧΕ ΙΑΣΗ ΑΝΑΣΤΡΟΦΕΑ RTL 1. Υλοποιήστε το ακόλουθο κύκλωµα: 1k 100 330 2Ν2222Α 2. Τροφοδοτήστε το κύκλωµα µε συνεχή τάση V = 5V. 3. Θεωρώντας ως τάση L τα 0V και τάση Η τα 5V, επαληθεύστε τον πίνακα αλήθειας της πύλης θέτοντας την κατάλληλη είσοδο και παρατηρώντας αν φωτοβολεί ή όχι η δίοδος LED. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =27=

4. Επαναλάβετε το προηγούµενο βήµα παίρνοντας αυτή τη φορά µετρήσεις της τάσης εξόδου χρησιµοποιώντας πολύµετρο. 5. Αποσυνδέστε από την είσοδο του κυκλώµατος το τροφοδοτικό DC και αφήστε την είσοδο «στον αέρα». Ποια τιµή παίρνει η έξοδος στην περίπτωση αυτή; Σχολιάστε. Β. ΜΕΛΕΤΗ ΑΝΑΣΤΡΟΦΕΑ RTL 1. Τροφοδοτήστε την είσοδο του πιο πάνω κυκλώµατος µε τετραγωνική παλµοσειρά συχνότητας 1kHz µε λογικές στάθµες 0 και 5V. 2. Στα κανάλια παλµογράφου συνδέστε την είσοδο και την έξοδο του κυκλώµατος. 3. Σχεδιάστε σε κοινό διάγραµµα τις κυµατοµορφές του προηγούµενου βήµατος. 4. Από τα αποτελέσµατα του προηγούµενου βήµατος να υπολογίσετε τον χρόνο καθυστέρησης µετάδοσης του αναστροφέα. Γ. ΜΕΛΕΤΗ ΑΝΑΣΤΡΟΦΕΑ nmos 1. Υλοποιήστε το κύκλωµα του σχήµατος, χρησιµοποιώντας το ολοκληρωµένο CD4007 (οι αριθµοί υποδεικνύουν τους ακροδέκτες που πρέπει να χρησιµοποιηθούν). Το ολοκληρωµένο αυτό περιέχει ζεύγη συµπληρωµατικών τρανζίστορ MOS όπως υποδεικνύει το πιο κάτω διάγραµµα. Συµβουλευθείτε και το σχετικό φύλλο δεδοµένων που βρίσκεται στα Παραρτήµατα. CD4007 ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =28=

2. Τροφοδοτήστε την είσοδο του αναστροφέα µε τετραγωνικούς παλµούς πλάτους 5V και συχνότητας 1kHz και παρατηρήστε την κυµατοµορφή εξόδου. Σχολιάστε. 3. Να υπολογίσετε τον χρόνο καθυστέρησης µετάδοσης της πύλης. 4. Επαναλάβετε τα βήµατα 2 και 3 για συχνότητα παλµών ίση µε 100kHz. 5. Αυξάνοντας τη συχνότητα της παλµοσειράς εισόδου, να βρείτε τη µέγιστη συχνότητα για την οποία λειτουργεί σωστά το κύκλωµα.. ΜΕΛΕΤΗ ΑΝΑΣΤΡΟΦΕΑ CMOS 1. Υλοποιήστε το κύκλωµα του σχήµατος, χρησιµοποιώντας το ολοκληρωµένο CD4007 (οι αριθµοί υποδεικνύουν τους ακροδέκτες που πρέπει να χρησιµοποιηθούν). 2. Επαναλάβετε την πειραµατική διαδικασία της προηγούµενης παραγράφου. 3. Προβείτε σε συγκρίσεις των αναστροφέων nmos και CMOS ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =29=

ΑΣΚΗΣΗ 2 η : Σχεδίαση λογικών πυλών CMOS ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =31=

Σκοπός της άσκησης Σκοπός της άσκησης είναι η κατανόηση των βασικών αρχών στις οποίες βασίζεται η σχεδίαση ψηφιακών κυκλωµάτων CMOS (Complementary MOS), µιας οικογένειας η οποία είναι σήµερα η επικρατούσα στην κατασκευή ολοκληρωµένων κυκλωµάτων πολύ µεγάλης κλίµακας ολοκλήρωσης (VLSI), όπως επεξεργαστών, µνηµών κ.λπ. ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ Α. ΤΟ ΤΡΑΝΖΙΣΤΟΡ nmos ΩΣ ΙΑΚΟΠΤΗΣ Θεωρούµε ένα τρανζίστορ nmos µέσω του οποίου φορτίζεται µια χωρητικότητα C η οποία προσοµοιώνει τη χωρητικότητα εισόδου της λογικής πύλης που οδηγείται. Η χωρητικότητα αυτή είναι αρχικά αφόρτιστη, ενώ η πόλωση της πύλης γίνεται µε τάση 5V (η τυπική τάση πόλωσης της οικογένειας CMOS) ώστε το τρανζίστορ να άγει. Ας υποθέσουµε πως η τάση κατωφλίου του nmos είναι ίση µε 1V. Είναι φανερό ότι για να άγει το τρανζίστορ θα πρέπει να ισχύει: V = V ( gs) 1 min ( g s) 1 V V = V min ( s) 1 max ( s) max ( V ) 4 V V = V g 5V V = 1V = s max V Από τα παραπάνω γίνεται φανερό ότι ένα nmos υποβιβάζει τη λογική µονάδα κατά την τάση κατωφλίου του και, εποµένως, το nmos αποτελεί κακό διακόπτη για την διαβίβαση της λογικής µονάδας. Ας θεωρήσουµε το ίδιο τρανζίστορ από το οποίο θα απαιτήσουµε την εκφόρτιση της χωρητικότητας C η οποία υποτίθεται φορτισµένη αρχικά στα 5V. Παρατηρούµε πως πάντοτε θα ισχύει V gs =5V>V tn =1V. (Αξίζει να προσέξουµε ότι η αλλαγή της πόλωσης της πύλης οδηγεί στην εναλλαγή του ρόλου των ακροδεκτών πηγής και καταβόθρας, σε σχέση µε την προηγούµενη περίπτωση. Ας θυµηθούµε, άλλωστε, πως το τρανζίστορ MOS είναι διάταξη συµµετρική). Αφού, λοιπόν, είναι V gs >V tn, το τρανζίστορ θα άγει διαρκώς µέχρι την πλήρη εκφόρτιση της χωρητικότητας, έως ότου δηλαδή η τάση Vc µηδενιστεί. Από τα παραπάνω γίνεται φανερό ότι ένα nmos αποτελεί ιδανικό διακόπτη για την διαβίβαση του λογικού µηδενός. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =33=

Β. ΤΟ ΤΡΑΝΖΙΣΤΟΡ pmos ΩΣ ΙΑΚΟΠΤΗΣ Ακολουθώντας παρόµοιους συλλογισµούς (βλπ και διπλανό σχήµα) µπορούµε να καταλήξουµε στο ακόλουθο συµπέρασµα: Ένα τρανζίστορ pmos αποτελεί ιδανικό διακόπτη για τη διαβίβαση της λογικής µονάδας, ενώ είναι κακός διακόπτης για τη διαβίβαση του λογικού µηδενός (Η χωρητικότητα διατηρεί µια παραµένουσα φόρτιση ίση κατ απόλυτη τιµή µε την τάση κατωφλίου). Γ. ΥΛΟΠΟΙΗΣΗ ΛΟΓΙΚΗΣ ΣΥΝΑΡΤΗΣΗΣ ΜΕ ΚΥΚΛΩΜΑ CMOS Πριν προχωρήσουµε στην κυκλωµατική υλοποίηση µιας λογικής συνάρτησης ας θυµηθούµε από την άλγεβρα των διακοπτών πως µια πύλη AND n εισόδων υλοποιείται µε τη σύνδεση σε σειρά n λογικών διακοπτών, ενώ µια πύλη OR µε την παράλληλη σύνδεση διακοπτών, όπως φαίνεται στο σχήµα. Εκµεταλλευόµενοι την ιδιότητα που έχει το τρανζίστορ MOS να µπορεί να συµπεριφέρεται σαν διακόπτης ας προσπαθήσουµε να υλοποιήσουµε µια λογική συνάρτηση, για παράδειγµα την F=AB+C. Σε πρώτη προσέγγιση θα θεωρήσουµε τα τρανζίστορ ως ιδανικούς διακόπτες (Ένας διακόπτης λέγεται ιδανικός αν, όντας στην κατάσταση ΟΝ, εµφανίζει µηδενική διαφορά δυναµικού µεταξύ των ακροδεκτών του. Μεταβιβάζει, δηλαδή, αναλλοίωτο το δυναµικό από τον έναν ακροδέκτη στον άλλο). Είναι φανερό πως, µε τη βοήθεια της άλγεβρας διακοπτών, µπορούµε να υλοποιήσουµε την F κατά τον τρόπο που δείχνει το διπλανό σχήµα. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =34=

Το κύκλωµα αυτό παρουσιάζει ένα σηµαντικό µειονέκτηµα. Όταν Α=B=C=0 η έξοδος γίνεται απροσδιόριστη. Το τελευταίο µπορεί να γίνει αντιληπτό αν θεωρήσουµε ότι στην έξοδο συνδέουµε µια χωρητικότητα. Αν η χωρητικότητα αυτή έχει φορτισθεί κατά τη διάρκεια µιας προηγούµενης φάσης λειτουργίας του κυκλώµατος (π.χ. όταν A=B=C=1), µε τη νέα κατάσταση Α=B=C=0 θα διατηρήσει το φορτίο του αφού δεν υπάρχει διέξοδος εκφόρτισης (όλοι οι διακόπτες θα είναι ανοικτοί). Αυτό συνεπάγεται λογικό σφάλµα στη λειτουργία του κυκλώµατος, γιατί θα είναι F=1 όταν Α=B=C=0. Το προηγούµενο πρόβληµα µπορεί να διορθωθεί µε την τροποποίηση του κυκλώµατος κατά τον τρόπο που δείχνει το διπλανό σχήµα. Στο βελτιωµένο κύκλωµα έχουµε προσθέσει ένα επιπλέον τµήµα (που υλοποιεί το συµπλήρωµα F* της F) το οποίο εξασφαλίζει την αναγκαία για την εκφόρτιση της εξόδου διέξοδο. Αν και το κύκλωµα φαίνεται να λειτουργεί σωστά, δεν χρησιµοποιείται στην πράξη. Ας εξετάσουµε το γιατί. Είναι καιρός να εγκαταλείψουµε τη θεώρηση των ιδανικών διακοπτών και να θυµηθούµε πως τα τρανζίστορ MOS αποτελούν ιδανικούς διακόπτες µόνο σε ορισµένες περιπτώσεις. Όπως είδαµε στις προηγούµενες παραγράφους, τα nmos µεταβιβάζουν άριστα µόνο τη λογική µονάδα, ενώ τα pmos µόνο το λογικό µηδέν. Στο προηγούµενο, όµως, κύκλωµα το δικτύωµα των nmos είναι υπεύθυνο για τη µεταφορά της τάσης V dd στην έξοδο ενώ το δικτύωµα των pmos για τη µεταφορά της τάσης V ss. Το πρόβληµα αυτό αντιµετωπίζεται µε το κύκλωµα του διπλανού σχήµατος. Το κύκλωµα αυτό προκύπτει µε εναλλαγή του τύπου των τρανζίστορ και οδήγησή τους από τα συµπληρώµατα των µεταβλητών. Με τον τρόπο αυτό τα pmos µεταφέρουν στην έξοδο τη λογική µονάδα της οποίας αποτελούν ιδανικούς διαβιβαστές, ενώ, παρόµοια, τα nmos χειρίζονται το λογικό µηδέν. Μια άλλη αντιµετώπιση που απαιτεί λιγότερες εξαγωγές συµπληρωµάτων είναι αυτή του διπλανού σχήµατος. Μπορούµε να παρατηρήσουµε πως συναρτήσεις που περιέχουν µόνο συµπληρώµατα µεταβλητών είναι άµεσα υλοποιήσιµες από ένα κύκλωµα CMOS ενώ συναρτήσεις που περιέχουν και µη συµπληρωµατικές µεταβλητές απαιτούν προηγούµενη εξαγωγή των συµπληρωµάτων µε χρήση αναστροφέων. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =35=

Στην γενική περίπτωση, η υλοποίηση µιας λογικής συνάρτησης σε τεχνολογία CMOS ακολουθεί τα εξής βήµατα: 1. Με µετασχηµατισµούς της άλγεβρας Boole φέρνουµε τη συνάρτηση σε µια «εύκολα υλοποιήσιµη» µορφή, τέτοια που να περιέχει µόνο συµπληρωµατικούς παράγοντες, γιατί µε τον τρόπο αυτό απαιτούνται λιγότεροι αναστροφείς και άρα λιγότερα τρανζίστορ. 2. Σχεδιάζουµε το κύκλωµα στη µορφή του ακόλουθου σχήµατος µε βάση αυτά που ήδη αναφέραµε. Αξίζει να επαναλάβουµε ότι: Το τµήµα F υλοποιείται µε pmos ενώ τροφοδοτείται από την V dd. Το τµήµα F* υλοποιείται µε nmos ενώ τροφοδοτείται από την V ss. Τα τρανζίστορ οδηγούνται από τους «αυθεντικούς» παράγοντες και όχι από τους συµπληρωµατικούς τους. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =36=

ΕΡΓΑΣΤΗΡΙΑΚΟ ΜΕΡΟΣ A. ΣΧΕ ΙΑΣΗ ΠΥΛΩΝ NAND / AND 1. Χρησιµοποιώντας τη µεθοδολογία που αναπτύχθηκε στο θεωρητικό µέρος σχεδιάστε το κύκλωµα µιας πύλης NAND σε τεχνολογία CMOS και υλοποιήστε το κάνοντας χρήση του ολοκληρωµένου CD4007 (Ως λογικές στάθµες να χρησιµοποιηθούν τα 0 και 5V). 2. Επαληθεύσετε τον πίνακα αλήθειας της πύλης εφαρµόζοντας κατάλληλες τιµές τάσης στις εισόδους της πύλης και µετρώντας την τάση εξόδου. 3. Επαναλάβετε την πιο πάνω διαδικασία για πύλη AND. B. ΣΧΕ ΙΑΣΗ ΠΥΛΩΝ NOR / OR Όµοια για πύλες OR και NOR. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =37=

ΑΣΚΗΣΗ 3 η : Ολοκληρωµένες λογικές πύλες ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =39=

Σκοπός της άσκησης Σκοπός της άσκησης είναι η εξοικείωση των σπουδαστών στη σχεδίαση ψηφιακών κυκλωµάτων κάνοντας χρήση λογικών πυλών σε µορφή ολοκληρωµένου κυκλώµατος. ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ Α. ΤΟ ΟΛΟΚΛΗΡΩΜΕΝΟ 7404 Πρόκειται για ένα ολοκληρωµένο που περιέχει έξι πύλες NOT όπως φαίνεται και στο διπλανό σχηµατικό διάγραµµα. Οι λογικές στάθµες που χρησιµοποιεί είναι 0V (L) και 5V (H) οι οποίες και εφαρµόζονται κατά τον τρόπο που υπαγορεύει το σχήµα. Για περισσότερες λεπτοµέρειες παραπέ- µπουµε στο φύλλο δεδοµένων του ολοκληρωµένου που βρίσκεται στα παραρτήµατα. Β. ΤΟ ΟΛΟΚΛΗΡΩΜΕΝΟ 7408 Πρόκειται για ένα ολοκληρωµένο κύκλωµα που περιέχει τέσσερις πύλες AND όπως φαίνεται και στο διπλανό σχηµατικό διάγραµµα. Οι λογικές στάθµες που χρησιµοποιεί είναι 0V (L) και 5V (H) οι οποίες και εφαρµόζονται κατά τον τρόπο που υπαγορεύει το σχήµα. Για περισσότερες λεπτοµέρειες παραπέµπουµε στο φύλλο δεδοµένων του ολοκληρωµένου που βρίσκεται στα παραρτήµατα. Γ. ΤΟ ΟΛΟΚΛΗΡΩΜΕΝΟ 7400 Πρόκειται για ένα ολοκληρωµένο κύκλωµα που περιέχει τέσσερις πύλες ΝAND όπως φαίνεται και στο διπλανό σχηµατικό διάγραµµα. Οι λογικές στάθµες που χρησιµοποιεί είναι 0V (L) και 5V (H) οι οποίες και εφαρµόζονται κατά τον τρόπο που υπαγορεύει το σχήµα. Για περισσότερες λεπτοµέρειες παραπέµπουµε στο φύλλο δεδοµένων του ολοκληρωµένου που βρίσκεται στα παραρτήµατα. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =41=

. ΤΟ ΟΛΟΚΛΗΡΩΜΕΝΟ 7402 Πρόκειται για ένα ολοκληρωµένο κύκλωµα που περιέχει τέσσερις πύλες ΝOR όπως φαίνεται και στο διπλανό σχηµατικό διάγραµµα. Οι λογικές στάθµες που χρησιµοποιεί είναι 0V (L) και 5V (H) οι οποίες και εφαρµόζονται κατά τον τρόπο που υπαγορεύει το σχήµα. Για περισσότερες λεπτοµέρειες παραπέµπουµε στο φύλλο δεδοµένων του ολοκληρωµένου που βρίσκεται στα παραρτήµατα. E. ΤΟ ΟΛΟΚΛΗΡΩΜΕΝΟ 7432 Πρόκειται για ένα ολοκληρωµένο κύκλωµα που περιέχει τέσσερις πύλες ΝOR όπως φαίνεται και στο διπλανό σχηµατικό διάγραµµα. Οι λογικές στάθµες που χρησιµοποιεί είναι 0V (L) και 5V (H) οι οποίες και εφαρµόζονται κατά τον τρόπο που υπαγορεύει το σχήµα. Για περισσότερες λεπτοµέρειες παραπέ- µπουµε στο φύλλο δεδοµένων του ολοκληρωµένου που βρίσκεται στα παραρτήµατα. ΕΡΓΑΣΤΗΡΙΑΚΟ ΜΕΡΟΣ ΕΛΕΓΧΟΣ ΠΙΝΑΚΩΝ ΑΛΗΘΕΙΑΣ 1. Επαληθεύσετε τους πίνακες αλήθειας όλων των ολοκληρωµένων του θεωρητικού µέρους χρησιµοποιώντας την ακόλουθη συνδεσµολογία: (Προσέξτε στις συνδέσεις των ακροδεκτών µιας και διαφοροποιούνται ανάλογα µε το ολοκληρωµένο) Λογική πύλη προς έλεγχο 2. Επαναλάβετε υλοποιώντας την πύλη NAND µε AND και NOT. 3. Όµοια για την πύλη ΝOR µε OR και NOT. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =42=

ΑΣΚΗΣΗ 4 η : Flip Flop ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =43=

Σκοπός της άσκησης Σκοπός της άσκησης είναι η εξοικείωση των σπουδαστών µε τους διάφορους τύπους Flip Flop και η σχεδίαση απλών εφαρµογών τους. ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ Α. FLIP FLOP Ο όρος flip flop (ή δισταθής πολυδονητής) αναφέρεται σε ένα ηλεκτρονικό κύκλωµα µε δύο σταθερές καταστάσεις το οποίο µπορεί να χρησιµεύσει ως µνήµη ενός δυαδικού ψηφίου. Το flip flop είναι κύκλωµα ακολουθιακό µιας και η τιµή των εξόδων του εξαρτάται όχι µόνο από τις τιµές των εισόδων του αλλά και από τις τιµές των εξόδων του την προηγούµενη χρονική στιγµή. Β. ΤΥΠΟΙ Οι σπουδαιότεροι τύποι flip flop είναι οι εξής: Β1. SR (Set Reset) Καλείται και µανδαλωτής (Latch). Ο πίνακας λειτουργίας και το σύµβολό του φαίνονται πιο κάτω. S R Ενέργεια 0 0 ιατηρεί την κατάστασή του 0 1 Q=0 1 0 Q=1 1 1 Μη επιτρεπτός συνδυασµός (ασταθής έξοδος) Β2. Τ (Toggle) Σε αντίθεση µε το προηγούµενο διαθέτη και είσοδο για χρονισµό που απεικονίζεται µε > στο σύµβολό του. Η συµπεριφορά του περιγράφεται από την ακόλουθη εξίσωση: Q Q T = επ όµενο Ο πίνακας λειτουργίας και το σύµβολό του φαίνονται πιο κάτω. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =45=

Q T Q επόµενο Ενέργεια 0 0 0 ιατηρεί την κατάστασή του 0 1 1 ιατηρεί την κατάστασή του 1 0 1 Αλλάζει κατάσταση 1 1 0 Αλλάζει κατάσταση Β3. JK Αποτελεί βελτίωση του µανδαλωτή SR µιας και δεν έχει µη επιτρεπτό συνδυασµό εισόδων και διαθέτει, επίσης, είσοδο χρονισµού. Ο πίνακας λειτουργίας και το σύµβολό του φαίνονται πιο κάτω. J K Q επόµενο Ενέργεια 0 0 Q ιατηρεί την κατάστασή του 0 1 0 Reset 1 0 1 Set 1 1 Q Αλλάζει κατάσταση Β4. D ιαθέτει µια µονάχα είσοδο, πλην της εισόδου χρονισµού. Σε κάθε µέτωπο του παλµού ρολογιού µεταφέρει στην έξοδό του την τρέχουσα τιµή στην είσοδό του, διατηρώντας την τιµή αυτή µέχρι το επόµενο µέτωπο. Το σύµβολό του φαίνεται πιο κάτω. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =46=

Γ. ΤΟ ΟΛΟΚΛΗΡΩΜΕΝΟ 7474 Πρόκειται για ένα ολοκληρωµένο κύκλωµα που περιέχει δύο flip flop τύπου D όπως φαίνεται και στο διπλανό σχηµατικό διάγραµµα. Οι λογικές στάθµες που χρησιµοποιεί είναι 0V (L) και 5V (H) οι οποίες και εφαρµόζονται κατά τον τρόπο που υπαγορεύει το σχήµα. ιαθέτει επίσης εισόδους Preset (PR) οι οποίες θέτουν στη λογική µονάδα (Η) την έξοδο του αντίστοιχου flip flop όταν τεθούν στο λογικό µηδέν. Παρόµοια, οι είσοδοι Clear (CLR) µηδενίζουν την έξοδο του αντίστοιχου flip flop όταν τεθούν στο λογικό µηδέν. Για περισσότερες λεπτοµέρειες παραπέµπουµε στο φύλλο δεδοµένων του ολοκληρωµένου που βρίσκεται στα παραρτήµατα.. ΤΟ ΟΛΟΚΛΗΡΩΜΕΝΟ 7476 Πρόκειται για ένα ολοκληρωµένο κύκλωµα που περιέχει δύο flip flop τύπου JK όπως φαίνεται και στο διπλανό σχηµατικό διάγραµµα. Οι λογικές στάθµες που χρησιµοποιεί είναι 0V (L) και 5V (H) οι οποίες και εφαρµόζονται κατά τον τρόπο που υπαγορεύει το σχήµα. ιαθέτει επίσης εισόδους Preset (PR) οι οποίες θέτουν στη λογική µονάδα (Η) την έξοδο του αντίστοιχου flip flop όταν τεθούν στο λογικό µηδέν. Παρόµοια, οι είσοδοι Clear (CLR) µηδενίζουν την έξοδο του αντίστοιχου flip flop όταν τεθούν στο λογικό µηδέν. Για περισσότερες λεπτοµέρειες παραπέµπουµε στο φύλλο δεδοµένων του ολοκληρωµένου που βρίσκεται στα παραρτήµατα. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =47=

ΕΡΓΑΣΤΗΡΙΑΚΟ ΜΕΡΟΣ A. ΕΛΕΓΧΟΣ ΛΕΙΤΟΥΡΓΙΑΣ 1. ιατηρώντας τις εισόδους PR και CLR στο λογικό µηδέν επιβεβαιώστε την λειτουργία του ολοκληρωµένου 7474. 2. Επιβεβαιώστε τη λειτουργικότητα του ακροδέκτη PR, θέτοντάς τον στην κατάλληλη τιµή τάσης (σε συνδυασµό µε κατάλληλη τιµή στον ακροδέκτη CLR) 3. Επιβεβαιώστε τη λειτουργικότητα του ακροδέκτη CLR, θέτοντάς τον στην κατάλληλη τιµή τάσης (σε συνδυασµό µε κατάλληλη τιµή στον ακροδέκτη PR) 4. Επαναλάβετε τα βήµατα 1 έως 4 για το ολοκληρωµένο 7476. Β. ΤΟ JK FLIP FLOP ΩΣ Τ FLIP FLOP 1. Συνδεσµολογήστε κατάλληλα ένα JK Flip Flop (7476) ώστε να λειτουργεί ως Τ Flip Flop. (Για το σκοπό αυτό να θέσετε την είσοδο Κ του Flip Flop µόνιµα σε λογική µονάδα). 2. Επιβεβαιώστε τη λειτουργικότητα του κυκλώµατος. 3. Εξηγήστε τη λειτουργία του κυκλώµατος. Γ. ΤΟ JK FLIP FLOP ΩΣ D FLIP FLOP 1. Συνδεσµολογήστε κατάλληλα ένα JK Flip Flop (7476) ώστε να λειτουργεί ως D Flip Flop. (Χρησιµοποιήστε τη συνδεσµολογία του επόµενου σχήµατος. Θα χρειαστείτε, ακόµα, το ολοκληρωµένο 7404). J K 2. Επιβεβαιώστε τη λειτουργικότητα του κυκλώµατος. 3. Εξηγήστε τη λειτουργία του κυκλώµατος. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =48=

. ΙΑΙΡΕΣΗ ΣΥΧΝΟΤΗΤΑΣ ΜΕ FLIP FLOP 1. Κάνοντας χρήση JK Flip Flop υλοποιήστε το κύκλωµα υποδιπλασιασµού συχνότητας του ακόλουθου σχήµατος. Β Α 2. Επιβεβαιώστε τη λειτουργικότητα του κυκλώµατος. 3. Εξηγήστε τη λειτουργία του κυκλώµατος. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =49=

ΑΣΚΗΣΗ 5 η : Υλοποίηση λογικών συναρτήσεων. Μέθοδος Karnaugh. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =51=

Σκοπός της άσκησης Σκοπός της άσκησης είναι η εξοικείωση των σπουδαστών στην υλοποίηση λογικών συναρτήσεων. Για την χρήση του µικρότερου δυνατού αριθµού λογικών πυλών η λογική συνάρτηση θα απλοποιείται µε τη µέθοδο Karnaugh. ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ Α. ΧΑΡΤΗΣ KARNAUGH Ο χάρτης Karnaugh είναι ένα εργαλείο το οποίο καθιστά ευχερέστερη την απλοποίηση εκφράσεων της άλγεβρας Boole. Επειδή η µέθοδος είναι γνωστή, θα δώσουµε εδώ ένα παράδειγµα εφαρµογής της: Έστω η λογική συνάρτηση f A, B, C, D = ABCD+ ABCD+ ABCD+ ABCD+ ABCD+ ABCD+ ABCD+ ABCD ( ) Ο πίνακας αλήθειάς της, µε βάση τους ελάχιστους όρους έχει ως εξής: Α B C D f 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 1 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =53=

και ο χάρτης Karnaugh: α CD AB 00 01 11 10 00 0 0 1 1 01 0 0 1 1 11 0 0 0 1 10 0 1 1 1 β Μετά τις οµαδοποιήσεις των ελάχιστων όρων έχουµε: γ α: AC β: AB γ: BCD Άρα, τελικά, η συνάρτηση f απλοποιείται στον εξής τύπο: f ( A, B, C, D) = AC+ AB+ BCD B. ΥΛΟΠΟΙΗΣΗ ΛΟΓΙΚΩΝ ΣΥΝΑΡΤΗΣΕΩΝ ΜΕ ΛΟΓΙΚΕΣ ΠΥΛΕΣ Όπως είδαµε στην 2 η άσκηση, η κυκλωµατική υλοποίηση σε τεχνολογία CMOS µιας πύλης AND απαιτεί περισσότερα τρανζίστορ σε σχέση µε την αντίστοιχη NAND. Αντίστοιχα, µια πύλη NOR καλύπτει µικρότερη επιφάνεια πάνω στον κρύσταλλο απ ό,τι µια OR. Για το λόγο αυτό, κατά την υλοποίηση λογικών συναρτήσεων προτιµούµε να χρησιµοποιούµε πύλες NAND και NOR, αντί για AND και OR. Εποµένως, η απλοποίηση του τύπου της λογικής συνάρτησης θα πρέπει να λαµβάνει υπόψη της την απαίτηση αυτή. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =54=

ΕΡΓΑΣΤΗΡΙΑΚΟ ΜΕΡΟΣ A. ΚΥΚΛΩΜΑΤΑ ΜΕ NAND Α1. Υλοποιήστε µε πύλες NAND τα λογικά κυκλώµατα που αντιστοιχούν στις παρακάτω λογικές συναρτήσεις. Πριν την υλοποίηση οι συναρτήσεις να απλοποιηθούν. 1. f = ABCD+ ABCD+ ABCD+ ABC D 1 2. f = ABCD+ ABCD+ ABCD+ ABCD + ABCD + ABCD+ ABCD+ ABCD 2 Για αντιστροφές να χρησιµοποιηθούν στοιχεία του ολοκληρωµένου 74LS04. Α2. Επιβεβαιώστε τον πίνακα αλήθειας της συνάρτησης θέτοντας κατάλληλες τιµές στις εισόδους του κυκλώµατος και µετρώντας τις τιµές τάσης στην έξοδό του. Β. ΚΥΚΛΩΜΑΤΑ ΜΕ NOR Β1. Υλοποιήστε µε πύλες NOR τα λογικά κυκλώµατα που αντιστοιχούν στις παρακάτω λογικές συναρτήσεις. Πριν την υλοποίηση οι συναρτήσεις να απλοποιηθούν. 1. f = ABCD+ ABCD+ ABCD+ ABC D 1 2. f = ABCD+ ABCD+ ABCD+ ABCD + ABCD + ABCD+ ABCD+ ABCD 2 Για αντιστροφές να χρησιµοποιηθούν στοιχεία του ολοκληρωµένου 74LS04. Β2. Επιβεβαιώστε τους πίνακες αλήθειας των συναρτήσεων θέτοντας κατάλληλες τιµές στις εισόδους των κυκλωµάτων και µετρώντας τις τιµές τάσης στις εξόδους τους. Γ. Γ1. Υλοποιήστε το βέλτιστο λογικό κύκλωµα που αντιστοιχεί στην παρακάτω λογική συνάρτηση. Πριν την υλοποίηση η συνάρτηση να απλοποιηθεί. f = AB+ DE+ ABC+ ABC + ABCDE+ ABC DE+ ABCDE Γ2. Επιβεβαιώστε τον πίνακα αλήθειας της συνάρτησης θέτοντας κατάλληλες τιµές στις εισόδους του κυκλώµατος και µετρώντας τις τιµές τάσης στην έξοδό του. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =55=

ΑΣΚΗΣΗ 6 η : Υλοποίηση Συνδυαστικών Κυκλωµάτων. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =57=

Σκοπός της άσκησης Σκοπός της άσκησης είναι η εξοικείωση των σπουδαστών στην υλοποίηση απλών συνδυαστικών κυκλωµάτων. ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ Α. ΣΥΝ ΥΑΣΤΙΚΑ ΚΥΚΛΩΜΑΤΑ Συνδυαστικά ονοµάζονται τα ψηφιακά κυκλώµατα των οποίων οι τιµές των εξόδων κάποια χρονική στιγµή είναι συναρτήσεις των τιµών των εισόδων την ίδια χρονική στιγµή. Πρόκειται, δηλαδή, για κυκλώµατα χωρίς µνήµη. Β. ΚΩ ΙΚΟΠΟΙΗΤΗΣ 4 ΣΕ 2 Πρόκειται για συνδυαστικό λογικό κύκλωµα τεσσάρων εισόδων και δύο εξόδων. Τα τέσσερα bit εισόδου κωδικοποιούνται σε δύο bit στην έξοδο του κυκλώµατος σύµφωνα µε τον ακόλουθο πίνακα αλήθειας: I 3 I 2 I 1 I 0 O 1 O 0 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 0 1 0 0 0 1 1 Επιτρεπτές είσοδοι θεωρούνται µόνο αυτές του πίνακα αλήθειας. Γ. ΑΠΟΚΩ ΙΚΟΠΟΙΗΤΗΣ 2 ΣΕ 4 Πρόκειται για συνδυαστικό λογικό κύκλωµα δύο εισόδων και τεσσάρων εξόδων. Πραγµατοποιεί την αντίστροφη της λειτουργίας του κυκλώµατος της προηγούµενης παραγράφου και, κατά συνέπεια, ο πίνακας αλήθειάς του θα είναι ο εξής: Ι 1 Ι 0 Ο 3 Ο 2 Ο 1 Ο 0 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 1 0 0 1 1 1 0 0 0 ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =59=

ΕΡΓΑΣΤΗΡΙΑΚΟ ΜΕΡΟΣ A. ΥΛΟΠΟΙΗΣΗ XOR Ή XNOR Α1. Υλοποιήστε µε πύλες NAND και NOR πύλη XOR και XNOR, αντίστοιχα. Για αντιστροφές να χρησιµοποιηθούν στοιχεία του ολοκληρωµένου 74LS04. Α2. Επιβεβαιώστε τον πίνακα αλήθειας της πύλης θέτοντας κατάλληλες τιµές στις εισόδους του κυκλώµατος και µετρώντας τις τιµές τάσης στην έξοδό του. Β ΥΛΟΠΟΙΗΣΗ ΚΩ ΙΚΟΠΟΙΗΤΗ 4 ΣΕ 2 Β1. Υλοποιήστε κύκλωµα κωδικοποιητή 4 σε 2. Β2. Επιβεβαιώστε τον πίνακα αλήθειας του κυκλώµατος θέτοντας κατάλληλες τιµές στις εισόδους του και µετρώντας τις τιµές τάσης στις εξόδους του. Μετά το τέλος της παρούσας εργασίας κρατήστε τη συνδεσµολογία. Θα τη χρειαστείτε στη συνέχεια στο στάδιο. Γ. ΥΛΟΠΟΙΗΣΗ ΑΠΟΚΩ ΙΚΟΠΟΙΗΤΗ 2 ΣΕ 4 Γ1. Υλοποιήστε κύκλωµα αποκωδικοποιητή 2 σε 4. Γ2. Επιβεβαιώστε τον πίνακα αλήθειας του κυκλώµατος θέτοντας κατάλληλες τιµές στις εισόδους του και µετρώντας τις τιµές τάσης στις εξόδους του.. ΙΑΣΥΝ ΕΣΗ ΚΩ ΙΚΟΠΟΙΗΤΗ - ΑΠΟΚΩ ΙΚΟΠΟΙΗΤΗ 1. ιασυνδέστε σε σειρά τον κωδικοποιητή και τον αποκωδικοποιητή που σχεδιάσατε πιο πάνω. 2. Θέτοντας κατάλληλες τιµές στις εισόδους του κωδικοποιητή λάβετε µετρήσεις για τις τιµές τάσης στις εξόδους του αποκωδικοποιητή. Σχολιάστε. Ε. ΥΛΟΠΟΙΗΣΗ ΣΥΝΑΡΤΗΣΗΣ ΠΛΕΙΟΨΗΦΙΑΣ (Majority Function) E1. Συνδεσµολογήστε κύκλωµα που να υλοποιεί τη συνάρτηση πλειοψηφίας τριών εισόδων. Ε2. Επιβεβαιώστε τον πίνακα αλήθειας του κυκλώµατος θέτοντας κατάλληλες τιµές στις εισόδους του και µετρώντας τις τιµές τάσης στις εξόδους του. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =60=

ΑΣΚΗΣΗ 7 η : Πολυπλέκτες / Αποπολυπλέκτες ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =61=

Σκοπός της άσκησης Σκοπός της άσκησης είναι η εξοικείωση των σπουδαστών στην υλοποίηση πολυπλεκτών / αποπολυπλεκτών καθώς και στη σχεδίαση συνδυαστικών κυκλωµάτων αποκλειστικά µε τη χρήση πολυπλεκτών. ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ Α. ΠΟΛΥΠΛΕΚΤΗΣ (Multiplexer MUX) ΕΠΙΛΟΓΗ ΕΙΣΟ ΟΣ ΠΟΥ Οι πολυπλέκτες είναι κυκλώµατα µε δύο ή ΜΕΤΑΦΕΡΕΤΑΙ S o S 1 περισσότερες εισόδους και ΣΤΗΝ ΕΞΟ Ο µία µόνο έξοδο στην οποία µεταφέρεται επιλεκτικά η τιµή µιας εκ των εισόδων. Η επιλογή αυτή γίνεται θέτοντας τις κατάλληλες τιµές στους ακροδέκτες ελέγχου που διαθέτει ο πολυπλέκτης. Το διπλανό σχήµα απεικονίζει τη λειτουργία ενός πολυπλέκτη 4/1. Η επιλογή της 0 0 1 1 0 1 0 1 Α Β C D εισόδου που θα µεταφερθεί στην έξοδο Z γίνεται µέσω των ακροδεκτών επιλογής S o και S 1. Β. ΑΠΟΠΟΛΥΠΛΕΚΤΗΣ (Demultiplexer DEMUX) Οι αποπολυπλέκτες είναι κυκλώµατα µε ΕΠΙΛΟΓΗ ΕΞΟ ΟΣ ΟΠΟΥ δύο ή περισσότερες εξόδους και µία µόνο είσοδο η ΕΙΣΟ ΟΣ ΜΕΤΑΦΕΡΕΤΑΙ Η S o S 1 οποία µεταφέρεται επιλεκτικά σε µία από τις 0 0 Α εξόδους. Η επιλογή αυτή γίνεται θέτοντας τις 0 1 Β κατάλληλες τιµές στους ακροδέκτες ελέγχου που διαθέτει ο αποπολυπλέκτης. Το διπλανό 1 0 C σχήµα απεικονίζει τη λειτουργία ενός αποπολυπλέκτη 1/4. Η επιλογή της εξόδου 1 1 D στην οποία θα µεταφερθεί η είσοδος Z γίνεται µέσω των ακροδεκτών επιλογής S o και S 1. Γ. ΤΟ ΟΛΟΚΛΗΡΩΜΕΝΟ 74153 Στην άσκηση αυτή θα χρησιµοποιήσουµε, µεταξύ των άλλων, και το ολοκληρωµένο κύκλωµα 74153 το οποίο περιέχει δύο πολυπλέκτες 4/1. Κάθε πολυπλέκτης διαθέτει είσοδο ενεργοποίησης (STROBE), ενώ οι ακροδέκτες επιλογής S o και S 1 είναι κοινοί και για τους δύο. Όταν το σήµα STROBE είναι στη λογική µονάδα ο αντίστοιχος πολυπλέκτης είναι απενεργοποιηµένος ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =63=

(παρέχει διαρκώς στην έξοδό του λογικό µηδέν). Το διάγραµµα σύνδεσης των ακροδεκτών του ολοκληρωµένου φαίνεται πιο κάτω. Για περισσότερα στοιχεία ο αναγνώστης παραπέµπεται στο φύλλο δεδοµένων του ολοκληρωµένου που βρίσκεται στα Παραρτήµατα.. ΥΛΟΠΟΙΗΣΗ ΛΟΓΙΚΩΝ ΣΥΝΑΡΤΗΣΕΩΝ ΜΕ ΧΡΗΣΗ ΠΟΛΥΠΛΕΚΤΩΝ Κάθε λογική συνάρτηση n µεταβλητών µπορεί να υλοποιηθεί µε χρήση πολυπλέκτη 2 n-1 /1. Ας θυµηθούµε τη διαδικασία που ακολουθείται, µέσα από ένα παράδειγµα. Έστω η συνάρτηση µε τύπο F(A,B,C)=Σ(1,3,5,6). Ο πίνακας αληθείας της θα είναι ο εξής: Μιας και ο αριθµός των µεταβλητών της συνάρτησης είναι n=3, η υλοποίησή της θα γίνει µε πολυπλέκτη 2 n-1 /1 ή 2 3-1 /1, δηλαδή 4/1. Συνδέουµε τις n-1 (εδώ 2: τις B και C) µεταβλητές στους ακροδέκτες επιλογής του πολυπλέκτη, όπως υποδεικνύει το ακόλουθο σχήµα: ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =64=

Οι είσοδοι του πολυπλέκτη παίρνουν τιµές που προκύπτουν από τον ακόλουθο πίνακα υλοποίησης: Ο πίνακας υλοποίησης προέκυψε ως εξής: Κάτω από τις εισόδους του πολυπλέκτη καταγράφουµε τους ελάχιστους όρους σε δύο σειρές. Στην πρώτη γράφουµε τους όρους όπου το Α είναι συµπληρωµένο, και στη δεύτερη αυτούς µε το Α ασυµπλήρωτο. Η τελευταία σειρά του πίνακα προκύπτει από τους ελάχιστους όρους που υπάρχουν στον τύπο της συνάρτησης (σηµειώνονται σε κύκλο). Αν κανένας ελάχιστος όρος µιας στήλης δεν είναι όρος της συνάρτησης τότε στην αντίστοιχη είσοδο του πολυπλέκτη θέτουµε 0. Αν και οι δύο ελάχιστοι όροι µιας στήλης είναι όροι της συνάρτησης τότε θέτουµε 1 στην αντίστοιχη είσοδο του πολυπλέκτη. Αν µόνο ένας ελάχιστος όρος ανήκει στον τύπο της συνάρτησης, τότε θέτουµε στην αντίστοιχη είσοδο του πολυπλέκτη τον αντίστοιχο όρο (Α ή Α ). ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =65=

ΕΡΓΑΣΤΗΡΙΑΚΟ ΜΕΡΟΣ A. ΥΛΟΠΟΙΗΣΗ ΠΟΛΥΠΛΕΚΤΗ 2/1 Α1. Κάνοντας χρήση των απαραίτητων ολοκληρωµένων κυκλωµάτων, υλοποιήστε µε λογικές πύλες AND και NOΤ πολυπλέκτη 2/1. Α2. Επιβεβαιώστε µε κατάλληλες µετρήσεις την ορθή λειτουργία της συνδεσµολογίας σας. Μετά το τέλος της παρούσας εργασίας κρατήστε τη συνδεσµολογία. Θα τη χρειαστείτε στη συνέχεια στο στάδιο Γ. Β. ΥΛΟΠΟΙΗΣΗ ΑΠΟΠΟΛΥΠΛΕΚΤΗ 1/2 Β1. Κάνοντας χρήση του κατάλληλου ολοκληρωµένου κυκλώµατος, υλοποιήστε αποκλειστικά µε λογικές πύλες ΝAND αποπολυπλέκτη 1/2. Β2. Επιβεβαιώστε µε κατάλληλες µετρήσεις την ορθή λειτουργία της συνδεσµολογίας σας. Μετά το τέλος της παρούσας εργασίας κρατήστε τη συνδεσµολογία. Θα τη χρειαστείτε στο επόµενο στάδιο. Γ. ΠΟΛΥΠΛΕΞΙΑ ΣΕ ΓΡΑΜΜΗ ΜΕΤΑΦΟΡΑΣ Γ1. Με βάση τις δύο προηγούµενες εργασίες (Α και Β) υλοποιήστε διάταξη η οποία θα µεταφέρει µε την τεχνική της πολυπλεξίας δύο σήµατα χρησιµοποιώντας κοινή γραµµή µεταφοράς. Γ2. Επιβεβαιώστε µε κατάλληλες µετρήσεις την ορθή λειτουργία της διάταξής σας.. Ο ΠΟΛΥΠΛΕΚΤΗΣ 74153 1. Επιβεβαιώστε µε κατάλληλες µετρήσεις τη λειτουργικότητα του πολυπλέκτη Α που περιέχεται στο ολοκληρωµένο 74153. Ε. ΥΛΟΠΟΙΗΣΗ ΛΟΓΙΚΗΣ ΣΥΝΑΡΤΗΣΗΣ ΜΕ ΠΟΛΥΠΛΕΚΤΗ 4/1 Ε1. Υλοποιήστε κάνοντας χρήση του ολοκληρωµένου 74153 τη λογική συνάρτηση µε τύπο (,, ) f A B C = ABC+ ABC+ ABC+ ABC. Ε2. Επιβεβαιώστε µε κατάλληλες µετρήσεις τον πίνακα αλήθειας. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =66=

ΣΤ. ΥΛΟΠΟΙΗΣΗ ΠΟΛΥΠΛΕΚΤΗ 8/1 ΣΤ1. Κάνοντας χρήση των δύο πολυπλεκτών του 74153 και κατάλληλων πυλών σχεδιάστε έναν πολυπλέκτη 8/1. ΣΤ2. Επιβεβαιώστε µε κατάλληλες µετρήσεις την ορθή λειτουργία της συνδεσµολογίας σας. Ζ. ΥΛΟΠΟΙΗΣΗ ΛΟΓΙΚΗΣ ΣΥΝΑΡΤΗΣΗΣ ΜΕ ΠΟΛΥΠΛΕΚΤΗ 8/1 Ζ1. Χρησιµοποιώντας τον πολυπλέκτη 8/1 που υλοποιήσατε στην προηγούµενη εργασία, να συνδεσµολογήσετε διάταξη που να υλοποιεί τη λογική συνάρτηση µε πίνακα αλήθειας τον ακόλουθο. A B C D F 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 1 1 1 1 Ζ2. Επιβεβαιώστε µε κατάλληλες µετρήσεις την ορθή λειτουργία της συνδεσµολογίας σας. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =67=

ΑΣΚΗΣΗ 8 η : Αθροιστές ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =69=

Σκοπός της άσκησης Σκοπός της άσκησης είναι η σχεδίαση και η µελέτη κυκλωµάτων άθροισης. ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ Α. ΑΘΡΟΙΣΤΗΣ ΤΕΤΑΡΤΟΥ (Quarter Adder QA) Οι είσοδοι ενός αθροιστή τετάρτου αντιστοιχούν στα δυαδικά ψηφία που πρόκειται να προστεθούν. Η έξοδος είναι το αποτέλεσµα. Ο αθροιστής τετάρτου δεν διαθέτει έξοδο για τυχόν κρατούµενο της πράξης. Β. ΗΜΙΑΘΡΟΙΣΤΗΣ (Half Adder HA) Οι είσοδοι ενός ηµιαθροιστή αντιστοιχούν στα δυαδικά ψηφία που πρόκειται να προστεθούν. ιαθέτει δύο εξόδους, µία για το αποτέλεσµα και άλλη µία για το κρατούµενο της πράξης. Γ. ΠΛΗΡΗΣ ΑΘΡΟΙΣΤΗΣ (Full Adder FA) Οι είσοδοι ενός πλήρη αθροιστή αντιστοιχούν στα δυαδικά ψηφία που πρόκειται να προστεθούν, αλλά και σε µία επιπλέον είσοδο που υποδέχεται το κρατούµενο από την προηγούµενη πρόσθεση. ιαθέτει δύο εξόδους, µία για το αποτέλεσµα και άλλη µία για το κρατούµενο της πράξης.. ΑΦΑΙΡΕΤΗΣ ΤΕΤΑΡΤΟΥ (Quarter Subtractor QS) Ταυτίζεται µε τον αθροιστή τετάρτου. Ε. ΗΜΙΑΦΑΙΡΕΤΗΣ (Half Subtractor HS) Οι είσοδοι ενός ηµιαφαιρέτη αντιστοιχούν στα δυαδικά ψηφία που πρόκειται να αφαιρεθούν. ιαθέτει δύο εξόδους, µία για το αποτέλεσµα και άλλη µία για το δανεικό ψηφίο της πράξης. ΣΤ. ΠΛΗΡΗΣ ΑΦΑΙΡΕΤΗΣ (Full Subtractor FS) Οι είσοδοι ενός πλήρη αφαιρέτη αντιστοιχούν στα δυαδικά ψηφία που πρόκειται να αφαιρεθούν, αλλά και σε µία επιπλέον είσοδο που υποδέχεται το δανεικό από την προηγούµενη αφαίρεση. ιαθέτει δύο εξόδους, µία για το αποτέλεσµα και άλλη µία για το δανεικό ψηφίο της πράξης. ΤΕΙ Καλαµάτας, Παράρτηµα Σπάρτης =71=