Δομή της διάλεξης. Schmitt Trigger Πολυδονητές ΟΧρονιστής555 Ταλαντωτής δακτυλίου Ασκήσεις

Σχετικά έγγραφα
Μνήμες RAM. Διάλεξη 12

ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ & ΣΥΣΤΗΜΑΤΑ

Κεφάλαιο 11. Κυκλώματα Χρονισμού

Flip-Flop: D Control Systems Laboratory

Πολυσύνθετες πύλες. Διάλεξη 11

Λογικά Κυκλώματα με Διόδους, Αντιστάσεις και BJTs. Διάλεξη 2

Φροντιστήριο Ψηφιακών Ηλεκτρονικών

HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI. 1 ΗΥ330 - Διάλεξη 7η - Ακολουθιακά Κυκλώματα

Σελίδα 1 από 8. Απαντήσεις στο φυλλάδιο 52

Λογικά Κυκλώματα CMOS. Διάλεξη 5

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗΣ

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

Ασύγχρονοι Απαριθμητές. Διάλεξη 7

Μικροηλεκτρονική - VLSI

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (9 η σειρά διαφανειών)

Επιπλέον, για ευκολία στις πράξεις ορίζουμε τις παρακάτω μεταβλητές

Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων. Δεληγιαννίδης Σταύρος Φυσικός, MsC in Microelectronic Design

Λογικά Κυκλώματα NMOS. Διάλεξη 4

Λογική Τρανζίστορ-Τρανζίστορ. Διάλεξη 3

ΚΥΚΛΩΜΑΤΑ ECL (Emitter Coupled Logic) Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 ΚαθηγητήςΚωνσταντίνοςΕυσταθίου

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Οικογένειες Ολοκληρωμένων Κυκλωμάτων Ψηφιακής Λογικής

Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων 6: Ταχύτητα Κατανάλωση Ανοχή στον Θόρυβο

ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΑΤΡΩΝ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ & ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΗΛΕΚΤΡΟΝΙΚΩΝ ΕΦΑΡΜΟΓΩΝ ΜΕΛΕΤΗ ΤΗΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ 6

7 η διάλεξη Ακολουθιακά Κυκλώματα

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Δίοδοι, BJT και MOSFET ως Διακόπτες 2

Ψηφιακά Ηλεκτρονικά. Προαιρετική εργασία

Να σχεδιαστεί ένας ενισχυτής κοινού εκπομπού (σχ.1) με τα εξής χαρακτηριστικά: R 2.3 k,

Καθυστέρηση στατικών πυλών CMOS

4/10/2008. Στατικές πύλες CMOS και πύλες με τρανζίστορ διέλευσης. Πραγματικά τρανζίστορ. Ψηφιακή λειτουργία. Κανόνες ψηφιακής λειτουργίας

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Πολυδονητές. Επιμέλεια Διαφανειών: Δ. Μπακάλης

Για τη μοντελοποίηση των ταλαντωτών μπορεί να χρησιμοποιηθεί το παρακάτω δομικό διάγραμμα:

Κεφάλαιο 3. Λογικές Πύλες

Ψηφιακά Ηλεκτρονικά. Μάθηµα 5ο.. Λιούπης

Ο BJT Αναστροφέας. Στατική Ανάλυση. Δεδομένα. Ο Απλός BJT Αναστροφέας

Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ ΠΑΤΡΑ

Κεφάλαιο 7 ο. Γ. Τσιατούχας. VLSI Technology and Computer Architecture Lab. Ακολουθιακή Λογική 2

Σύγχρονοι Απαριθμητές. Διάλεξη 8

ΠΕΡΙΕΧΟΜΕΝΑ ΠΕΡΙΕΧΟΜΕΝΑ.3 ΑΣΥΓΧΡΟΝΟΣ ΔYΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.5 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.7 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ ΜΕ LATCH.

Ενότητα 3 ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ

Εισαγωγή στα ψηφιακά κυκλώματα. Διάλεξη 1

Ταλαντωτές. Ηλεκτρονική Γ Τάξη Β εξάμηνο Μάρτιος 2011 Επ. Καθ. Ε. Καραγιάννη

Δυναμική συμπεριφορά των λογικών κυκλωμάτων MOS. Διάλεξη 10

(α) Σχ. 5/30 Σύμβολα πυκνωτή (α) με πολικότητα, (β) χωρίς πολικότητα

Ψηφιακά Ηλεκτρονικά. Μάθηµα 3ο.. Λιούπης

ΤΕΙ - ΧΑΛΚΙ ΑΣ. (Silicon Controlled Rectifier). πυριτίου (TRlAC). (Silicon Controll ed Switch). - 0 ελεγχόµενος ανορθωτής πυριτίου SCR

ΤΕΛΕΣΤΙΚΟΙ ΕΝΙΣΧΥΤΕΣ

Εργαστηριακή άσκηση. Θεωρητικός και πρακτικός υπολογισμός καθυστερήσεων σε αναστροφείς CMOS VLSI

Σχεδίαση Ηλεκτρονικών Κυκλωμάτων RF

Εισαγωγή στους Ταλαντωτές Οι ταλαντωτές είναι από τα βασικότερα κυκλώματα στα ηλεκτρονικά. Χρησιμοποιούνται κατά κόρον στα τηλεπικοινωνιακά συστήματα

Τρίτο Σετ Φροντιστηριακών ασκήσεων Ψηφιακών Ηλεκτρονικών. Δρ. Χ. Μιχαήλ

Μικροηλεκτρονική - VLSI

Φυσική για Μηχανικούς

ΑΣΚΗΣΗ 3 η Ο ΑΝΤΙΣΤΡΟΦΕΑΣ CMOS

Κεφάλαιο 2 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab

Σχεδίαση Ηλεκτρονικών Κυκλωμάτων RF

Ανάλυση και υλοποίηση ταλαντωτή τύπου Colpitts

Βασικές CMOS Λογικές οικογένειες (CMOS και Domino)

Κεφάλαιο 10 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Ακολουθιακή Λογική 2

Διαφορικός ενισχυτής (op-amp)

Ψηφιακά Ηλεκτρονικά. Μάθηµα 4ο.. Λιούπης

Σχεδιασμός Ψηφιακών Συστημάτων

3.1 Η δίοδος στο κύκλωμα. Στατική και δυναμική χαρακτηριστική

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΤΕΧΝΟΛΟΓΙΑΣ MOS KAI CMOS

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

Υπολογίστε τη Vout. Aπ: Άγει η κάτω δίοδος:

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

Φυσική για Μηχανικούς

Φυσική για Μηχανικούς

ΗΛΕΚΤΡΟΝΙΚΗ IΙ Ενότητα 8

Σχεδίαση Ηλεκτρονικών Κυκλωμάτων RF

ΑΣΚΗΣΗ 9. Tα Flip-Flop

Εισαγωγή. Στατική Λειτουργία V DD Q P Q N Q N =SAT QP=LIN QN=LIN Q P =SAT. Vi (Volts)

4 η ΕΝΟΤΗΤΑ. Το MOSFET

ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΑΤΡΩΝ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΗΛΕΚΤΡΟΝΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ - ΕΡΓΑΣΤΗΡΙΟ ΗΛΕΚΤΡΟΝΙΚΩΝ ΕΦΑΡΜΟΓΩΝ

Ερωτήσεις στην ενότητα: Γενικά Ηλεκτρονικά

Ανάλυση Ηλεκτρικών Κυκλωμάτων

Υ60 Σχεδίαση Αναλογικών Ολοκληρωμένων Κυκλωμάτων 12: Καθρέφτες Ρεύματος και Ενισχυτές με MOSFETs

Σχεδίαση Αναλογικών Κυκλωμάτων VLSI

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

i C + i R i C + i R = 0 C du dt + u R = 0 du dt + u RC = 0 0 RC dt ln u = t du u = 1 RC dt i C = i R = u R = U 0 t > 0.

Ακολουθιακά κυκλώματα: Μανδαλωτές και Flip-Flop. Διάλεξη 6

6 η διάλεξη Σχεδίαση και Υλοποίηση Συνδυαστικών Κυκλωμάτων σε επίπεδο Τρανζίστορ

Άσκηση 5. Τρανζίστορ Διπολικής Επαφής σε συνδεσμολογία Κοινής Βάσης

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

Από τους κλασικούς ταλαντωτές, στους ταλαντωτές που ελέγχονται από τάση ή

Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων

Τελεστικοί Ενισχυτές

Ηλεκτρικά Κυκλώματα & Δίκτυα ΙΙ. Ανασκόπηση Κεφαλαίου

Ψηφιακά Συστήματα. 7. Κυκλώματα Μνήμης

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (2 η σειρά διαφανειών)

Ψηφιακά Ηλεκτρονικά. Μάθηµα 2ο.. Λιούπης

Πανεπιστήμιο Θεσσαλίας

Ι. Ν. ΛΥΓΟΥΡΑΣ ΚΑΘΗΓΗΤΗΣ ΠΟΛΥΤΕΧΝΙΚΗΣ ΣΧΟΛΗΣ Δ. Π. Θ

ΗΥ335: Προχωρημένη Ηλεκτρονική. «Βαθμίδες Εξόδου» Φώτης Πλέσσας UTH ΤHMMY

ε. Ένα κύκλωμα το οποίο παράγει τετραγωνικούς παλμούς και απαιτείται εξωτερική διέγερση ονομάζεται ασταθής πολυδονητής Λ

ΑΣΚΗΣΕΙΣ ΣΤΑ ΚΥΚΛΩΜΑΤΑ 1 ης ΤΑΞΗΣ (Κεφ. 18)

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

Σε αντίθεση με τα διπολικά τρανζίστορ, που στηρίζουν τη λειτουργία τους σε δύο τύπους

Άσκηση 3 Η ΔΙΟΔΟΣ ΩΣ ΗΜΙΑΓΩΓΟΣ

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I

Transcript:

Κυκλώματα Χρονισμού

Δομή της διάλεξης Schmitt Trigger Πολυδονητές ΟΧρονιστής555 Ταλαντωτής δακτυλίου Ασκήσεις 2

Κυκλώματα Χρονισμού Schmitt Trigger 3

Schmitt Trigger Αναγεννητικό κύκλωμα Χαρακτηριστική μεταφοράς τάσης με υστέρηση Διαφορετικά κατώφλια εισόδου για σήματα τάσης μεταβαλλόμενα προς τα θετικά και προς τα αρνητικά Επαναφέρει τις ακμές των σημάτων εισόδου Χρήσιμο σε περιπτώσεις που το σήμα έχει διέλθει από μακριά γραμμή και έχει ταλαντώσεις 4

Χαρακτηριστική Μεταφοράς Τάσης και Σύμβολο V ou t V OH In Out V OL V M V M+ V in 5

Καταστολή Θορύβου V in V out V M V M t 0 t t 0 +t p t 6

Υλοποίηση με BJTs (1) Eξήγηση Διαδρομής από a σε c: Αρχικά Vin=Low, Q1=OFF, Q2=κόρος, Vout=Low=0.1+ VE a)vin αυξάνεται σταδιακά. Όταν V1=b, Q1 σχεδόν έτοιμο προς αγωγή, δηλ. Vin=VE+ VBE(on). Μικρή περαιτέρω αύξηση της Vin προκαλεί : VC1 = λόγωότιιc1=. (Ισχύει: Vc1= Vcc-VR1=Vcc-Ic1 R1).) Επιπλέον VE= (διότι Vin=VE+ VBE(on) και VBE(on)=const=0.7 VBE2 ( = VCE1 = VC1-VE) συμπιέζεται ραγδαία σε VBE2< VBE(on) Q2=OFF, Q1=κόρος και Vout c = Vcc, V1N= VΤ+= VE+VBE(on), Περαιτέρω αύξηση της Vin σπρώχνει Q1 7 περισσότερο στον κόρο και Q2 συνεχίζει OFF, διότι VCE1=VBE2=0.1

Υλοποίηση με BJTs (2) Eξήγηση Διαδρομής από c σε a. Στο c Q1 =κόρος, Q2=OFF. Vin μειώνεται σταδιακά, και όταν Vin =d Q1=ενεργός περιοχή (επειδή Vin τότεvb<vc) και VCE1=VBE2 >0.1 VBE(on). Με Vin τότεic1 καιve= (διότι Vin=VE+ VBE(on) και VBE(on)=const=0.7) Συνολικό αποτέλεσμα= Q2=ON όταν VCE1=VBE2=VBE(on) Ic2 λόγωvbe2 και Ic1 (λόγω και μεταλλαγή ρεύματος από Q1 σε Q2) και τελικά Q2 στον κόρο και Q1=Off και απότομη μετάβαση από d σε c. Switching point για αυτή την μετάβαση : VCE1=VBE2=VBE(on) και VT- = Vin= VE + 8 VBE(on)) σε αυτό το σημείο OFF

Παράδειγμα για Scmitt Triger κυκλώματος προηγούμενης διαφάνειας (1) 9

Παράδειγμα για Scmitt Triger κυκλώματος προηγούμενης διαφάνειας (2) 10

Υλοποίηση με CMOS (2) V DD Βασική Ιδέα : Switching Threshold του CMOS αντιστροφέα (Μ1, Μ2) καθορίζεται από το λόγο (kn/kp) μεταξύ των NMOS και M 2 M 4 PMOS transistors : Αύξηση του λόγου αυτού οδηγεί σε μείωση του threshold ( V in X V out VT-), και μείωσή του οδηγεί σε αύξηση του threshold (VT+). M 1 M 3 Α) Έστω αρχικά Vin=0 Vout=0 M3=OFF,M4=ON. Πρακτικά ο inverter έχει πλέον ως pull-up network τα Μ2 και Μ4 εν παραλλήλω και ως pull-down μόνο το Μ1 effective (inverter) transistor. ratio= k M1 /(k M2 +k M4 ) αυξάνεται το switching threshold σε VT+. Έτσι όταν Vin> VT+ => X αρχίζει να αναστρέφει προς 0, Vout αναστρέφει προς 1=> τότε Μ4=OFF και Μ3=ON. M1, M3 =pull-down network πλέον ραγδαία κατεβάζουν Χ στο 0 και Vout μεταβαίνει ραγδαία στο 1 (μετάβαση b c ). Αντίστροφα ισχύουν από μετάβαση c d a: Σε c Vout=1 M4=OFF,M3=ON. Πρακτικά ο inverter έχει πλέον ως pull-down network τα Μ1 και Μ3 εν παραλλήλω και ως pull-up μόνο το Μ2 effective (inverter) transistor ratio= (k M1 +k M3 )/ k M2 μειώνεταιτο switching threshold σε VT-. Έτσι όταν Vin<VT- =>X αρχίζεινααναστρέφειπρος1, Vout αναστρέφει προς 0 => τότε M3=OFF,M4=ON οπότε ανεβάζουν ραγδαία το Χ στο 1 και κατεβάζουν 11 ραγδαία το Vout στο 0 (μετάβαση c a)

Κυκλώματα Χρονισμού Πολυδονητές 12

Πολυδονητές Αναγεννητικά κυκλώματα 3 τύποι: Διπλοσταθερό κύκλωμα: δύο σταθερές καταστάσεις, αλλάζει κατάσταση με σκανδαλισμό και μένει σε αυτή σταθερά, εφαρμογή: latches και Flip-Flops Μονοσταθές κύκλωμα: μία σταθερή κατάσταση και μία ημισταθή συγκεκριμένης χρονικής διάρκειας (προσδιορίζεται από τις παραμέτρους του κυκλώματος) στην οποία εισέρχεται με σκανδαλισμό και μετά επιστρέφει στην σταθερή κατάσταση, εφαρμογή: one shot timer Ασταθές κύκλωμα: δεν έχει σταθερές καταστάσεις, ταλαντώνεται μεταξύ δύο ημισταθών καταστάσεων, η διάρκεια κάθε μίας προσδιορίζεται από τις παραμέτρους του κυκλώματος, εφαρμογή: oscillator 13

Πολυδονητές R S Bistable Multivibrator flip-flop, Schmitt Trigger T Monostable Multivibrator one-shot Astable Multivibrator oscillator 14

Μονοσταθής Πολυδονητής Λειτουργία (κανονικοποιητής παλμών): 15

Μονοσταθής Πολυδονητής Αρχή λειτουργίας: Στην κατάσταση ισορροπίας και οι δύο είσοδοι της XOR=ταυτόσημοι=0 Out=0. Μετάβαση σε 1 μίας εισόδου δημιουργεί προσωρινά (για td) διαφοροποίηση των XOR εισόδων Out=1. Μετά τον χρονο td (λόγω στοιχείου καθυστέρησης είσοδοι ταυτόσημοι και πάλι=1 Out=0. Delay element: συνήθως RC δίκτυο, ή χρήση αλυσίδας πυλών In DELAY t d Out t d 16

Παράδειγμα monostable multivibrator (με χρήση καθυστέρησης πύλης NAND) In In N1 X N2 Out X t plh Out = Mono-Stable Multi-Vibrator 17

Μονοσταθής Πολυδονητής Κύκλωμα με χρήση CMOS NOR πυλών: Ηπηγήυ I παρέχει θετικούς παλμούς σκανδαλισμού 18

Μονοσταθής Πολυδονητής (a) Δίοδοι σε κάθε είσοδο μιας CMOS πύλης δύο εισόδων (b) Ισοδύναμο κύκλωμα διόδων όταν οι δύο είσοδοι είναι συνδεδεμένες μεταξύ τους 19 Οι δίοδοι έχουν ρόλο να προστατεύουν τις πύλες των συσκευών από πιθανές καταστρεπτικές υπερτάσεις λόγω συσσώρευσης στατικού ηλεκτρικού φορτίου

Μονοσταθής Πολυδονητής Προσεγγιστικό ισοδύναμο κύκλωμα εξόδου CMOS πύλης όταν η έξοδος είναι (a) low ηπύλητραβάειρεύμακαι(b) high η πύλη παρέχει ρεύμα. 20

Μονοσταθής Πολυδονητής Ισοδύναμο κύκλωμα κατά την εκφόρτιση της C στο τέλος του κανονικοποιημένου χρόνου T 21

Μονοσταθής Πολυδονητής 22 Οι κυματομορφές στους διάφορους κόμβους του κυκλώματος

Μονοσταθής Πολυδονητής Υπολογισμός Περιόδου Τ Λόγω Διαιρέτη τάσης που σχηματίζουν τα R, Ron ισχύει ότι: ΔV1=V DD R/ (R+Ron) (1) V 12(t) = V DD ΔV1 e (-t/τ1) (2) τ1=c(r+ron), Θέτοντας t=t, v12(t)=vth στην (1) και αντικαθιστώντας την ΔV1 από την εξίσωση (2) παίρνουμε : 23

Ασταθής Πολυδονητής Βασικό Κύκλωμα Αstable Κύκλωμα με χρήση CMOS NOR πυλών αποτελούμενο από RC δικτύωμα και κατάλληλη ανάδραση Το κύκλωμα αυτό καλούμενο και relaxation oscillator αποτελεί έναν βολικό τρόπο για την δημιουργία σήματος ρολογιού εφόσον οι απαιτήσεις για σταθερότητα στην συχνότητα (frequency stability ) δεν είναι αυστηρές 24

Ασταθής Πολυδονητής-Κυματομορφές Οι κυματομορφές του κυκλώματος Οι δίοδοι στην είσοδο έχουν θεωρηθεί ιδανικές και επομένως περιορίζουν την τάση υ I1 μεταξύ 0 και V DD 25

Ασταθής Πολυδονητής- Αρχή Λειτουργίας Έστω t=0=> vi1 Aνέρχεται στο 1- όταν αυτό ξεπεράσει Vth => πύλες G1, G2 αλλάζουν κατάσταση => vο1=0, vο2=1. Η απότομη μεταβολή (κατά +VDD) στο v02 προκαλεί συνεπακόλουθη άνοδο (μέσω του C οοποίος στιγμιαία παραμένει αμετάβλητος) και στο vi1 -η τιμήτουανeβαίνει έως το VDD (και όχι περισσότερο) λόγω της διόδου προστασίας. Κατόπιν τούτου το C αρχίζει να ξεφορτίζεται (με σταθερά χρόνου RC) Όταν η τιμή του πέσει κάτω του Vth, τότε μεταβάλλεται και πάλι η κατάσταση των G1, G2 => vο1=1, vο2=0. Η απότομη μεταβολή (κατά - VDD) στο v02 προκαλεί συνεπακόλουθη πτώση (μέσω του C οοποίος στιγμιαία παραμένει αμετάβλητος) και στο vi1 -η τιμή του κατεβαίνει έως το 0 (και όχι πιο κάτω) λόγω της διόδου προστασίας. Κατόπιν τούτου το C αρχίζει να φορτίζεται (με σταθερά χρόνου RC) προς το VDD έως ότου ξεπεράσει και πάλι το Vth, οπότε και πάλι v01=0, v02=1,και ο προηγούμενος κυκλος επαναλαμβάνεται 26

Ασταθής Πολυδονητής-Υπολογισμός Περιόδου T=T(high) +T(Low)= T H + T L Υπολογισμός T H : T H =ο χρόνος που χρειάζεται για να φορτισθεί η Vi1 έως την Vth Vi1 (t)= V DD (1 e (-t/τ) ), τ=rc. Θεωρώντας t=t H => Vi1(t)=Vth => Vth = V DD V DD e (-T H/τ) => e (-T H/RC) = (V DD Vth ) / V DD =>T H =RC ln [(V DD /(V DD Vth )] Υπολογισμός T L : T L =ο χρόνος που χρειάζεται για να εκφορτισθεί η Vi1 από την V DD έως την Vth Vi1 (t)= V DD e (-t/τ), τ=rc. Θεωρώντας t=t L => Vi1(t)=Vth => Vth=V DD e (-T L/τ) => e (-T L/RC) =Vth /V DD =>T L =RC ln (V DD /Vth ) T=T H + T L = RC [ ln [(V DD /(V DD Vth )] + ln (V DD /Vth )]=> T= RC ln [[(V DD /(V DD Vth )] (V DD /Vth )] 27

Κυκλώματα Χρονισμού ΟΧρονιστής555 28

Χρονιστής 555 Μπλοκ διάγραμμα που αναπαριστά το εσωτερικό κύκλωμα του χρονιστή 555 V TH =2/3 V CC V TL =1/3 V CC 29

Χρονιστής 555 - Μονοσταθής 30 (a) Οι συνδέσεις του χρονιστή 555 για χρήση ως μονοσταθούς πολυδονητή, (b) οι κυματομορφές του κυκλώματος

31

32

Χρονιστής 555 - Μονοσταθής Υπολογισμός Τ, Τ= ο χρόνος που χρειάζεται για να φορτισθεί οπυκνωτήςαπό0 έως Vth. Τότε ισχύει: Vc (t)= V CC (1- e (-t/rc) ). Θεωρώντας t=t => Vc (t)= Vth=2/3 V CC => T=CRln3 =1.1 CR 33

Χρονιστής 555 - Ασταθής 34 (a) Οι συνδέσεις του χρονιστή 555 για χρήση ως ασταθούς πολυδονητή, (b) οι κυματομορφές του κυκλώματος

35 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 Καθηγητής Κωνσταντίνος Ευσταθίου

Χρονιστής 555 - Ασταθής -Υπολογισμός Τ 36

Κυκλώματα Χρονισμού Ταλαντωτής δακτυλίου 37

Ταλαντωτής δακτυλίου (Ring Oscillator) Ταλαντωτής δακτυλίου (Ring Oscillator) Σχηματίζεται με την δακτυλιοειδή σύνδεση περιττού αριθμού αντιστροφέων (η έξοδος του ενός οδηγεί την είσοδο του επόμενου) Χρήσιμο και για τη μέτρηση του μέσου χρόνου καθυστέρησης μετάδοσης μιας λογικής πύλης 38

Ταλαντωτής δακτυλίου (Ring Oscillator) Λειτουργία του ταλαντωτή Συχνότητα ταλάντωσης: f 1 2Nt P όπου Ν είναι ο αριθμός των αντιστροφέων 39

Ταλαντωτής δακτυλίου Ελεγχόμενος απότάση (1) (Voltage Controlled Ring Oscillator ) O ταλαντωτής δακτυλίου των προηγούμενων διαφανειών,παράγει ταλάντωση σε μία συγκεκριμένη και μόνον συχνότητα. Πιθανός τρόπος γι α μεταβολή συχνότητας ταλάντωσης = έλεγχος του propagation delay των inverters Έλεγχος του ρεύματος εκφόρτισης (έλεγχος του χρόνου μετάβασης από high σε low,tphl ) και φόρτισης (έλεγχος του χρόνου μετάβασης από low σε high, tplh ) της χωρητικότητας της κάθε πύλης)- current starved inverter Το παραπάνω κύκλωμα χρησιμοποιεί παραπανήσια NMOS devices που επηρεάζουν και ελέγχουν το ρεύμα εκφόρτισης κάθε πύλης (και άρα του tphl) μέσω του vcontrol στο M3 λ.χ. μείωση του vcontr μειώνει το ρεύμα εκφόρτισης μέσω του 40 M3 και συνεπώς αυξάνεται το tphl

Ταλαντωτής δακτυλίου Ελεγχόμενος απότάση (2) (Voltage Controlled Ring Oscillator ) Πλήρες κύκλωμα current starved inverter Εδώ περιλαμβάνονται και οι παρaπάνήσιες διατάξεις (Μ2, Μ3 και Μ4( που είναι απαραίτητες για τον έλεγχο του ρεύματος φόρτισης και άρα του χρόνου tplh κάθε πύλης To ρεύμα που διέρχεται μέσα από το M5 ελέγχεται από την τάση vcontr και καθρεφτίζεται (αναπαράγεται ταυτόσημα) μέσω των Μ6 και Μ4 στο ρεύμα φόρτισης (της χωρητικότητας ) της πύλης που διέρχεται από τα Μ4 και Μ2 (ID4=IDS6). Γίνεται επιπλέων χρήση Schmitt trigger για την αποκατάσταση των slopes (παρυφών) του 41 σήματος και επιπρόσθετου inverter για αποκατάσταση πολικότητας του σήματο ς

Ταλαντωτής δακτυλίου Ελεγχόμενος απότάση (3) (Voltage Controlled Ring Oscillator ) 42

VCO βασισμένο σε Differential Delay Element v 3 V o 2 V o 1 v 1 in1 v 2 v 4 43 V ctrl delay cell 3.0 2.5 V 1 V 2 V 3 V 4 2.0 1.5 1.0 0.5 0.0 2 0.5 0.5 1.5 time (ns) 2.5 3.5 simulated waveforms of 2-stage VCO two stage VCO Άλλη προσέγγιση για VCO είναι με χρήση differential delay element. Δεδομένου ότι το cell αυτό διαθέτει τόσο αναστρέφουσες όσο και μη αναστρέφουσες εξόδους ο ταλαντωτής αυτός μπορεί να υλοποιηθεί και με άρτιο αριθμό σταδίων. Το πάνω δεξιά κύκλωμα είναι μια τέτοια υλοποίηση στο οποίο το feedback loop δημιουργεί διαφορά φάσης 180 ο μέσω δύο cells (αναστρέφων και μη) η οποία δημιουργεί την ταλάντωση. Το πλεονέκτημα αυτού του VCO σε σχέση με τον ταλαντωτή δακτυλίου είναι ότι είναι περισσότερο ανθεκτικός σε (common mode) θόρυβο, όπως αυτός της τροφοδοσίας, ενώ το μειονέκτημά του είναι η μεγαλύτερη κατανάλωση ισχύος

Κυκλώματα Χρονισμού Ασκήσεις 44

Άσκηση 1 Εκφώνηση (προς λύση) Στο παρακάτω σχήμα φαίνεται ένα εναλλακτικό κύκλωμα για τον CMOS πολυδονητή. (α) Σχεδιάστε τις κυματομορφές τάσης στα V1, V2, Vx με ένα κατάλληλο σύστημα σκανδαλισμού. (β) Αναπτύξτε μία απλή εξίσωση για το εύρος του παλμού εξόδου στην V1. 45

Άσκηση 2 Εκφώνηση (προς λύση) Στο παρακάτω σχήμα φαίνεται ένα NMOS Schmitt trigger κύκλωμα. Υποθέστε ότι V TD =-2V, V TE =+1V, k =20μA/V2, και γ=λ=0. Να σχεδιάσετε την VTC με εκτιμήσεις για τις V T+ και V T-. 46

Άσκηση 3 Εκφώνηση Βρείτε μία έκφραση για την συχνότητα ταλάντωσης F o του ασταθούς πολυδονητή του παρακάτω σχήματος υπό την συνθήκη V TH =V DD /2. Βρείτε τις κατάλληλες τιμές R1 και C ώστε F o =100K. Ui1 1 2 U1A 4001 3 Uo1 R1 10K C1 5 6 U1B 4001 4 Uo2 490pF 47

Άσκηση 3 Λύση (1) Η τάση στην είσοδο της πύλης U 1A μεταβάλλεται λόγω της φόρτισης του πυκνωτή C1. Ο πυκνωτής C1 φορτίζεται από την τάση V d (τάση αγωγής της διόδου προστασίας της εισόδου της πύλης CMOS) προς την τάση τροφοδοσίας. Η φόρτιση σταματά όταν ητάσηuo1 φτάσει την τάση V TH της πύλης. ΛόγωτηςσυμμετρίαςτηςV TH τα ίδια ισχύουν και για την εκφόρτιση του πυκνωτή. Η τιμή της ημιπεριόδου είναι: T (R1 Ron)C1 ln V DD V V DD TH R1 Vd R1 Ron V DD T R1 C1 ln R1 C1 1,02 V V Vd DD TH 1 R1 C1 4,9u sec 2,04 Fo Επιλέγουμε ως R1 μια μεγάλη αντίσταση έτσι ώστε το λάθος που εισάγεται λόγω της απαλοιφής της R on να μην είναι σημαντικό (R1=10K). Συνεπώς ο πυκνωτής C1=490pF. Προσοχή : Η λογική για τον υπολογισμό των R,C είναι σωστή αλλά η παραπάνω 48 εξίσωση που δίδεται για υπολογισμό του Τ δεν είναι σωστή. Ο σωστός υπολογισμός του Τ αναλύεται στην επόμενη διαφάνεια

Άσκηση 3 Λύση (2) Διορθωμένος (σωστός) υπολογισμός του Τ: Η τιμή της ημιπεριόδου φόρτισης του πυκνωτή (τα ίδια ισχύουν και για την ημιπερίοδο εκφόρτισης ) είναι: Vi1 (t)= V DD -(V DD +V d ) e (-t/τ) ), τ=r1+ron, V d = (τάση αγωγής της διόδου προστασίας της εισόδου της πύλης CMOS)=> => Θεωρώντας t=t H => Vi1(t)=Vth => Vth = V DD -(V DD +V d e (-T/τ) ) => e (-T/(R1+Ron)C1) = (V DD Vth ) /( V DD +V d ) => => T=(R1 +Ron) C1 ln [(V DD +V d )/ (V DD Vth )] και εδώ μπορεί να θεωρηθεί ότι R1 >>Ron και άρα T=R1 C1 ln [(V DD +V d )/ (V DD Vth )], οπότε τα R1, C1 μπορούν να υπολογιστούν (με απλή αντικατάσταση των τιμών τω στοιχείων )όπως από προηγούμενη διαφάνεια 49

Άσκηση 4 Εκφώνηση Χρησιμοποιώντας το κύκλωμα του παρακάτω σχήματος, σχεδιάστε ένα μονοσταθές κύκλωμα λογικής CMOS στο οποίο R on =100Ω, V DD =5V και V TH =0.4V DD. Χρησιμοποιείστε C=1μF για να δημιουργήσετε παλμό διάρκειας 1 sec. Ποιά είναι η τιμή της R που πρέπει να χρησιμοποιηθεί; VDD Ui1 V2 VPWL 1 2 U1A 4001 3 Uo1 C1 1nF Ui2 R1 10K 5 6 U1B 4001 4 Uo2 50

Άσκηση 4 Λύση Η σταθερά χρόνου φόρτισης του πυκνωτή C εξαρτάται από την αντίσταση R1 και την εσωτερική αντίσταση εξόδου της πύλης U1A. Η αρχικήτάσηui2 δίνεται από το διαιρέτη τάσης λόγω των R on και R1. Ο πυκνωτής φορτίζεται προς την τάση V DD αλλά όταν η τάση φθάσει την τιμή V TH ηπύληu1b πηγαίνει στο 0 παρασύροντας την U1A στο 1 Θεωρούμε ότι η R1 είναι πολύ μεγαλύτερη από την R on και έτσι ο χρόνος φόρτισης του πυκνωτή μέχρι την τάση V TH θα είναι: T 1sec C R1 910K R1 Ron ln R1 R1 Ron V V DD DD V TH 1u R1 ln 5 3 51

Άσκηση 5 Εκφώνηση Ένας απλός NMOS μονοσταθής πολυδονητής φαίνεται στο παρακάτω σχήμα. Υποθέστε ότι V TD =-2V, V TE =+1V, k =20μA/V2, και γ=λ=0. (α) Σχεδιάστε τις κυματομορφές τάσης στις V DS2, V GS4 και V DS4 με ένα κατάλληλο σήμα σκανδαλισμού. (β) Υπολογίστε την τιμή του Cx για ένα εύρος παλμού εξόδου 10μsec. 52

Άσκηση 5 Λύση Τα Μ1, Μ2, Μ3 αποτελούν μία πύλη NOR. Τα Μ4, Μ5 αποτελούν μία πύλη NOT. To M6 συμπεριφέρεται σαν μία πηγή ρεύματος που φορτίζει τον πυκνωτή. Αρχικά η είσοδος είναι 0 και η έξοδος της NOR είναι 1 αφού και η έξοδος του αναστροφέα είναι 0 εφ όσον έχει είσοδο 1 που προκύπτει από το M6. Όταν η είσοδος Vin γίνει 1 ηέξοδοςτηςnor και συνεπώς το ένα (αριστερό) άκρο του πυκνωτή θα γίνει 0, συμπαρασύροντας την είσοδο του αναστροφέα στο 0. Ο πυκνωτής τώρα θα φορτίζεται με σταθερό ρεύμα μέσα από το Μ6. Ας σημειωθεί ότι θεωρούμε την αντίσταση Rdon του Μ2 πολύ μικρή (δείτε τους λόγους W/L των Μ2 και Μ6). 53

Άσκηση 5 Λύση Το Μ6 θα συμπεριφέρεται σαν πηγή ρεύματος όσο η τάση V DS >(V GS -V TE ) V DS >2V ή αλλιώς όσο η τάση στο δεξί άκρο του πυκνωτή είναι μικρότερη από 3V (πράγματι όταν V DS =2V Το ρεύμα που παρέχει το Μ6 είναι: Όταν η τάση στο δεξί άκρο του πυκνωτή φτάσει την τάση αγωγής του Μ4,(ξεπεράσει δηλ.το 1V- υπενθυμίζεται ότι η τάση κατωφλίου τότε η έξοδος του αναστροφέα γίνεται 0 και η έξοδος της NOR γίνεται 1. Ο χρόνος που απαιτείται για την φόρτιση του πυκνωτή ισοδυναμεί με τον χρόνο που χρειάζεται να ανέλθει η τάση (του πυκνωτή) έως τα 1 Volts Άρα από τερματικές εξισώσεις πυκνωτή=> => ic= I DS (M6)= Cx (ΔV/ Δt)= Cx (1/T)=> 8μΑ= Cx 1/10 μs => => Cx= 80 pf. 54. I DS ( M 6) k' 10 100 (0 ( 2)) 8

Άσκηση 6 Εκφώνηση Οι κυματομορφές για το μονοσταθές κύκλωμα του παρακάτω σχήματος δίδονται στο σχήμα. Έστω V DD = 10V, V TH = V DD /2, R=10K, C=1nF και R on =200Ω. Βρείτε τις τιμές των Τ, ΔV1 και ΔV2. Πόσο μεταβάλλεται η u O1 κατά την διάρκεια της ημιευσταθούς κατάστασης; Ποιο είναι το μέγιστο ρεύμα που τραβά η U1A; Ποιο είναι το αντίστοιχο ρεύμα που παρέχει; VDD Ui1 V2 VPWL 1 2 U1A 4001 3 Uo1 C1 1nF Ui2 R1 10K 5 6 U1B 4001 4 Uo2 Οι κυματομορφές δείχνουν ποιοτικά (όχι ποσοτικά) την τάση στα διάφορα σημεία του κυκλώματος 55

Άσκηση 6 Λύση Η σταθερά χρόνου φόρτισης του πυκνωτή C εξαρτάται από την αντίσταση R1 και την εσωτερική αντίσταση εξόδου της πύλης U1A. Η αρχικήτάσηui2 θα είναι Ο πυκνωτής φορτίζεται προς την τάση V DD αλλάότανητάσηφθάσειτηντιμήv TH ηπύλη U1B πηγαίνει στο 0 παρασύροντας την U1A στο 1. Οχρόνοςφόρτισηςτουπυκνωτή μέχρι την τάση V TH είναι: ΛόγωτηςαλλαγήςτηςτάσηςεξόδουτηςπύληςU1A σε 1 θα έχουμε αντίστοιχη αλλαγή τάσης και στο σημείο Ui2. Η αλλαγή της τάσης θα είναι: 56 Ui 2 V T C DD R1 R1 Ron R R Ron V V DD R Ronln 6.87usec R1 V DD 9. 8V R1 Ron V DD TH και συνεπώς η τάση στο σημείο Ui2 θα φτάσει την τιμή 9,8V+V TH =14,8V. Από εκεί θα εκφορτιστεί μέσω των δύο αντιστάσεων στο V DD. Στην πραγματικότητα, οι δίοδοι προστασίας της εισόδου της πύλης U1B θα περιορίσουν την τάση στα V DD +0,7V=10,7V.

Άσκηση 6 Λύση Το μέγιστο ρεύμα το τραβά η πύλη την στιγμή του Trigger Ipull(max) VDD R1 Ron 0.98ma Το μέγιστο ρεύμα το δίνει η πύλη στο τέλος του παλμού εξόδου. Αν θεωρήσουμε την αντίσταση αγωγής της διόδου προστασίας αμελητέα τότε έχουμε 14,8V 10V 0.7 Ipush(max) 20. 5ma Ron 57

Πανεπιστήμιο Πατρών, Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών & Τεχνολογίας Υπολογιστών Τομέας Ηλεκτρονικής & Υπολογιστών, Εργαστήριο Ηλεκτρονικών Εφαρμογών Η διάλεξη έγινε στο πλαίσιο του προγράμματος EΠΕΑΕΚ II από το μεταπτυχιακό φοιτητή Παπαμιχαήλ Μιχαήλ για το μάθημα Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα Καθηγητής Κωνσταντίνος Ευσταθίου 2008 58

Back-Up Slides 59

Schmitt TriggerΥλοποίηση με CMOS (1) 60