ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 5: Το CMOS transistor και κυκλώµατα CMOS ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy)
Περίληψη q Κυκλώµατα CMOS Τρανζίστορ και µοντέλα διακόπτη Δίκτυα CMOS - Δίκτυα σε σειρά - Παράλληλα δίκτυα Πλήρως συµπληρωµατικά CMOS - Αντιστροφέας CMOS - CMOS NAND και CMOS NOR - Σύνθετες πύλες CMOS Πύλες µετάδοσης CMOS CMOS Three-state Buffer ΗΜΥ210 Δ05 CMOS Κυκλώµατα 2
Κυκλώµατα CMOS q Υλοποίηση λογικών πυλών και άλλων δοµών χρησιµοποιώντας τεχνολογία CMOS. q Βασικό στοιχείο: τρανζίστορ q Υπάρχουν 2 τύποι τρανζίστορ: n-κανάλι (n-channel): τρανζίστορ nmos p-κανάλι (p-channel): τρανζίστορ pmos Ο τύπος εξαρτάται από τα υλικά του ηµιαγωγού που χρησιµοποιήθηκαν για την υλοποίηση του τρανζίστορ (πέραν των στόχων του µαθήµατος ). Μοντελοποιούµε την συµπεριφορά του τρανζίστορ σε λογικό επίπεδο για να µπορέσουµε να µελετήσουµε τη συµπεριφορά κυκλωµάτων CMOS à Θεωρούµε τα τρανζίστορ pmos και nmos ως διακόπτες. ΗΜΥ210 Δ05 CMOS Κυκλώµατα 3
p-n Junctions (Διασταυρώσεις) q Μια «σύνδεση» ή διαστάυρωση µεταξύ ενός p-type και n- type ηµιαγωγού, διαµορφώνει µια δίοδο. q Το ρεύµα κινείται ΜΟΝΟ προς µια κατεύθυνση. p-type n-type anode cathode ΗΜΥ210 Δ05 CMOS Κυκλώµατα 4
Tο Metal Oxide Semiconductor Transistor Polysilicon Aluminum ΗΜΥ210 Δ05 CMOS Κυκλώµατα 5
nmos FET (Field-Effect Transistor) ΗΜΥ210 Δ05 CMOS Κυκλώµατα 6
Το Tranzistor First transistor Bell Labs, 1948 ΗΜΥ210 Δ05 CMOS Κυκλώµατα 7
ΗΜΥ210 Δ05 CMOS Κυκλώµατα 8
Ψηφιακά Κυκλώµατα ΗΜΥ210 Δ05 CMOS Κυκλώµατα 9
nmos Transistor q Τέσσερα τερµατικά: gate, source, drain, body q Gate oxide body στίβη σαν πυκνωτή! Gate και το body είναι ΚΑΛΟΙ αγωγοί! SiO 2 (oxide) είναι ΠΟΛΥ ΚΑΛΟ ΜΩΝΟΤΙΚΟ! Ονοµάζεται δηλαδή metal oxide semiconductor (MOS) capacitor (αν και η πύλη δεν κατασκευάζεται από µέταλλο πλέον) Source Gate Drain Polysilicon SiO 2 n+ n+ p bulk Si ΗΜΥ210 Δ05 CMOS Κυκλώµατα 10
nmos Λειτουργία q Το Body συνήθως συνδέεται στο ground (0 V) q Όταν η πύλη συνδέεται µε χαµηλή τάση (0V) : To P-type body είναι σε χαµηλή τάση Το Source-body και το drain-body διόδοι είναι OFF ΔΕΝ ΠΕΡΝΑ ΡΕΥΜΑ, άρα το transistor είναι OFF Source Gate Drain Polysilicon SiO 2 n+ p n+ bulk Si S 0 D ΗΜΥ210 Δ05 CMOS Κυκλώµατα 11
nmos Λειτουργία q Όταν η πύλη είναι σε high voltage (υψηλή τάση): Θετικό φορτίο στο gate του MOS capacitor Το αρνητικό φορτίο ελκύεται στο σώµα (Negative charge attracted to body) Δηµιουργεί ένα κανάλι κάτω από την πύλη (n-type) Άρα, όταν υπάρχει ΘΕΤΙΚΗ τάση από το ένα τερµατικό (π.χ. drain) στο άλλο (π.χ. source) τότε έχουµε ρεύµα να διαπερνά ΜΕΣΑ από το κανάλι και το τρανζίστορ είναι ON! Source Gate Drain Polysilicon SiO 2 n+ p n+ bulk Si S 1 D ΗΜΥ210 Δ05 CMOS Κυκλώµατα 12
pmos Transistor q Το ΙΔΙΟ απλώς µε τις αντίθετες τάσεις! Body tied to high voltage (V DD ) Gate low: transistor ON Gate high: transistor OFF Bubble indicates inverted behavior Polysilicon Source Gate Drain SiO 2 p+ p+ n bulk Si ΗΜΥ210 Δ05 CMOS Κυκλώµατα 13
CMOS Inverter - Αντιστροφέας CMOS A 0 1 Y V DD A Y A Y GND ΗΜΥ210 Δ05 CMOS Κυκλώµατα 14
CMOS Inverter A Y 0 1 0 A Y V DD OFF A=1 Y=0 ON GND ΗΜΥ210 Δ05 CMOS Κυκλώµατα 15
CMOS Inverter A Y 0 1 1 0 A Y V DD ON A=0 Y=1 OFF GND ΗΜΥ210 Δ05 CMOS Κυκλώµατα 16
Πλήρως Συµπληρωµατικά CMOS q Κάθε πλήρως συµπληρωµατικό δίκτυο CMOS ακολουθεί τη δοµή στα δεξιά. q Το κάθε ένα από τα δύο υπoδίκτυα υλοποιεί τη συνάρτηση δυϊσµού του άλλου. Pull-up δίκτυο (τραβά από +V) q Στατική CMOS (static CMOS): υλοποιεί την F() (όλους τους συνδυασµούς που δίνουν 1) και το συµπλήρωµά της F () (όλους τους συνδυασµούς που δίνουν 0). q Υπάρχει πάντα ένα µονοπάτι που οδηγεί στην έξοδο (F), είτε από την πηγή +V (λογικό 1) είτε από τη γείωση (λογικό 0). q Γιατί; Pull-down δίκτυο (τραβά από GRD) ΗΜΥ210 Δ05 CMOS Κυκλώµατα 17
Πλήρως Συµπληρωµατικά CMOS Παράδειγµα - Αντιστροφέας X F = X Λογικό σύµβολο + V X F = X GRD Σχηµατικό σε επίπεδο τρανζίστορ Λειτουργία: q X=1 à ο διακόπτης nmos κλείνει (pmos παραµένει ανοικτός) και η έξοδος άγει από το GRD à F = 0 q X=0 à ο διακόπτης pmos κλείνει (nmos παραµένει ανοικτός) και η έξοδος άγει από το +V à F = 1 ΗΜΥ210 Δ05 CMOS Κυκλώµατα 18
CMOS Inverter ΑΝΤΙΣΤΡΟΦΕΑΣ Απο σχηµατικό σε κύκλωµα! N Well The image cannot be displayed. Your computer may not have enough memory to open the image, or the image may have been corrupted. Restart your computer, and then open the file again. If the red x still appears, you may have to delete the image and then insert it again. V DD V DD PMOS 2l PMOS Contacts In Out In Out Metal 1 NMOS Polysilicon NMOS GND ΗΜΥ210 Δ05 CMOS Κυκλώµατα 19
CMOS Process - Επεξεργασία ΗΜΥ210 Δ05 CMOS Κυκλώµατα 20
Σύγχρονη Επεξεργασία CMOS gate-oxide TiSi 2 AlCu Tungsten SiO 2 n+ p-well p-epi poly n-well p+ SiO 2 p+ Dual-Well Trench-Isolated CMOS Process ΗΜΥ210 Δ05 CMOS Κυκλώµατα 21
Το κύκλωµα σε ΣΥΜΒΟΛΑ! V DD V DD M2 M4 V in V out V out2 M1 M3 ΗΜΥ210 Δ05 CMOS Κυκλώµατα 22
Και σε ΥΛΟΠΟΙΗΣΗ ΗΜΥ210 Δ05 CMOS Κυκλώµατα 23
Καλωδίωση! ΗΜΥ210 Δ05 CMOS Κυκλώµατα 24
Τρισδιάστατη Τοµή! Polysilicon Aluminum ΗΜΥ210 Δ05 CMOS Κυκλώµατα 25
Τρανζίστορ CMOS ως διακόπτες 3 άκρα (terminals) στα τρανζίστορ CMOS: G: Πύλη (Gate) D: Ακροδέκτης MOSFET (Drain) S: Πηγή (Source) nmos τρανζίστορ/διακόπτης X=1, διακόπτης κλείνει (ON) X=0, διακόπτης ανοίγει (OFF) pmos τρανζίστορ/διακόπτης X=0, διακόπτης κλείνει (ON) X=1, διακόπτης ανοίγει (OFF) ΗΜΥ210 Δ05 CMOS Κυκλώµατα 26
Τρανζίστορ CMOS ως διακόπτες q Στην ουσία, είναι ΗΛΕΚΤΡΟΝΙΚΑ ΕΛΕΓΧΟΜΕΝΟΙ ΔΙΑΚΟΠΤΕΣ! q Η τάση που τροφοδοτεί την πύλη, ελέγχει την λειτουργία τους (σαν το κουµπί του διακόπτη!) g = 0 g = 1 nmos g d s d s OFF d s ON pmos g d s d s ON d s OFF ΗΜΥ210 Δ05 CMOS Κυκλώµατα 27
Δίκτυα διακόπτων q Χρησιµοποιούµε διακόπτες για τη δηµιουργία δικτύων που αναπαριστάνουν λογικά κυκλώµατα CMOS. q Για να υλοποιήσουµε µια συνάρτηση F, δηµιουργούµε ένα δίκτυο έτσι ώστε να υπάρχει ένα µονοπάτι δια µέσου του δικτύου όταν το F = 1, και να µην υπάρχει όταν το F = 0. q Δύο βασικές δοµές: Τρανζίστορ σε σειρά Παράλληλα τρανζίστορ ΗΜΥ210 Δ05 CMOS Κυκλώµατα 28
Τρανζίστορ σε Σειρά/Παράλληλα nmos σε σειρά a a X Y b X:X Y:Y b υπάρχει µονοπάτι µεταξύ των σηµείων a και b εάν Χ και Y είναι 1 à X Y X παράλληλο nmos Y a b X:X a Y:Y b υπάρχει µονοπάτι µεταξύ των σηµείων a και b εάν το X ή το Y είναι 1 à X+Y pmos σε σειρά a a X X:X Y Y:Y b b υπάρχει µονοπάτι µεταξύ των σηµείων a και b εάν το Χ και Y είναι 0 à X Y παράλληλο pmos a a X Y X:X Y:Y b b υπάρχει µονοπάτι µεταξύ των σηµείων a και b εάν το X ή το Y είναι 0 à X +Y ΗΜΥ210 Δ05 CMOS Κυκλώµατα 29
Δίκτυα διακόπτων (συν.) q q Γενικά: 1. Το nmos σε σειρά υλοποιεί την λογική πύλη AND 2. Το pmos σε σειρά υλοποιεί την λογική πύλη NOR 3. Το παράλληλο nmos υλοποιεί την λογική πύλη OR 4. Το παράλληλο pmos υλοποιεί την λογική πύλη NAND Παρατηρήστε ότι: Το 1 είναι ο δυϊσµός του 3, και αντίστροφα Το 2 είναι ο δυϊσµός του 4, και αντίστροφα ΗΜΥ210 Δ05 CMOS Κυκλώµατα 30
Στατικά Κυκλώµατα CMOS q Pull-up network (PUN) και pull-down network (PDN) In 1 In 2 In N In 1 In 2 In N V DD PUN PDN PMOS transistors only pull-up: Συνδέει το V DD µε το F όταν το F(In 1,In 2, In N ) = 1 F(In 1,In 2, In N ) pull-down: Συνδέει το F µε το GND όταν το F(In 1,In 2, In N ) = 0 NMOS transistors only PUN and PDN are dual logic networks διϋσµός! ΗΜΥ210 Δ05 CMOS Κυκλώµατα 31
Ηλεκτρονικά Κυκλώµατα - ΒΑΣΙΚΑ PUN V DD S D 0 V OUT C L PDN V DD D C L V OUT 0 S ΗΜΥ210 Δ05 CMOS Κυκλώµατα 32
Πώς δηµιουργούµε το PDN και το PUN q NMOS in series à NAND function - ΣΕΙΡΙΑΚΑ A A B B q NMOS in parallel à NOR function - ΠΑΡΑΛΛΗΛΑ A B A + B ΗΜΥ210 Δ05 CMOS Κυκλώµατα 33
Δυϊσµός PUN και PDN q Το PUN και PDN είναι dual (δυϊσµός) DeMorgan s theorems A + B = A B [!(A + B) =!A!B or!(a B) =!A &!B] A B = A + B [!(A B) =!A +!B or!(a & B) =!A!B] Μια ΠΑΡΑΛΛΗΛΗ parallel διασύνδεση των transistors στο PUN αντιστοιχεί σε ΣΕΙΡΙΑΚΗ series διασύνδεση του PDN q Complementary gate - naturally inverting (NAND, NOR) q Για κάθε N-input logic gate χρειαζόµαστε 2N tranzistors ΗΜΥ210 Δ05 CMOS Κυκλώµατα 34
CMOS NAND A B A B F 0 0 1 0 1 1 A B A B 1 0 1 1 1 0 A B ΗΜΥ210 Δ05 CMOS Κυκλώµατα 35
CMOS NOR A B A B A + B A B F 0 0 1 0 1 0 1 0 0 1 1 0 A B ΗΜΥ210 Δ05 CMOS Κυκλώµατα 36
Πλήρως ολοκληρωµένα δίκτυα CMOS Βασικές Πύλες (NOR, NAND, NOT) ΗΜΥ210 Δ05 CMOS Κυκλώµατα 37
CMOS NAND and NOR ΗΜΥ210 Δ05 CMOS Κυκλώµατα 38
Πλήρως ολοκληρωµένα CMOS q Γιατί τα δίκτυα pmos είναι συνδεδεµένα στο +V και τα nmos στο GRD? Τα στοιχεία pmos είναι σχεδόν ιδανικά όταν τα διαπερνά υψηλή τάση (Η) και αδύνατα όταν τα διαπερνά χαµηλή τάση (L). Τα στοιχεία nmos είναι σχεδόν ιδανικά όταν τα διαπερνά χαµηλή τάση και αδύνατα όταν τα διαπερνά υψηλή τάση (Η). Η δοµή του CMOS εξασφαλίζει την παραµονή των τιµών των διαφόρων σηµάτων στα κατάλληλα υψηλά και χαµηλά λογικά επίπεδα, όταν µεταδίδονται δια µέσω του δικτύου και φθάνουν στην έξοδο. ΗΜΥ210 Δ05 CMOS Κυκλώµατα 39
Πλήρως ολοκληρωµένα δίκτυα CMOS Σύνθετες Πύλες (Complex Gates) Δεδοµένης µιας συνάρτησης F(): 1. Βρείτε και απλοποιήστε την F (). Βεβαιωθείτε ότι θα προχωρήσετε µέχρι που τα συµπληρώµατα να φτάσουν στο επίπεδο παραγόντων (literal). 2. Υλοποιήστε την F () σαν ένα nmos δίκτυο και ακολούθως συνδέστε το µε το GRD και την έξοδο F() à δίκτυο pull-down 3. Βρείτε το δυϊσµό της F (), υλοποιήστε την ως ένα pmos δίκτυο και ακολούθως συνδέστε το µε το +V και την έξοδο F() à δίκτυο pull-up 4. Συνδέστε τις εισόδους σε κάθε ένα από τα δίκτυα pullup και pull-down. ΗΜΥ210 Δ05 CMOS Κυκλώµατα 40
Πλήρως ολοκληρωµένα δίκτυα CMOS: Σύνθετες Πύλες - Παράδειγµα F = AB +AC+BC ΗΜΥ210 Δ05 CMOS Κυκλώµατα 41
«Πολύπλοκη» Πύλη CMOS A B C D D B A C OUT =!(D + A (B + C)) ΗΜΥ210 Δ05 CMOS Κυκλώµατα 42
Πύλη Μετάδοσης CMOS ΗΜΥ210 Δ05 CMOS Κυκλώµατα 43
MUX 2-εισόδων και XOR µε πύλες µετάδοσης CMOS MUX (= multiplexer) = Πολυπλέκτης: Επιλέγει να περάσει την τιµή µίας από τις εισόδους βάση της τιµής του C ΗΜΥ210 Δ05 CMOS Κυκλώµατα 44