«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο Διάλεξη 8 η : Μηχανές Πεπερασμένων Κaταστάσεων σε FPGAs

Σχετικά έγγραφα
«Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων» Χειμερινό εξάμηνο Μηχανές Πεπερασμένων Καταστάσεων

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Ακολουθιακή Λογική. Επιμέλεια Διαφανειών: Δ.

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers)

Σχεδιασμός Ψηφιακών Συστημάτων

Ελίνα Μακρή

«Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων» Χειμερινό εξάμηνο Ακολουθιακός Κώδικας

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Παράδειγµα: Καταχωρητής 2-bit. Καταχωρητής 4-bit. Μνήµη Καταχωρητών

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ (Τ.Ε.Ι.) ΚΡΗΤΗΣ Τµήµα Εφαρµοσµένης Πληροφορικής & Πολυµέσων. Ψηφιακή Σχεδίαση. Κεφάλαιο 5: Σύγχρονη Ακολουθιακή

K24 Ψηφιακά Ηλεκτρονικά 9: Flip-Flops

ΑΣΚΗΣΗ 9. Tα Flip-Flop

Σχεδίαση Ψηφιακών Συστημάτων

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Καθιερωµένα Γραφικά Σύµβολα. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο 2005

Κεφάλαιο 7 ο. Γ. Τσιατούχας. VLSI Technology and Computer Architecture Lab. Ακολουθιακή Λογική 2

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

Σχεδιασμός Ψηφιακών Συστημάτων

ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2008

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Καταχωρητές 1

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

26-Nov-09. ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο Καταχωρητές 1. Διδάσκουσα: Μαρία Κ. Μιχαήλ

Ψηφιακή Σχεδίαση. Δρ. Μηνάς Δασυγένης Εργαστήριο Ψηφιακών Συστημάτων και Αρχιτεκτονικής Υπολογιστών

Κεφάλαιο 10 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Ακολουθιακή Λογική 2

Σχεδιασμός Ψηφιακών Συστημάτων

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Ανάλυση Ακολουθιακών Κυκλωμάτων 1

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

ΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

Εισαγωγή στην πληροφορική

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Ακολουθιακά Κυκλώματα: Μανδαλωτές και Flip-Flops 1

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΚΑΤΑΧΩΡΗΤΕΣ ΟΛΙΣΘΗΤΕΣ

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

Αυγ-13 Ακολουθιακά Κυκλώματα: Μανδαλωτές και Flip-Flops. ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2009.

Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ ΠΑΤΡΑ

ΠΕΡΙΕΧΟΜΕΝΑ ΠΕΡΙΕΧΟΜΕΝΑ.3 ΑΣΥΓΧΡΟΝΟΣ ΔYΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.5 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.7 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ ΜΕ LATCH.

Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Κυκλωμάτων» Χειμερινό εξάμηνο

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Καταχωρητές και Μετρητές 2. Επιμέλεια Διαφανειών: Δ.

ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ - VHDL ΑΝΤΩΝΗΣ ΠΑΣΧΑΛΗΣ

Α. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ

Ασύγχρονοι Απαριθμητές. Διάλεξη 7

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

Κεφάλαιο 6. Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα

Περιεχόμενα. Πρόλογος... XI. Κεφάλαιο 1. Συστήματα Βασισμένα σε FPGA Κεφάλαιο 2. Τεχνολογία VLSI Εισαγωγή Βασικές Αρχές...

Εργαστήριο Οργάνωσης Η/Υ. Δαδαλιάρης Αντώνιος

Καταχωρητές, Μετρητές και Ακολουθιακά Κυκλώματα

Καταχωρητές,Σύγχρονοι Μετρητές και ΑκολουθιακάΚυκλώματα

Ακολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος

Κεφάλαιο 3 ο Ακολουθιακά Κυκλώματα με ολοκληρωμένα ΤΤL

Ενότητα ΑΡΧΕΣ ΑΚΟΛΟΥΘΙΑΚΗΣ ΛΟΓΙΚΗΣ LATCHES & FLIP-FLOPS

Ψηφιακή Λογική Σχεδίαση

Ακολουθιακά Κυκλώµατα. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο Ακολουθιακά Κυκλώµατα (συν.) Ακολουθιακή Λογική: Έννοια

6 η Θεµατική Ενότητα : Σχεδίαση Συστηµάτων σε Επίπεδο Καταχωρητή

Εργαστήριο Ψηφιακών Κυκλωμάτων

Ψηφιακή Σχεδίαση Ενότητα 10:

6.1 Καταχωρητές. Ένας καταχωρητής είναι μια ομάδα από f/f αλλά μπορεί να περιέχει και πύλες. Καταχωρητής των n ψηφίων αποτελείται από n f/f.

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

Σχεδίαση Ψηφιακών Συστηµάτων

ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ & ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ ΥΛΙΚΟ ΚΑΙ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ. Ενότητα 1. Λογικής Σχεδίασης. Καθηγητής Αντώνης Πασχάλης

Σχεδίαση της Μονάδας Ελέγχου

7.1 Θεωρητική εισαγωγή

Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Σύγχρονοι Απαριθμητές. Διάλεξη 8

Τεχνικές σχεδιασμού μονοπατιών ολίσθησης

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Μετρητής Ριπής (Ripple Counter) Μετρητές (Counters) Μετρητής Ριπής (συν.

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙΔΕΥΤΙΚΟ ΙΔΡΥΜΑ ΛΑΜΙΑΣ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ. Τμήμα Ηλεκτρονικής. Πτυχιακή Εργασία

Αρχιτεκτονικές Υπολογιστών

Άσκηση 3 Ένα νέο είδος flip flop έχει τον ακόλουθο πίνακα αληθείας : I 1 I 0 Q (t+1) Q (t) 1 0 ~Q (t) Κατασκευάστε τον πίνακα

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Μετρητές 1

K24 Ψηφιακά Ηλεκτρονικά 10: Ακολουθιακά Κυκλώματα

ΑΣΚΗΣΗ 10 ΣΥΓΧΡΟΝΟΙ ΑΠΑΡΙΘΜΗΤΕΣ

Ολοκληρωμένα Κυκλώματα

HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI. 1 ΗΥ330 - Διάλεξη 7η - Ακολουθιακά Κυκλώματα

Εργαστήριο Οργάνωσης Η/Υ. Δαδαλιάρης Αντώνιος

Δημοκρίτειο Πανεπιστήμιο Θράκης Τμήμα Ηλεκτρολόγων Μηχανικών & Μηχανικών Υπολογιστών. Συστήματα VLSI. Πρόοδος Άνοιξη 2018

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΟΙ ΚΑΤΑΧΩΡΗΤΕΣ ΚΑΙ Η ΥΛΟΠΟΙΗΣΗ ΤΟΥΣ ΜΕ FLIP-FLOP ΚΑΙ ΠΥΛΕΣ

Ελίνα Μακρή

5. Σύγχρονα Ακολουθιακά Κυκλώματα

Φόρμα Σχεδιασμού Διάλεξης (ημ/α:15/10/07, έκδοση:0.1 ) 1. Κωδικός Μαθήματος : 2. Α/Α Διάλεξης : 1 1. Τίτλος : 1. Εισαγωγή στην Αρχιτεκτονική Η/Υ

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων

ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων

Μετρητής Ριπής ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ. Αναφορά 9 ης. εργαστηριακής άσκησης: ΑΦΡΟΔΙΤΗ ΤΟΥΦΑ Α.Μ.:

Xρονισμός ψηφιακών κυκλωμάτων

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 16: Μετρητές (Counters)

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΕΦΑΡΜΟΓΕΣ ΚΑΤΑΧΩΡΗΤΩΝ ΟΛΙΣΘΗΣΗΣ

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

Ακολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων

Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα. Σχεδίαση Ψηφιακών Συστημάτων. Ενότητα: ΚΑΤΑΧΩΡΗΤΕΣ - ΑΠΑΡΙΘΜΗΤΕΣ

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 13: Διαδικασία Σχεδιασµού Ακολουθιακών Κυκλωµάτων (Κεφάλαιο 6.

Transcript:

ΤΕΙ Δυτικής Ελλάδας Τμήμα Μηχανικών Πληροφορικής ΤΕ Εργαστήριο Σχεδίασης Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων «Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο 2016-2017 Διάλεξη 8 η : Μηχανές Πεπερασμένων Κaταστάσεων σε FPGAs Δρ. Παρασκευάς Κίτσος Επίκουρος Καθηγητής diceslab.cied.teiwest.gr E-mail: pkitsos@teimes.gr Αντίρριο 2017 1

ΠΕΡΙΕΧΟΜΕΝΑ Εισαγωγή Προδιαγραφές Σχεδιασμός 2

ΜΗΧΑΝΕΣ ΠΕΠΕΡΑΣΜΕΝΩΝ ΚΑΤΑΣΤΑΣΕΩΝ Χρησιμοποιεί καταχωρητές (Flip-Flops ή latches) για να αποθηκεύει τις καταστάσεις (states) της μηχανής Υπολογίζει την έξοδο της μηχανής που εξαρτάται από τις εισόδους και τις καταστάσεις της μηχανής Δύο είναι οι βασικές μηχανές καταστάσεων Η Mealy όπου οι έξοδοι είναι συνάρτηση της παρούσας κατάστασης και των εισόδων Η Moore όπου οι έξοδοι εξαρτώνται μόνο από τη παρούσα κατάσταση 3

ΣΧΕΔΙΑΓΡΑΜΜΑ ΜΗΧΑΝΗΣ ΠΕΠΕΡΑΣΜΕΝΩΝ ΚΑΤΑΣΤΑΣΕΩΝ 4

ΑΠΑΙΤΗΣΕΙΣ ΚΑΙ ΠΡΟΔΙΑΓΡΑΦΕΣ Ως προς την απόδοση Η περίοδος του ρολογιού προσδιορίζεται από τη καθυστέρηση της συνδυαστικής λογικής Επιφάνεια (εμβαδόν κυκλώματος) Συνήθως η επιφάνεια του συνδυαστικού κυκλώματος καθορίζει τη συνολική επιφάνεια της μηχανής καταστάσεων Κατανάλωση ενέργειας Συνήθως προσδιορίζεται από τη συνδυαστική λογική 5

ΜΟΝΤΕΛΑ ΜΗΧΑΝΩΝ ΚΑΤΑΣΤΑΣΕΩΝ Register-transfer: Περιγράφει τη συμπεριφορά της με συνδυαστικές εξισώσεις από τις κύριες εισόδους έως τις εισόδους των καταχωρητών State transition graph/table: Περιγράφει τη συμπεριφορά της μέσω των καταστάσεων και των εξόδων 6

REGISTER-TRANSFER ΜΟΝΤΕΛΟ Οι καταχωρητές παίρνουν τις τιμές τους από το συνδυαστικό κύκλωμα D Q D Q D Q Combinational logic D Q D Q D Q 7

STATE TRANSITION ΜΟΝΤΕΛΟ Κάθε μεταβολή περιγράφει μέρος της επόμενης κατάστασης και μέρος της εξόδου 0/010 S2 S1 1/100 S3 8

BLOCK ΔΙΑΓΡΑΜΜΑ Υπάρχει δυνατότητα σύνδεσης πολλών RT μηχανών για να φτιαχτεί μια μεγαλύτερη A B1 B2 9

ΣΥΜΒΟΛΙΚΕΣ ΤΙΜΕΣ Η περιγραφή της λειτουργίας μιας μηχανής μπορεί να γίνει με χρήση συμβολικών τιμών (a,b, γ,δ) αντί για δυαδικές τιμές Οι συμβολικές τιμές πρέπει να κωδικοποιηθούν κατά τη διάρκεια της υλοποίησης 10

STATE TRANSITION GRAPH vs. REGISTER TRANSFER Κάθε αναπαράσταση είναι καταλληλότερη για μερικές εφαρμογές (κάποιες μηχανές) Παράδειγμα: counter 11

COUNTER STATE TRANSITION GRAPH Κυκλική δομή 1/1 1/2 1/7 0 1 6 7 1/0 12

COUNTER REGISTER TRANSFER Περιγράφεται με πρόσθεση Next_count = count + 1 13

ΠΑΡΑΔΕΙΓΜΑ 2 ο : ΜΗΧΑΝΗ ΑΝΑΓΝΩΡΙΣΗΣ ΤΗΣ ΣΕΙΡΑΣ 01 Αναγνωρίζει τη σειρά των 01 σε μια σειριακή είσοδο recognizer 0 0 1 1 0 1 0 0 1 0 0 1 14

STATE TRANSITION GRAPH 1/0 0/0 0/0 Bit 1 Bit 2 1/1 15

MEALY vs. MOORE MHXANH Moore μηχανή Η έξοδος είναι συνάρτηση της παρούσας κατάστασης Mealy μηχανή Η έξοδος είναι συνάρτηση της παρούσας κατάστασης και των κύριων εισόδων 16

ΟΡΙΣΜΟΣ ΜΗΧΑΝΩΝ ΠΕΠΕΡΑΣΜΕΝΩΝ ΚΑΤΑΣΤΑΣΕΩΝ Οι μηχανές πεπερασμένων καταστάσεων υπολογίζουν την επόμενη κατάσταση N, τις κύριες εξόδους O από τη παρούσα κατάσταση S και τις κύριες εισόδους I Επόμενη κατάσταση N = δ(i,s) Έξοδοι (Mealy) O = λ(i,s). 17

ΔΙΚΤΥΑ ΜΗΧΑΝΩΝ I1 x I2 O1 M1 y M2 O2 Internal connections External connections 18

ΠΡΟΣΔΙΟΡΙΣΜΟΣ ΚΑΤΑΣΤΑΣΗΣ Ο προσδιορισμός κατάστασης είναι το βήμα που έχει μεγαλύτερη σχέση με τη μηχανή κατάστασης Σκοπός είναι να βρεθεί μια δυαδική αναπαράσταση της συμβολικής τιμής Ο προσδιορισμός αυτός παίζει σημαντικό ρόλο τόσο στο εμβαδόν του κυκλώματος όσο και στην απόδοση 19

ΒΕΛΤΙΣΤΟΠΟΙΗΣΗ ΤΗΣ ΚΑΤΑΣΤΑΣΗΣ Η κάθε κατάσταση επηρεάζει τη λογική κυκλώματος προσδιορισμού της επόμενης κατάστασης καθώς και τη λογική κυκλώματος των εξόδων Υπολογίζονται οι συνθήκες της λειτουργίας της μηχανής βασιζόμενες στη κάθε κατάσταση Το βέλτιστο κύκλωμα εξαρτάται από τη λογική κυκλώματος των εισόδων, τη λογική κυκλώματος των εξόδων και την αλληλεπίδρασή τους με τη λογική υπολογισμού της κατάστασης 20

ΣΥΓΧΡΟΝΗ ΣΧΕΔΙΑΣΗ Όλες οι λειτουργίες του κυκλώματος ελέγχονται από ένα ρολόι Όλοι οι χρονισμοί είναι σχετικοί με το ρολόι Αυτό δεν είναι το ίδιο σα να βελτιστοποιείται το κύκλωμα ως προς την απόδοση Πρέπει να γίνεται μεγάλη προσπάθεια για τον σωστό σχεδιασμό του κυκλώματος ώστε να μην υπάρχει αρνητικό αντίκτυπο στην ρυθμοαπόδοση του συνδυαστικού κυκλώματος 21

ΧΑΡΑΚΤΗΡΙΣΤΙΚΑ ΚΑΤΑΧΩΡΗΤΩΝ Το ρολόι χρησιμοποιείται για τη πυροδότηση των καταχωρητών Η χρονική συμπεριφορά των δεδομένων εισόδου σε σχέση με τη στιγμή πυροδότησης έχει αντίκτυπο στη τιμή που αποθηκεύετε Πότε η αποθηκευμένη τιμή εμφανίζεται στην έξοδο του καταχωρητή? Κατά πόσον υφίσταται ένα συνδυαστικό κύκλωμα (μονοπάτι) μεταξύ της εισόδου και της εξόδου? 22

ΤΥΠΟΙ ΚΑΤΑΧΩΡΗΤΩΝ Latch: Η πιθανή αλλαγή της εισόδου μεταφέρεται απευθείας στην έξοδο Flip-flop: Η ανάγνωση της εισόδου και η μεταφορά της στην έξοδο είναι δύο διαφορετικά γεγονότα (γίνεται σε δύο φάσεις) 23

ΡΟΛΟΙ (ΠΕΡΙΣΤΑΤΙΚΑ) Ένα περιστατικό ρολογιού εννοείται η αλλαγή του σήματος του ρολογιού Δύο αλλαγές 0-1 μετάβαση ή 1-0 μετάβαση Ελέγχει τη λειτουργία των καταχωρητών Τα δεδομένα εισόδου πρέπει να έχουν σταθερή τιμή τη στιγμή του γεγονότος (μετάβαση) 24

SETUP ΚΑΙ HOLD ΧΡΟΝΟΙ Χρόνος αποκατάστασης (setup time): Ο χρόνος που απαιτείται ώστε τα δεδομένα εισόδου (D) να είναι έγκυρα πριν τη μετάβαση του ρολογιού Χρόνος συγκράτησης (hold time): Ο χρόνος που πρέπει να παραμείνουν έγκυρα τα δεδομένα εισόδου μετά την ακμή του ρολογιού Καθυστέρηση διάδοσης : Ο χρόνος που απαιτείται ώστε τα δεδομένα να αντιγραφούν στην έξοδο Q setup event clock hold D changing stable time 25

ΚΥΚΛΟΣ ΡΟΛΟΓΙΟΥ Ονομάζεται το ποσοστό κατά το οποίο το σήμα του ρολογιού έχει τιμή ίση με το λογικό 1 50% 26

Απορίες???? 27