Ακολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος

Σχετικά έγγραφα
Ακολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος

7.1 Θεωρητική εισαγωγή

ΑΣΚΗΣΗ 9. Tα Flip-Flop

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

Κεφάλαιο 6. Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα

ΑΣΚΗΣΗ 9 ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ (COUNTERS)

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Καταχωρητές και Μετρητές 2. Επιμέλεια Διαφανειών: Δ.

Αρχιτεκτονικές Υπολογιστών

Κεφάλαιο 3 ο Ακολουθιακά Κυκλώματα με ολοκληρωμένα ΤΤL

ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

Ψηφιακά Συστήματα. 7. Κυκλώματα Μνήμης

ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2008

ΑΣΚΗΣΗ 7 FLIP - FLOP

ΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

Άσκηση 3 Ένα νέο είδος flip flop έχει τον ακόλουθο πίνακα αληθείας : I 1 I 0 Q (t+1) Q (t) 1 0 ~Q (t) Κατασκευάστε τον πίνακα

Ασύγχρονοι Απαριθμητές. Διάλεξη 7

Ελίνα Μακρή

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΟΙ ΚΑΤΑΧΩΡΗΤΕΣ ΚΑΙ Η ΥΛΟΠΟΙΗΣΗ ΤΟΥΣ ΜΕ FLIP-FLOP ΚΑΙ ΠΥΛΕΣ

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Ακολουθιακά Κυκλώματα: Μανδαλωτές και Flip-Flops 1

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

7 η Θεµατική Ενότητα : Καταχωρητές, Μετρητές και Μονάδες Μνήµης

ΨΗΦΙΑΚΗΛΟΓΙΚΗΣΧΕΔΙΑΣΗ

8.1 Θεωρητική εισαγωγή

8. Στοιχεία μνήμης. Οι δυο έξοδοι του FF είναι συμπληρωματικές σημειώνονται δε σαν. Όταν αναφερόμαστε στο FF εννοούμε πάντα την κανονική έξοδο Q.

Ενότητα ΑΡΧΕΣ ΑΚΟΛΟΥΘΙΑΚΗΣ ΛΟΓΙΚΗΣ LATCHES & FLIP-FLOPS

Εισαγωγή στην πληροφορική

ΠΕΡΙΕΧΟΜΕΝΑ ΠΕΡΙΕΧΟΜΕΝΑ.3 ΑΣΥΓΧΡΟΝΟΣ ΔYΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.5 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.7 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ ΜΕ LATCH.

6.1 Καταχωρητές. Ένας καταχωρητής είναι μια ομάδα από f/f αλλά μπορεί να περιέχει και πύλες. Καταχωρητής των n ψηφίων αποτελείται από n f/f.

Η συχνότητα f των παλµών 0 και 1 στην έξοδο Q n είναι. f Qn = 1/(T cl x 2 n+1 )

Α. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ

Ανάλυση Σύγχρονων Ακολουθιακών Κυκλωμάτων

Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ ΠΑΤΡΑ

Σχεδιασμός Ψηφιακών Συστημάτων

K24 Ψηφιακά Ηλεκτρονικά 9: Flip-Flops

Απαριθμητές. Παραδείγματα Απαριθμητής Modulo 4 ελαττούμενης δυαδικής μέτρησης (2 F-F).

Θέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το κατωτέρω διάγραμμα

ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Ψηφιακή Λογική Σχεδίαση

Ψηφιακά Συστήματα. 8. Καταχωρητές

Εργαστήριο Ψηφιακής Σχεδίασης

Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Καταχωρητές 1

Στοιχεία Μνήμης, JKκαιD (Flip-Flops) Μετρητής Ριπής (Ripple Counter)

ΑΠΟ ΤΑ ΘΕΜΑΤΑ ΤΩΝ ΠΑΝΕΛΛΗΝΙΩΝ ΕΞΕΤΑΣΕΩΝ ΚΕΦΑΛΑΙΟ 7-8 (ΚΑΤΑΧΩΡΗΤΕΣ & ΑΠΑΡΙΘΜΗΤΕΣ)

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Ακολουθιακή Λογική. Επιμέλεια Διαφανειών: Δ.

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers)

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Παράδειγµα: Καταχωρητής 2-bit. Καταχωρητής 4-bit. Μνήµη Καταχωρητών

Flip-Flop: D Control Systems Laboratory

26-Nov-09. ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο Καταχωρητές 1. Διδάσκουσα: Μαρία Κ. Μιχαήλ

Σύγχρονοι Απαριθμητές. Διάλεξη 8

Ψηφιακή Λογική Σχεδίαση

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙΔΕΥΤΙΚΟ ΙΔΡΥΜΑ ΛΑΜΙΑΣ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ. Τμήμα Ηλεκτρονικής. Πτυχιακή Εργασία

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης 2017

ΚΑΤΑΧΩΡΗΤΕΣ ΣΕΙΡΙΑΚΟΙ ΚΑΙ ΠΑΡΑΛΛΗΛΟΙ ΚΑΤΑΧΩΡΗΤΕΣ. Τύποι καταχωρητών: (α) σειριακής-εισόδου-σειριακής-εξόδου, (β) σειριακήςεισόδου-παράλληλης-εξόδου,

ΚΕΦΑΛΑΙΟ 6 ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ. 6.1 Εισαγωγή

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΚΑΤΑΧΩΡΗΤΕΣ ΟΛΙΣΘΗΤΕΣ

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

βαθµίδων µε D FLIP-FLOP. Μονάδες 5

Μετρητής Ριπής ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ. Αναφορά 9 ης. εργαστηριακής άσκησης: ΑΦΡΟΔΙΤΗ ΤΟΥΦΑ Α.Μ.:

3 ΤΕΛΟΣ 1ΗΣ ΑΠΟ 6 ΣΕΛΙ ΕΣ

ε. Ένα κύκλωμα το οποίο παράγει τετραγωνικούς παλμούς και απαιτείται εξωτερική διέγερση ονομάζεται ασταθής πολυδονητής Λ

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ (Τ.Ε.Ι.) ΚΡΗΤΗΣ Τµήµα Εφαρµοσµένης Πληροφορικής & Πολυµέσων. Ψηφιακή Σχεδίαση. Κεφάλαιο 5: Σύγχρονη Ακολουθιακή

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο Διάλεξη 8 η : Μηχανές Πεπερασμένων Κaταστάσεων σε FPGAs

Καταστάσεων. Καταστάσεων

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης Θέμα 1ο (3 μονάδες)

Απαριθμητές (Ασύγχρονοι Σύγχρονοι, Δυαδικοί Δεκαδικοί)

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΕΙΡΙΑΚΗ ΠΡΟΣΘΕΣΗ

15 ΤΕΛΟΣ 1ΗΣ ΑΠΟ 5 ΣΕΛΙ ΕΣ

Καταχωρητές,Σύγχρονοι Μετρητές και ΑκολουθιακάΚυκλώματα

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ Γ ΕΠΑΛ 14 / 04 / 2019

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Μετρητές 1

Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ ΠΑΤΡΑ

Ergast rio Yhfiak n Susthmˆtwn

ΑΣΚΗΣΗ 10 ΣΥΓΧΡΟΝΟΙ ΑΠΑΡΙΘΜΗΤΕΣ

Σχεδιασμός Ψηφιακών Συστημάτων

Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

ΠΑΝΕΛΛΑΔΙΚΕΣ ΕΞΕΤΑΣΕΙΣ ΗΜΕΡΗΣΙΩΝ ΕΠΑΛ (ΟΜΑΔΑ Α ) ΚΑΙ ΜΑΘΗΜΑΤΩΝ ΕΙΔΙΚΟΤΗΤΑΣ ΗΜΕΡΗΣΙΩΝ ΕΠΑΛ (ΟΜΑΔΑ Α ΚΑΙ Β ) ΠΕΜΠΤΗ 21 ΙΟΥΝΙΟΥ 2018

Αυγ-13 Ακολουθιακά Κυκλώματα: Μανδαλωτές και Flip-Flops. ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2009.

7. Ψηφιακά Ηλεκτρονικά

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΚΑΡΑΓΚΙΑΟΥΡΗΣ ΝΙΚΟΛΑΟΣ

Ακολουθιακά Κυκλώµατα. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο Ακολουθιακά Κυκλώµατα (συν.) Ακολουθιακή Λογική: Έννοια

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Μετρητής Ριπής (Ripple Counter) Μετρητές (Counters) Μετρητής Ριπής (συν.

Ψηφιακά Κυκλώματα (1 ο μέρος) ΜΥΥ-106 Εισαγωγή στους Η/Υ και στην Πληροφορική

Ψηφιακά Συστήματα. 9. Μετρητές

f(x, y, z) = y z + xz

Ψηφιακά Ηλεκτρονικά. Προαιρετική εργασία

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων

Σχεδίαση Βασικών Κυκλωµάτων. Χρ. Καβουσιανός. Επίκουρος Καθηγητής

Θέματα χρονισμού σε φλιπ-φλοπ και κυκλώματα VLSI

ΚΑΤΑΧΩΡΗΤΕΣ ΣΕΙΡΙΑΚΟΙ ΚΑΙ ΠΑΡΑΛΛΗΛΟΙ ΚΑΤΑΧΩΡΗΤΕΣ. Καταχωρητές παράλληλης-εισόδου-παράλληληςεξόδου. Καταχωρητές παράλληλης-εισόδου-σειριακής-εξόδου

Η κανονική μορφή της συνάρτησης που υλοποιείται με τον προηγούμενο πίνακα αληθείας σε μορφή ελαχιστόρων είναι η Q = [A].

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016

7. ΚΑΤΑΧΩΡΗΤΕΣ ΕΡΩΤΗΣΕΙΣ ΑΣΚΗΣΕΙΣ

15 ΤΕΛΟΣ 1ΗΣ ΑΠΟ 5 ΣΕΛΙ ΕΣ

ΣΥΝΟΛΟ ΣΕΛΙ ΩΝ: ΠΕΝΤΕ (5)

Transcript:

1

Συνδυαστικό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται ΜΟΝΟ από τις εισόδους του Εάν γνωρίζουμε τις τιμές των εισόδων του κυκλώματος, τότε μπορούμε να προβλέψουμε ακριβώς τις εξόδους του Ακολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος Για να μπορέσουμε να προβλέψουμε ακριβώς τις εξόδους του, εκτός από τις τιμές εισόδου πρέπει να γνωρίζουμε και την προηγούμενη τιμή του κυκλώματος Το πιο απλό ακολουθιακό κύκλωμα είναι το flip flop Υπάρχουν πολλά είδη flip flop, όλα εκτελούν όμως την ίδια εργασία Μπορούν να αποθηκεύσουν 1 bit πληροφορίας (0 ή 1) (1 flip flop = 1 bit πληροφορίας) Αποτελούν τη βάση για τα κυκλώματα μνήμης και καταχωρητών στους επεξεργαστές (εργαστήριο 8) συνδυάζοντας Ν flip flops μπορούμε να αποθηκεύσουμε ψηφιακές λέξεις των Ν bits Μπορούν να χρησιμοποιηθούν για διαίρεση της συχνότητας ενός τετραγωνικού παλμού (Μετρητές σημερινό εργαστήριο) 2

Ανεξαρτήτως είδους, σε όλα τα flip flops, την έξοδο τη συμβολίζουμε με To συμβολίζει «την τωρινή κατάσταση του flip flop», δηλαδή τι πληροφορία έχει αποθηκευμένη αυτή τη στιγμή το flip flop ( 0 ή 1 ) Σε όλα τα flip flop, εκτός από την τωρινή κατάσταση, δίνεται ταυτόχρονα και η ανάστροφη τωρινή κατάσταση Στους πίνακες αληθείας των flip flop, η επόμενη από την τωρινή κατάσταση του flipflop συμβολίζεται με + To + συμβολίζει «την πληροφορία που θα είναι αποθηκευμένη στο flip flop, μετά την τωρινή κατάσταση». Πολλά flip flop έχουν είσοδο : clock Η είσοδος αυτή στη ουσία είναι ένας τετραγωνικός παλμός, ο οποίος καθορίζει τη στιγμή στην οποία θα γίνει η αλλαγή κατάστασης στο flip flop Υπάρχουν 2 δυνατοί τρόποι πυροδότησης, ανάλογα με τον κατασκευαστή: στο ανερχόμενο μέτωπο του παλμού, ή στο κατερχόμενο μέτωπο του παλμού Η αλλαγή της κατάστασης του flip flop γίνεται ΜΟΝΟ τη στιγμή της πυροδότησης (ανερχόμενο ή κατερχόμενο μέτωπο) Οποιαδήποτε άλλη στιγμή, η κατάσταση του flipflop παραμένει σταθερή Η διαφορά του κατερχόμενου μετώπου είναι ότι στο τρίγωνο της εισόδου υπάρχει το κυκλικό σύμβολο του αντιστροφέα 3

Πολλά flip flop έχουν δύο επιπλέον εισόδους: PR=Preset και CL=Clear To Preset σημαίνει «προτοποθέτηση» και ουσιαστικά η τιμή του flip flop γίνεται 1 Το Clear σημαίνει «καθαρισμός» και ουσιαστικά η τιμή του flip flop flop γίνεται 0 Και οι δύο είσοδοι είναι ασύγχρονες. Αυτό σημαίνει ότι οι αλλαγές που επιφέρουν είναι ανεξάρτητες του clock και μπορούν να γίνουν οποιαδήποτε στιγμή και όχι απαραίτητα στο ανερχόμενο ή κατερχόμενο μέτωπο του παλμού Επειδή οι είσοδοι PR και CL έχουν αρνητική λογική, εάν δε θέλουμε να τις χρησιμοποιήσουμε, πρέπει να τις έχουμε συνέχεια σε λογικό 1. Όταν τοποθετούνται σε λογικό 0 ενεργοποιούνται S R + (επόμενη κατάσταση) 0 0 Ανεπίτρεπτη κατάσταση 0 1 + = 1 (φόρτωση 1 ) 1 0 + = 0 (φόρτωση 0 ) 1 1 + = (διατήρηση πληροφορίας) 4

Ένα από τα πιο συνηθισμένα flip flop, ειδικά στον προγραμματισμό των FPGAs Πολύ απλός πίνακας αληθείας: «Ότι δώσω στην είσοδο D, αυτό θα φορτωθεί στο flipflop στην επόμενη πυροδότηση Χρησιμοποιείται ως στοιχείο μνήμης D + (επόμενη κατάσταση) 0 + = 0 (φόρτωση 1 ) 1 + = 1 (φόρτωση 0 ) J K + (επόμενη κατάσταση) 0 0 + = (διατήρηση η πληροφορίας) ρ 0 1 + = 0 (φόρτωση 0 ) 1 0 + = 1 (φόρτωση 1 ) 1 1 + = (αντιστροφή πληροφορίας) 5

Ουσιαστικά είναι ένα J K flip flop με βραχυκυκλωμένες εισόδους. Άρα αρκεί να θυμόμαστε τον πίνακα αληθείας του J K και να πάρουμε μόνο τις καταστάσεις 0,0 και 1,1 Τ=0 Τ=1 J K + (επόμενη κατάσταση) 0 0 + = (διατήρηση πληροφορίας) 0 1 + = 0 (φόρτωση 0 ) 1 0 + = 1 (φόρτωση 1 ) 1 1 + = (αντιστροφή πληροφορίας) 6

Η γεννήτρια είναι εκείνο το στοιχείο που μας επιτρέπει να σχηματίσουμε τον τετραγωνικό παλμό που θα εισαχθεί στην είσοδο για να πυροδοτήσει το flip flop Τροφοδοσία +5V Έξοδος (τετραγωνικός παλμός) Ρυθμιστής της συχνότητας + Πυκνωτής Γείωση Μεγάλη προσοχή στην πολικότητα του πυκνωτή! 7

Δύο ανεξάρτητα J K flip flop Μεγάλη ΠΡΟΣΟΧΗ!!!! 11: Γείωση 4: Τροφοδοσία 2 και 6: Asynchronous clear (πρέπει οπωσδήποτε για να λειτουργήσουν τα flip flop να είναι στο λογικό 1, δηλαδή στην τροφοδοσία) Γενικότερα στα ψηφιακά πρέπει απαραίτητα ΟΛΕΣ ί ΟΛΕΣ οι είσοδοι ενός ί δ ό κυκλώματος να είναι συνδεδεμένες και όχι στον αέρα. Αυτό δεν είναι απαραίτητο για τις εξόδους Άρα το CLO, το CLEAR, το J και το Κ πρέπει να είναι οπωσδήποτε συνδεδεμένα 8

Ένας γρήγορος τρόπος για να ελέγξουμε εάν το 7473 λειτουργεί σωστά είναι να εκμεταλλευτούμε τον πίνακα αληθείας του JK flip flop, συνδέοντας τα J και Κ στην τροφοδοσία (J=K= 1 ) Σύμφωνα με τον πίνακα αληθείας, η κατάσταση του JK flip flop θα αλλάζει συνεχώς μεταξύ 0 και 1 όταν J=K= 1 Συνδέουμε κανονικά το ολοκληρωμένο (γεννήτρια, τροφοδοσία, γείωση και CLEAR) και στέλνουμε την έξοδο του JK σε ένα LED Εάν το 7473 λειτουργεί κανονικά, τότε στην έξοδο θα βγάζει εναλλάξ 0 και 1, επομένως το LED θα αναβοσβήνει συνεχώς J K + (επόμενη κατάσταση) 0 0 + = (διατήρηση πληροφορίας) 0 1 + = 0 (φόρτωση 0 ) 1 0 + = 1 (φόρτωση 1 ) 1 1 + = (αντιστροφή πληροφορίας) 9

Οι μετρητές είναι ακολουθιακά ψηφιακά κυκλώματα που χρησιμοποιούν χρονισμό και μνήμη Xρησιμοποιούνται μ για να μετρούν γεγονότα, γ, όπως τον αριθμό ωρολογιακών παλμών σε δεδομένο χρόνο (μέτρηση συχνότητας) ή για διαίρεση συχνότητας Στους μετρητές τα flip flop είναι συνδεδεμένα μεταξύ τους κατά τέτοιο τρόπο που να ακολουθούν μια προκαθορισμένη πορεία καταστάσεων, όταν ένας παλμός εφαρμόζεται στην είσοδο του κυκλώματος. Ανάλογα με το αν οι μεταβολές στις εξόδους των flip flop γίνονται ή όχι ταυτόχρονα, με έναν παλμού χρονισμού, χωρίζονται σε σύγχρονους και ασύγχρονους αντίστοιχα. Ανάλογα με τον μέγιστο αριθμό καταστάσεων, που μπορούν να μετρήσουν οι μετρητές λέγονται Modulus X ή Mod X (όπου Χ ο μέγιστος αριθμός) μετρητές Π.χ. ένας μετρητής που μετράει 16 διαφορετικές καταστάσεις ονομάζεται Mod 16 Δεκαδικός Δυαδικός A B C D 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 0 0 0 0 0 ê.ï.ê. D C B 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A 0 0 1 1 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 "1" J FFD D J FFC C J FFB B Χρόνος (t) J FFA K CL K CL K CL K CL A CL Κάθε φορά που η έξοδος του κάθε flip flop συνδέεται στο Clock του επόμενου, επιτυγχάνεται διαίρεση συχνότητας (διπλασιασμός της περιόδου) Η διαίρεση της συχνότητας των παλμών είναι ανάλογη με τη διαίρεση συχνότητας εμφάνισης των 0 και 1 στον πίνακα αληθείας 10

Δεκαδικός Δυαδικός A B C D 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 0 0 0 0 0 ê.ï.ê. D C B A "1" Χρόνος καθυστέρησης διάδοσης 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Χρόνος (t) D C B A J FFD J FFC J FFB J FFA K K K K Κάθε flip flop αλλάζει κατάσταση μόνο όταν όλα τα προηγούμενα από αυτό, γίνουν 1 11