4 SISTEME SECVENŢIALE

. 4 SISTEME SECVENŢIALE Aplicaţiile in acest capitol îşi propun să prezinte circuite secvenţiale sincrone şi asincrone cu un nivel e structurare superior faţă e cel al circuitelor prezentate în capitolul anterior. Pentru sinteza şi analiza acestor circuite există algoritmi, în timp ce un circuit e impuls este folosit atunci cân este cazul, prin simpla introucere a lui în sistem. 4. Consieraţii teoretice 4.. Sisteme secvenţiale asincrone Circuitele prezentate în capitolul anterior erau circuite secvenţiale, aică circuite cu porţi, care conţineau bucle e reacţie, conexiuni e la ieşirile sistemului la intrări. Funcţionarea acestor circuite nu poate fi explicată ecât acă ţinem seama e timpii e propagare prin porţi, coniţie ignorată e obicei la sistemele combinaţionale. Moelul logic asincron, care este folosit pentru analiza şi sinteza acestor sisteme, echivalează poarta logică reală cu o poartă logică ieală(realizează aceeaşi funcţie logică, ar timpul e propagare este nul) şi un element e întârziere, aşa cum se poate veea în figura 4.. Funcţionarea latch-ului cu inversoare, prezentat în capitolul anterior, este uşor explicată folosin moelul logic asincron. Bistabilele e tip sau JK au în componenţă structuri e porţi cu numeroase bucle interne, eci blocuri asincrone, eşi pe ansamblu, ele au fost astfel construite încât momentul e timp la care se moifică ieşirile să fie τ poarta reală poarta ieală element e întârziere Fig. 4. Moelul logic asincron

6 4 SISTEME SECVENŢIALE un front al semnalului e ceas. acă însă bistabilele componente ale unui sistem secvenţial complex nu primesc acelaşi semnal e ceas, eci nu comută simultan, atunci spunem că sistemul secvenţial este asincron. Un astfel e sistem asincron este numărătorul asincron, sau ivizorul e frecvenţă. Bistabilele in numărătoarele asincrone funcţionează într-un singur fel, şi anume, ca ivizoare e frecvenţă prin. Prin urmare, bistabilele in structură, fie că sunt e tip sau e tip JK, sunt transformate în bistabile e tip T, avân intrarea e ate T conectată la logic. Schimbânu-şi starea pe fiecare front activ al ceasului, ele ivizează prin frecvenţa semnalului aplicat pe intrarea e ceas. Figura 4. reprezintă schema unui ivizor e frecvenţă e 4 biţi realizat cu bistabile T. acă acceptăm că bistabilele comută pe frontul escrescător al ceasului, atunci se obţin formele e ună prezentate în figura 4.. La scara e timp la care s-a făcut simularea funcţionării nu se observă nimic eosebit şi iagrama stărilor pare a fi cea ieală. acă privim însă printr-o lupă e timp porţiunea selectată, vom obţine formele e ună in figura 4.4. Frontul escrescător al semnalului prouce comutarea primului bistabil, iar ieşirea lui, notată cu, se moifică cu o mică întârziere, ată e timpul e propagare a informaţiei prin porţile in structura bistabilului. Semnalul este ceasul pentru bistabilul, iar semnalul se moifică şi el cu o mică întârziere faţă e, şi aşa mai eparte. eci pe lângă cele 6 stări permanente, există un număr e stări tranzitorii. T T T 8 4 T 8 4 Fig. 4. ivizor e frecvenţă e 4 biţi Fig. 4. Forme e ună pentru ivizorul e frecvenţă e 4 biţi Fig. 4.4 Forme e ună văzute printr-o lupă e timp

4. Consieraţii teoretice 6 Avân în veere funcţionarea lor, analiza şi sinteza numărătoarelor asincrone nu riică probleme eosebite. În schimb, analiza şi sinteza sistemelor asincrone cu porţi logice este ificilă, pentru că timpul nu este iscretizat ca la sistemele sincrone. Starea următoare nu apare upă o perioaă e ceas, ci poate apare upă un multiplu e τ, τ fiin timpul e propagare prin poartă. Circuitul in figura 4.5, e exemplu, poate fi analizat prin stabilirea numărului minim e bucle. Consierân porţile ieale şi singurele întârzieri fiin introuse e cele bucle ale latch-urilor S R, tabelul tranziţiilor este cel alăturat circuitului in figură. Tabelul conţine curse(starea următoare iferă prin cel puţin biţi faţă e starea prezentă), ar ele nu sunt critice(cursa critică apare acă există posibilitatea ca stările următoare să fie iferite, aică să avem o funcţionare imprevizibilă). Tabelul tranziţiilor poate fi reus prin eliminarea stărilor care nu sunt total stabile (neîncercuite). q q q q q q q q q q q q Fig. 4.5 Structura unui bistabil e tip şi tabelul tranziţiilor Pentru sinteza unui sistem secvenţial asincron, coificarea stărilor in tabelul reus este importantă. Pentru eliminarea curselor critice, putem fi obligaţi să introucem stări suplimentare. Exemplul in figurile 4.6 şi 4.7 elimină complet cursele prin coificarea aiacentă a stărilor între care au loc tranziţii. P R q q Y ILE ILE ILE RES PLS PLS PLS ILE RES PLS RES ILE ILE RES RES P R q q Y ILE ILE ILE RES PLS PLS PLS ILE RESA PLS RESA RES RES ILE Fig. 4.6 Tabelul reus şi tabelul fără curse ILE RES RES P R q ILE RES q Y PLS RESA Fig. 4.7 Schema logică a circuitului şi iagrama e aiacenţă a stărilor

. 6 4 SISTEME SECVENŢIALE 4.. Sisteme secvenţiale sincrone Analiza şi sinteza sistemelor sincrone este mult mai comoă pentru proiectant, pentru că putem ignora întârzierile logicii combinaţionale, cu coniţia ca uratele stărilor, ate e frecvenţa ceasului, să fie semnificativ mai mari ecât întârzierile prin porţi. Timpul se transformă astfel intr-o mărime continuă într-una iscretă, perfect controlabilă prin semnalul e ceas aplicat sistemului. Sistemele secvenţiale sincrone, ca şi cele asincrone e altfel, pot fi uşor tratate folosin teoria automatelor cu stări finite. Un automat cu stări finite se efineşte formal prin cvintuplul A = ( X, Y,,λ,δ ), une entităţile componente au următoarea semnificaţie: X = { x, x,..., x n } - mulţimea configuraţiilor binare e intrare, { } Y= y, y,..., y r - mulţimea configuraţiilor binare e ieşire, { } = q, q,..., q p - mulţimea configuraţiilor binare e stare, λ : X - funcţia e tranziţie a stărilor, δ : X Y - funcţia e tranziţie a ieşirilor. atorită faptului că mulţimile X, Y şi sunt finite, circuitul se numeşte automat cu stări finite. Spaţiul timpului nu apare explicit în escrierea e mai sus. El este iscret şi este format in mulţimea numerelor întregi care semnifică multiplul e T, une T este perioaa upă care se comană o nouă moificare în circuit. Funcţiile e tranziţie se pot efini şi reprezenta prin tabele e tranziţii, grafuri, sau organigrame. Schema in figura 4.8 reprezintă un automat finit ale cărui ieşiri apar cu întârziere eoarece sunt trecute prin memorie. Ele pot fi obţinute şi imeiat, e la ieşirea CLC-ului. X CLC MEMORIE Y Fig. 4.8 Structura generală a unui automat finit Fără a fi absolut necesară, această separare în ouă blocuri funcţionale, logica combinaţională şi blocul e memorare, este eosebit e utilă în proiectare. Aceasta, eoarece blocul e memorare poate fi efinit foarte simplu, ca un registru paralel cu un număr suficient e bistabile, în funcţie e coificarea aoptată pentru stările sistemului, iar blocul e prelucrare este format intr-o logică combinaţională mai complexă şi mai greu e efinit. Efortul e proiectare este orientat spre sinteza circuitului combinaţional. Problema funamentală care se pune la sinteza automatelor finite este o problemă e optimizare. Proiectantul nu poate acţiona asupra numărului e intrări şi ieşiri in sistem, eoarece ele sunt ate prin specificaţiile e proiectare, ar are eplina libertate e a acţiona asupra mulţimii stărilor sistemului. Prin reucerea numărului e stări scae numărul

4. Consieraţii teoretice 6 C Y = Y = A Y Y= = Y Y= = X B Y = Y = X x A B C y y X Y Y Fig. 4.9 Exemplu e automat finit şi câteva mouri e reprezentare elementelor e memorie, eci a bistabilelor in structură, şi se reuce numărul funcţiilor e excitaţie, cu alte cuvinte complexitatea circuitului combinaţional. Poate că cea mai importantă chestiune este coificarea stărilor rămase upă reucere. acă variabilele e intrare sunt sincrone, aică se moifică în funcţie e semnalul e ceas, atunci o coificare care respectă anumite principii poate genera un circuit combinaţional foarte apropiat e optim, în timp ce o coificare întâmplătoare poate genera un circuit mult prea complicat. ar în orice situaţie, circuitul obţinut va funcţiona corect. acă însă variabilele e intrare sunt asincrone, aică se pot moifica oricân în timp, apare in nou problema întâlnită la cursele critice, iar rezolvarea ei se face prin alocarea unor couri aiacente stărilor care urmează testării variabilei asincrone (principiul epenenţei reuse e o variabilă). La nevoie, se pot introuce şi aici stări suplimentare. Sistemul in figura 4.9 are o singură intrare notată cu x, să presupunem eocamată că este sincronă, ouă ieşiri notate cu y şi y, şi un număr e trei stări notate cu A, B şi C. O coificare binară minimală a stărilor se poate face folosin numai biţi, aică ouă circuite bistabile, avân ieşirile şi. 4.. Hazar Prin hazar sau risc, înţelegem posibilitatea e moificare neaşteptată a ieşirii, pentru o urată foarte mică e timp, atorită întârzierilor prin porţi. El poate fi static, acă are loc o singură comutare a ieşirii la moificarea unei variabile, sau inamic, acă apar comutări multiple atorită unei singure tranziţii a unei intrări. Structurile combinaţionale cu ouă nivele e logică, care pot fi implementate într-o structură programabilă PL, nu generează hazar inamic. În sistemele secvenţiale sincrone nu se pune e obicei problema analizei hazarului, pentru că frontul activ al ceasului se aplică upă ce logica combinaţională a livrat valorile logice aşteptate ale funcţiilor e excitaţie. În sistemele asincrone însă, această analiză a hazarului şi găsirea unor moalităţi e eliminare a lui, este absolut necesară.

64 4 SISTEME SECVENŢIALE 4. emonstraţii practice Consieraţiile asupra alimentării panoului logic, formulate în primul capitol, rămân valabile şi aici. Panoul logic conţine circuitele integrate MMC 4 şi MMC 47, stuiate în capitolul anterior. Pentru implementarea automatului finit prezentat mai sus, se foloseşte un panou care conţine, conform figurii 4.4, 4 circuite integrate CMOS: MMC 4, MMC 45( buc.) şi MMC 4. Circuitul MMC 45 conţine câte multiplexoare, ar foaia lui e catalog nu a mai fost ată, eoarece conexiunile conform schemei in figură sunt eja realizate. Porţile ŞI-NU ale circuitului MMC 4 sunt folosite pentru generarea semnalului e, prin apăsarea butonului cu revenire e pe panou. Biţii e stare şi e ieşire sunt vizualizaţi prin intermeiul a 4 LE-uri. Starea logic este semnalizată prin aprinerea LE-ului corespunzător, iar cea e logic prin stingerea lui. Montajul se poate alimenta cu orice tensiune continuă, cuprinsă între 5 şi 5 Vcc. Un alt panou logic, estinat implementării aceluiaşi automat cu bistabile e tip şi memorie, este implementat upă schema in figura 4.6. Panoul conţine ouă circuite e memorie: 8S47, care este o memorie PROM şi MMN 4, o memorie RAM statică. Placa mai conţine circuitele MMC 4, MMC 4 şi MMC 466, ultimul avân în structură 4 comutatoare CMOS necesare pentru înscrierea, respectiv citirea atelor in memoria RAM. Vizualizarea stării şi a ieşirii se face tot cu ajutorul a 4 LE-uri. espre memorii vom iscuta în capitolul următor, ar circuitul este eja cablat şi utilizarea lui aici se poate face fără a avea prea multe cunoştinţe espre memorii. Montajul se alimentează cu tensiunea e 5 Vcc, atorită prezenţei circuitelor e memorie. e fapt, tensiunea sursei este e circa 5,6-5,7 V in cauza ioei serie e protecţie la alimentare inversă. in acest motiv se măsoară cu voltmetrul tensiunea e 5 Vcc între catoul ioei e protecţie şi masă. 4.. Se implementează numărătorul asincron in figura 4., folosin bistabile e tip. Rezultă circuitul in figura 4.. Se verifică funcţionarea montajului. Se pot vizualiza stările tranzitorii? Moificaţi circuitul pentru a obţine un numărător asincron cu 6 stări care să numere în sens escrescător. Repetaţi implementările folosin bistabile e tip JK şi verificaţi funcţionarea corectă a circuitelor. 4 4 Fig. 4. Schema logică a ivizorului e frecvenţă cu bistabile e tip Fig. 4. Forme e ună pentru circuitul in figura 4. V

4. emonstraţii practice 65 4.. Se realizează numărătorul sincron in figura 4., care realizează tranziţiile =. Sinteza circutului se face cu ajutorul tabelului tranziţiilor in figură. Folosin tabelul tranziţiilor pentru bistabilul e tip JK se euc funcţiile e excitaţie pentru fiecare intre cele ouă bistabile. e ce spunem că este un numărător sincron? Refaceţi circuitul pentru a moifica sensul e numărare şi verificaţi funcţionarea lui. Puteţi construi acelaşi numărător, ar folosin bistabile e tip? Care intre cele ouă soluţii este mai avantajoasă şi e ce? J K J K x x x x x x x x J = K = J = K = J K J K Fig. 4. Schema logică a unui numărător sincron cu bistabile e tip JK Fig. 4. Forme e ună pentru circuitul in figura 4. V 4.. Se foloseşte panoul logic cu bistabile şi multiplexoare pentru implementarea automatului finit reprezentat în figura 4.9. Schema logică a circuitului este ată în figura 4.4. Se verifică funcţionarea corectă a montajului prin urmărirea tuturor tranziţiilor posibile in organigramă sau tabel. Figura 4.5 reprezintă tabelul tranziţiilor, tabel ce a fost construit pe baza tranziţiilor in organigramă şi care este foarte util pentru sinteza schemei logice a circuitului. Simbolul poate fi sau logic(on' t care). S-a folosit această notaţie pentru a evita confuzia cu semnalul e intrare, notat aici cu X. Implementarea memoriei se face cu oi bistabili e tip care comută sincron. Circuitul logic combinaţional are intrările X, şi şi trebuie să genereze la ieşire funcţiile binare = şi =. Nu este necesară minimizarea funcţiilor binare şi pentru că toţi termenii canonici sunt isponibili la ieşirile multiplexoarelor. Reacţia e la ieşirea memoriei la intrarea în CLC se realizează prin conectarea ieşirilor şi la intrările e selecţie ale multiplexoarelor. Conexiunile la intrările multiplexoarelor se realizează în funcţie e alegerea conexiunilor e reacţie.

. 66 4 SISTEME SECVENŢIALE X X MUX w MUX w Y w MUX w MUX Y Fig. 4.4 Schema logică a automatului implementat cu multiplexoare X Y Y Fig. 4.5 Tabelul tranziţiilor acă privim tabelul tranziţiilor observăm că pentru starea prezentă A, coificată prin =, starea următoare este fie B(coul = ), fie C(coul = ). ecizia este luată în funcţie e valoarea logică a variabilei e intrare X. Se vee că pentru stările B şi C valoarea lui este o constantă, =, iar valoarea lui este epenentă e valoarea lui X : pentru X=, =, iar pentru X=, =. eci putem spune că = X. Celelalte ouă multiplexoare au prima intrare(notată cu ) conectată la valorile logice ale ieşirilor în starea prezentă A, aică Y = şi Y =. Acelaşi raţionament se face şi pentru celelalte stări. V 4..4 Se foloseşte panoul logic cu bistabile şi memorii. Cele ouă circuite integrate, memoria PROM 8S47 şi memoria RAM MMN 4, sunt estinate implementării logicii combinaţionale a automatului finit. Blocul e memorie in figura 4.8 este un registru estinat memorării stării curente şi este realizat, ca şi până acum, cu cele ouă bistabile e tip. Memoria e tip ROM este un circuit combinaţional, care furnizează la ieşiri informaţia conţinută în harta memoriei (tabelul in figura 4.7), în timp ce memoria RAM este un emulator e ROM, aică un circuit care simulează prezenţa unei memorii ROM în circuit. Memoria RAM nu conţine o informaţie utilă la cuplarea alimentării şi e aceea în primul rân trebuie să înscriem atele in tabel în memorie (vezi subcapitolul 5.).

. 4. emonstraţii practice 67 X A9 A8 A7 A6 A5 A4 A A A A PROM O O O O4 Y Y Fig. 4.6 Schema logică a automatului implementat cu memorie PROM A A A O O O O4 X Y Y Fig. 4.7 Harta memoriei pentru schema logică in figura 4.6 Circuitul 8S47 este realizat în tehnologie Schottky TTL şi conţine 5 cuvinte e câte 8 biţi. Memoria RAM MMN 4 este realizată în tehnologie NMOS şi conţine 4 cuvinte e câte 4 biţi. Memoria PROM in figura 4.6 este un circuit generic e 4 cuvinte ( linii e aresare A 9... A, care sunt intrări) e câte 4 biţi (4 linii e ate O 4... O, care sunt ieşiri). Automatul conceput foloseşte numai 6 intre cele 4 cuvinte, conform tabelului e tranziţii in figură. Verificarea funcţionării circuitului cu memorie PROM se face imeiat, prin simpla verificare a tranziţiilor in tabel. Comentaţi cuplajul TTL CMOS. Pentru circuitul cu memorie RAM, trebuie să introucem e la început atele necesare în memorie. În acest scop, pentru a asigura aresa e start a memoriei la cuplarea alimentării (A = A = A = ), comutatorul S are pârghia înspre comutatoarele S şi S(în jos), iar comutatorul S în reapta (vezi fig. 4.8). Intrarea X este conectată la masă. Cele 4 comutatoare notate cu S sunt estinate introucerii celor 4 biţi pe cuvânt în memorie. acă pârghia este în jos, bitul corespunzător este pe logic, iar acă este în sus, pe logic. upă fixarea cuvântului orit prin poziţionarea celor 4 comutatoare, acesta este introus în memorie prin riicarea şi coborârea înapoi a pârghiei comutatorului S (activarea şi ezactivarea semnalului WE - WRITE ENABLE ). Pe urmă se moifică aresa pentru introucerea unui nou cuvânt prin acţionarea în cele ouă sensuri a comutatorului S (pentru a genera cele fronturi ale semnalului e ceas - CLOCK ). Pentru introucerea atelor în memorie urmărim harta memoriei in figura 4.7. acă în locul comutatoarelor S şi S există butoane cu revenire, atunci ele sunt acţionate o singură ată.

.. 68 4 SISTEME SECVENŢIALE LEURI S ( IN ATE) S (WE) S () Fig. 4.8 Amplasarea comutatoarelor şi a LE-urilor pe panou atele se introuc e la comutatoarele S, e la stânga la reapta, în orinea ată în tabel. Pentru înscrierea celor 6 cuvinte utile în memorie se parcurg următorii paşi: a) se fixează comutatoarele S pe poziţiile se acţionează în sus şi în jos comutatorul S (WE) se acţionează stânga - reapta comutatorul S () b) se fixează comutatoarele S pe poziţiile se acţionează în sus şi în jos comutatorul S (WE) se acţionează stânga - reapta comutatorul S () se mută X pe logic (borna e 5Vcc) c) se fixează comutatoarele S pe poziţiile se acţionează în sus şi în jos comutatorul S (WE) se acţionează stânga - reapta comutatorul S () ) se fixează comutatoarele S pe poziţiile se acţionează în sus şi în jos comutatorul S (WE) se acţionează stânga - reapta comutatorul S () se mută X pe logic (borna e masă) e) se fixează comutatoarele S pe poziţiile se acţionează în sus şi în jos comutatorul S (WE) se acţionează stânga - reapta comutatorul S () se mută X pe logic (borna e 5Vcc) f ) se fixează comutatoarele S pe poziţiile se acţionează în sus şi în jos comutatorul S (WE) se acţionează stânga - reapta comutatorul S () se mută X pe logic (borna e masă) in acest moment atele sunt stocate în memorie şi se verifică funcţionarea corectă a automatului, urmărin tranziţiile in organigramă. Întreruperea alimentării uce la piererea informaţiei in memorie şi se impune repetarea operaţiilor e scriere a celor 6 cuvinte în memoria RAM. 4..5 Comparaţi cele ouă tipuri e implementări prezentate: cu multiplexoare şi cu memorie. Ce avantaje şi ezavantaje prezintă fiecare intre cele ouă soluţii? Propuneţi şi alte moalităţi e implementare a automatului şi schiţaţi schemele logice pentru fiecare caz în parte (folosiţi pentru implementarea blocului e memorie fie bistabile e tip JK, fie un registru, fie un numărător).

... 4. Probleme rezolvate 69 4..6 Ce înseamnă coificare care urmăreşte principiul epenenţei reuse faţă e o variabilă? În cazul nostru variabila X poate fi asincronă? Alegeţi o altă coificare a stărilor şi arătaţi sub formă tabelară harta memoriei precum şi operaţiunile necesare pentru înscrierea atelor în memorie. Verificaţi funcţionarea circuitului obţinut. 4. Probleme rezolvate 4.. Să se analizeze circuitul in figura 4.9 şi să se reprezinte formele e ună şi iagrama stărilor. Să se stabilească numărul e stări netranzitorii P şi raportul e ivizare N. J J = out K K Fig. 4.9 Schema logică a unui ivizor e frecvenţă realizat cu bistabile e tip JK Rezolvare: Fig. 4. Forme e ună pentru circuitul in figura 4.9 Analiza circuitului se face prin esenarea formelor e ună, ţinân seamă e întârzierile prin porţi şi bistabile. Figura 4. prezintă analiza PSpice a circuitului. Stările tranzitorii se atorează timpilor e propagare prin bistabile. iagrama stărilor pentru circuitul analizat este: =, une stările tranzitorii sunt subliniate. Rezultă imeiat P = 4 şi N =. V 4.. Să se proiecteze un circuit basculant cu bucle, une reprezintă întârzierea proprie circuitelor logice şi traseelor e conexiune. În repaus, intrările I, I şi I sunt în logic. Atunci cân intrarea I i trece în logic, ieşirea y i trece în logic acă era în logic, I I y y I CLC y Fig. 4. Un circuit secvenţial asincron

7 4 SISTEME SECVENŢIALE sau îşi păstrează starea acă era în logic. La revenirea intrării I i în logic, ieşirile y i îşi păstrează vechea valoare. Amitem că se moifică o singură intrare, iar comenzile se exclu reciproc, aică I I = I I = I I = I I I. Rezolvare: = În conformitate cu cerinţele problemei, formele e ună ar putea fi cele in figura 4.. upă evienţierea stărilor istincte ale sistemului se construieşte tabelul tranziţiilor şi al ieşirilor in figura 4., valorile in tabel fiin starea următoare şi ieşirile y y y : I I I y y y 4 5 4 5 Fig. 4. Stările sistemului euse in formele e ună 4 5, y y y I I I, 4,, -, - - -, 4,, -, - - -, 4,, -, - - -, 4,, -, - - - 5, 4,, -, - - - 5, 4,, -, - - - Fig. 4. Tabelul tranziţiilor şi al ieşirilor Cele 6 stări ale sistemului sunt compatibile ouă câte ouă, eci avem în final stări istincte. Pentru prevenirea hazarului şi a curselor critice, ouă stări succesive trebuie să aibă couri aiacente(care iferă printr-un singur bit). Cum între fiecare intre cele stări există tranziţii bilaterale, o coificare binară minimală cu biţi nu este posibilă. Folosim pentru fiecare stare un co e biţi, astfel încât să existe o coresponenţă irectă între variabilele e stare, şi şi ieşirile sistemului y, y şi respectiv y : i = yi, une i =, şi. Atribuim eci, conform formelor e ună stabilite în figura 4., stărilor şi coul, stărilor şi coul, iar stărilor 4 şi 5 coul. Pentru a respecta şi coniţiile e aiacenţă, mai introucem starea, care este atinsă la fiecare tranziţie pentru foarte scurt timp(stare tranzitorie). Tabelul tranziţiilor stărilor sau al ieşirilor este reprezentat în figura 4.4. Folosin iagrame Veitch-Karnaugh pentru 6 variabile, se minimizează funcţiile i, i =, şi, iar cu ajutorul ecuaţiilor obţinute se construieşte schema logică a circuitului, care este prezentată în figura 4.5. Aici întârzierile între stări nu sunt ate e un ceas extern, ci numai e timpii e propagare prin porţi.

4. Probleme rezolvate 7 I I I - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - I I I I I I I I = = = = Fig. 4.4 Tabelul tranziţiilor şi iagramele Karnaugh pentru funcţia acă grupăm zerourile in iagrama prezentată în figura e mai sus, obţinem expresia lui : = I I, sau = I I. În mo asemănător rezultă şi celelalte ecuaţii: = I I şi = I I. I = y I = y I = y Fig. 4.5 Schema logică a circuitului Fig. 4.6 Formele e ună obţinute prin simulare PSPICE

. 7 4 SISTEME SECVENŢIALE Figura 4.6 verifică corectituinea sintezei prin analiză, folosin o simulare PSPICE. Formele e ună coinci cu cele in figura 4., cu excepţia stării iniţiale, în care toate intrările sunt la logic. Ieşirile circuitului au o valoare logică necunoscută, pentru că circuitul nu a fost iniţializat. În circuitele reale există cu siguranţă la ieşiri una intre cele ouă valori logice posibile, sau. Aceeaşi problemă apare şi la sistemele secvenţiale sincrone cu bistabile integrate. 4.. Să se analizeze sistemul secvenţial in figura 4.7, reprezentân cronograma, tabelul tranziţiilor şi iagrama stărilor acestuia. Arătaţi că circuitul este un oscilator şi stabiliţi perioaa e oscilaţie. Fig. 4.7 Schema logică a circuitului Rezolvare: acă ţinem seama e întârzierile prin porţi, rezultă formele e ună in figura 4.8. Semnalele la ieşirile porţilor sunt perioice, cu perioaa T = ( ). Tabelul tranziţiilor şi iagrama stărilor sunt prezentate în figura 4.9. Fig. 4.8 Cronograma circuitului in figura 4.7 - - Fig. 4.9 Tabelul tranziţiilor şi iagrama stărilor 4..4 Să se proiecteze un bistabil cu basculare ublă pe front, respectiv care basculează pe ambele fronturi ale semnalului e ceas.

4. Probleme rezolvate 7 Rezolvare: Circuitul căutat este un sistem secvenţial asincron, implementat cu porţi, care trebuie să basculeze ca un bistabil la aplicarea unui front crescător, sau escrescător, pe intrarea e ceas. Notăm cu C intrarea e ceas şi cu intrarea e ate, iar cu ieşirea. Ca orice bistabil, trebuie să aibă şi o ieşire, ar eocamată ea nu ne preocupă, pentru că o putem obţine cu un simplu inversor e la ieşirea. Formele e ună care escriu funcţionarea circuitului sunt ate în figură. C 4 5 5 6 7 8 7 9 5 Fig. 4. Formele e ună şi stările sistemului 4 5 6 7 8 9 C, y, 5, -, - -,, - 4,, -, 4, - -, 5, 6, - - - 6, 7, - - 8, 7, - - 8, 7, 9, 5, - - Fig. 4. Tabelul tranziţiilor şi al ieşirii Tabelul tranziţiilor in figura 4. sugerează că sistemul are 4 stări istincte. Respectân coniţia ca ouă stări între care au loc tranziţii să aibă couri aiacente, alegem următoarele couri binare: stările compatibile şi primesc coul, stările compatibile şi 4, coul, stările compatibile 5 şi 6, coul, iar stările compatibile 7, 8 şi 9 primesc coul rămas. Evient că sunt posibile şi alte coificări binare. Cu aceste couri, rezultă tabelul reus al tranziţiilor in figura 4.. Se escompune în iagrame Veitch-Karnaugh şi se euc expresiile minime pentru funcţiile, şi. C, y,,,,,,,,,,,,,,, - Fig. 4. Tabelul reus al tranziţiilor şi coificarea stărilor

74 4 SISTEME SECVENŢIALE Rezultă următoarele ecuaţii: = C C C C = C = y acă implementăm acum sistemul folosin numai ouă nivele e logică (porţi ŞI şi porţi SAU), obţinem un circuit care conţine 4 porţi logice, iar analiza circuitului prin simulare PSpice generează formele e ună in figura 4.. Verificaţi acă circuitul funcţionează corect şi comentaţi apariţia spike -ului la momentul e µs pe traseul lui. Ce se întâmplă acă orim să folosim un circuit cu număr mai mic e porţi? Ecuaţiile e mai sus se pot transforma aşa cum se vee mai jos şi rezultă un circuit care conţine numai porţi logice. Verificaţi prin simulare PSPICE funcţionarea circuitului şi comentaţi rezultatele obţinute. ( C ) ( ) ( ) C y = = = Fig. 4. Formele e ună obţinute prin simulare PSPICE 4..5 Să se proiecteze un sistem numeric care să asigure funcţionarea automată a barierelor la o trecere la nivel peste calea ferată. Sistemul are intrări, notate cu x şi x, ate e stările unor contacte amplasate e o parte şi e alta a şoselei. Ieşirea y comană închierea barierelor. Rezolvare: Avem e proiectat un sistem sincron cu comportament asincron, atorită intrărilor, care se pot moifica în orice moment e timp. Frecvenţa semnalului e ceas CLOCK, este mult mai mare ecât rata e moificare a intrărilor. Presupunem că atunci cân contactele sunt închise(trece trenul) avem logic pe intrări, iar comana e închiere a barierelor se ă pentru logic la ieşire. Stările sistemului au fost marcate irect pe formele e ună rezultate prin simulare PSPICE in figura 4.4, une s-au consierat trenuri scurte sau lungi, care vin intr-o parte sau cealaltă a barierei. Fig. 4.4 Sistemul are 9 stări istincte, numerotate e la la 8

. 4. Probleme rezolvate 75, y, y x x, 4, -,, - 7,,,, - -,, - - 4 5, 4, 8, - 5 5, 6, 6, - - 6, 7, 7, - 8 - - 8, 6, x x, 4, -, = =7,, 7,, = 6,, - 6, 4= 5= 8 5, 4, 8, 6, Coificarea binară a stărilor:, = = 7, = 6, 4 = 5 = 8 Fig. 4.5 Tabelul tranziţiilor. Reucerea şi coificarea stărilor upă reucerea stărilor rămân 4 stări istincte, care sunt coificate aşa cum se arată în figura 4.5. Se minimizează funcţiile e excitaţie şi ieşirea, rezultân ecuaţiile care permit implementarea circuitului cu bistabile e tip şi porţi logice: = xx x, = xx x, şi y =. Ar putea exista probleme în funcţionare, acă ne uităm la tabelul tranziţiilor şi la courile alese? Observăm că există o situaţie în care se face o tranziţie e la o stare la alta, eşi cele ouă stări nu au couri aiacente. Este aceasta o problemă reală şi acă a, atunci cum ar putea fi rezolvată? V 4..6 Un sistem secvenţial are intrări şi o ieşire care etectează orice secvenţă e 4 stări succesive pentru care cele ouă intrări sunt ientice. La etectarea acestei secvenţe ieşirea capătă valoarea logică atât timp cât intrările sunt ientice. Să se proiecteze sistemul. Rezolvare: Avem e proiectat un sistem sincron cu comportament sincron, eoarece moificarea intrărilor este ată e semnalul e ceas. Stările sistemului au fost marcate irect pe formele e ună rezultate prin simulare PSPICE in figura 4.6. Se observă in tabelul tranziţiilor at în figura 4.7 că sistemul are 4 stări istincte. Coificarea propusă a stărilor generează următoarele expresii pentru funcţiile e excitaţie şi ieşire: x x ( ) =, = x x şi y = x x Problema se putea rezolva mai simplu, acă observam e la început că x = x înseamnă x x = şi obţineam un sistem cu o singură intrare x = x x.. Fig. 4.6 Sistemul are 5 stări istincte, numerotate e la la 5

76 4 SISTEME SECVENŢIALE, y x x,,,,,,,, 4,, 4,, 4 5,, 5,, 5 5,, 5,, Sistemul are 4 stări istincte. Alegem următoarele couri binare 4 = 5 Fig. 4.7 Tabelul tranziţiilor. Reucerea şi coificarea stărilor 4..7 Se consieră automatul finit escris e organigrama in figură. Să se implementeze circuitul folosin bistabile e tip şi avân: a) număr minim e porţi b) multiplexoare cu 4 căi e intrare c) memorie ROM e cuvinte a câte 4 biţi ) un circuit combinaţional format in memorie ROM e 4 cuvinte a câte 4 biţi şi multiplexoare. Reprezentaţi harta memoriei. A X B C X X X4 Rezolvare: Fig. 4.8 Organigrama care escrie funcţionarea automatului finit Construim tabelul tranziţiilor urmărin organigrama. Sistemul are bistabile şi 4 intrări, al căror sincronism cu ceasul nu ne preocupă, courile stărilor fiin eja ate. Oricum, acă variabilele X şi X pot fi şi asincrone, variabilele X şi X 4 sunt obligatoriu sincrone. X X X X 4 x x x x x x x x x x x x x x x x x x x x x x x x Fig. 4.9 Tabelul tranziţiilor pentru organigrama in figura 4.8

4. Probleme rezolvate 77 a) Pentru implementarea cu porţi este necesară minimizarea funcţiilor binare = şi =. Folosim iagramele Veitch-Karnaugh conensate. b) Urmărin tabelul tranziţiilor se poate face uşor implementarea funcţiilor cu multiplexoare, la fel ca în exemplul prezentat la punctul 4... x 4 x x 4 x x x x x 4 x x x x 4 MUX W MUX W a Fig. 4.4 Soluţiile problemei pentru punctele a şi b b c) Cele 6 variabile necesită folosirea unui număr e cipuri e memorie ROM e 5 cuvinte ( ), avân ieşiri cu stări (figura 4.4.a). Variabila suplimentară, aici x, selectează citirea atelor numai e la circuitul selectat. Se poate utiliza şi un singur circuit e memorie e cuvinte a câte 4 biţi şi ouă multiplexoare cu câte intrări. esenaţi schema logică şi comparaţi cele ouă implementări propuse. ) O altă soluţie e implementare cu memorie este ată în figura 4.4.b. Orice soluţie care foloseşte un cip e memorie ROM trebuie să aibă şi harta memoriei, care inică conţinutul memoriei ROM. eci soluţia in figura 4.4.b este completă. Este evient că toate aceste soluţii implementează numai logica combinaţională a automatului finit. Se vee că cele ouă bistabile e tip nu sunt reprezentate în scheme. x x x 4 x A4 O A O A ROM O A A O OE A4 O A O A ROM O A A O OE a O A O ROM O A O OE x x x 4 x MUX W MUX MUX A A O O O O b Fig. 4.4 Soluţiile problemei pentru punctele c şi 4..8 Să se facă sinteza unui circuit e generare a stărilor e WAIT pentru microprocesoarele 88, 885 şi Z8, folosin formele e ună in figura e mai jos. Încercaţi şi o soluţie e implementare cu registre e eplasare. Arătaţi moul e conectare a circuitului la fiecare intre cele trei microprocesoare pe 8 biţi.

78 4 SISTEME SECVENŢIALE WAIT REUEST (intrare) REAY (ieşire) WAIT (ieşire) Fig. 4.4 Formele e ună pentru problema 4..8 Rezolvare: Semnalul e intrare WAIT REUEST este consierat asincron, eşi ar putea fi chiar sincron sau sincronizabil cu semnalul e ceas. Pentru simplitate vom nota acest semnal cu x, iar ieşirile REAY şi WAIT cu y şi respectiv y. x y y 4 4 x,,, - 4, - 4,, Fig. 4.4 Stările circuitului şi tabelul tranziţiilor acă alocăm celor 4 stări courile : =, =, = şi 4 =, atunci obţinem următoarele ecuaţii pentru logica combinaţională: = x, = x, y = şi y =. esenaţi schema logică a circuitului. O soluţie alternativă, agreată e multe ori în practică, este implementarea cu registru. Chiar acă ea introuce un bistabil în plus, se reuce numărul e porţi folosite. Funcţiile e ieşire REAY şi WAIT sunt generate pentru anumite secvenţe ale intrării WAIT REUEST. Atât timp cât intrarea este în logic, REAY = WAIT =, coniţie ce trebuie îneplinită pentru oricare intre stările interne =,, sau ale sistemului. La trecerea intrării în logic, ieşirile ale bistabilelor trec succesiv prin stările, şi una intre stările eja menţionate anterior. În starea = ieşirile circuitului sunt y y =, iar în starea = ieşirile sunt y y =. Se construieşte tabelul e aevăr pentru funcţiile e ieşire, avân ca variabile ieşirile bistabilelor, se minimizează folosin iagramele Veitch-Karnaugh şi se obţine schema logică in figura 4.44. Pentru conectarea acestui circuit la o schemă cu microprocesor trebuie să avem informaţii e catalog espre microprocesorul utilizat. WAIT REUEST REAY R R R WAIT RESET Fig. 4.44 Schema logică a circuitului implementat cu registru V