Τυπικζσ Γλώςςεσ Περιγραφήσ Υλικοφ Εργαςτήριο 4

Transcript

1 Τμήμα Μησανικών Πληποφοπικήρ, Τ.Ε.Ι. Ηπείπος Ακαδημαϊκό Έτορ , 6 ο Εξάμηνο Τυπικζσ Γλώςςεσ Περιγραφήσ Υλικοφ Εργαςτήριο 4 Διδάςκων Τςιακμάκησ Κυριάκοσ, Phd MSc in Electronic Physics (Radioelectrology) Computer and Electronic Circuits Technology MSc in Science - Agricultural Engineering

2 Εργαςτήριο 4 Πφλεσ Θα υλοποιήςουμε όλεσ τισ γνωςτζσ πφλεσ OR AND NOT NOR NAND XOR XNOR

3 Αρχική Διαδικαςία Υλοποίηςησ - ΑΔΥ Αρχική Διαδικαςία Υλοποίηςησ - ΑΔΥ Σε όλα τα πειράματα θα ακολουθήςετε την παρακάτω διαδικαςία αντικαθιςτώντασ το όνομα ΜΥΝΑΜΕ Με το αντίςτοιχο τησ Άςκηςησ όπωσ LabAnd, LabXor κτλ 1. Να δημιουργηθεί ζνα νζο Project με όνομα ΜΥΝΑΜΕ 2. Πατήςτε File->New 3. Δημιουργία VHDL file 4. Save ςε όνομα ΜΥΝΑΜΕ.vhd 5. Compile 6. Πατήςτε File->New 7. Δημιουργία Vector Waveform File 8. Save ςε όνομα ΜΥΝΑΜΕ.vwf 9. Δεξί κλίκ ςτην αριςτερή ςτήλη 10.Insert -> Insert Node or Bus 11. Node Finder 12. Pins:All + List 13. Προςθήκη όλων και πατήςτε ΟΚ 14. Πατήςτε το κουμπί τησ προςομοίωςησ

4 library ieee; entity Lab4And is end Lab4And; architecture behav1 of Lab4And is if ((x='1') and (y='1')) then end behav1; architecture behav2 of Lab4And is F <= x and y; end behav2; Εργαςτήριο 4 - Πφλη AND Lab4And Αρχική Διαδικαςία Υλοποίηςησ - ΑΔΥ 1. Να δημιουργηθεί ζνα νζο Project με όνομα Lab4And 2. Πατήςτε File->New 3. Δημιουργία VHDL file 4. Save ςε όνομα Lab4And.vhd 5. Compile 6. Πατήςτε File->New 7. Δημιουργία Vector Waveform File 8. Save ςε όνομα Lab4And.vwf 9. Δεξί κλίκ ςτην αριςτερή ςτήλη 10.Insert -> Insert Node or Bus 11. Node Finder 12. Pins:All + List 13. Προςθήκη όλων και πατήςτε ΟΚ 14. Πατήςτε το κουμπί τησ προςομοίωςησ

5 library ieee; entity Lab4Or is end Lab4Or; architecture OR_arch of Lab4Or is Εργαςτήριο 4 - Πφλη OR Lab4Or if ((x='0') and (y='0')) then end OR_arch; architecture OR_beh of Lab4Or is F <= x or y; end OR_beh;

6 library ieee; entity Lab4Not is end Lab4Not; Εργαςτήριο 4 - Πφλη NOT Lab4Not architecture behv1 of Lab4Not is if (x='0' and y='0') then end behv1; architecture behv2 of Lab4Not is F <= x nor y; end behv2;

7 library ieee; entity Lab4Nor is end Lab4Nor; architecture behv1 of Lab4Nor is Εργαςτήριο 4 - Πφλη NOR Lab4Nor if (x='0' and y='0') then end behv1; architecture behv2 of Lab4Nor is F <= x nor y; end behv2;

8 library ieee; entity Lab4Nand is end Lab4Nand; architecture behv1 of Lab4Nand is Εργαςτήριο 4 - Πφλη NAND Lab4Nand if (x='1' and y='1') then end behv1; architecture behv2 of Lab4Nand is end behv2; F <= x nand y;

9 library ieee; entity Lab4Xor is end Lab4Xor; architecture behv1 of Lab4Xor is Εργαςτήριο 4 - Πφλη XOR Lab4Xor if (x/=y) then end behv1; architecture behv2 of Lab4Xor is F <= x xor y; end behv2;

10 library ieee; entity Lab4Xnor is end Lab4Xnor; architecture behv1 of Lab4Xnor is Εργαςτήριο 4 - Πφλη XNOR Lab4Xnor if (x/=y) then end behv1; architecture behv2 of Lab4Xnor is F <= x xnor y; end behv2;