Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ211

Σχετικά έγγραφα
ΗΜΥ211 Εργαστήριο Ψηφιακών Συστηµάτων

Υλοποίηση Πλήρη Αθροιστή με χρήση: Α) Ψηφιακών Πυλών Β) Αποκωδικοποιητή (74138)και Γ) Πολυπλέκτη(74153)

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο Βασικές Συνδυαστικές Συναρτήσεις και. Διδάσκουσα: Μαρία Κ. Μιχαήλ

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2008

Καταχωρητές,Σύγχρονοι Μετρητές και ΑκολουθιακάΚυκλώματα

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Καταχωρητές, Μετρητές και Ακολουθιακά Κυκλώματα

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Βασικές Συνδυαστικές Συναρτήσεις και Κυκλώματα 1

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Στοιχειώδης Λογικές Συναρτήσεις

2 η Θεµατική Ενότητα : Σύνθετα Συνδυαστικά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

6.1 Θεωρητική εισαγωγή

Ψηφιακή Λογική και Σχεδίαση

Σχεδιασμός Αποκωδικοποιητή και υλοποίηση του στο Logisim και στο Quartus. Εισαγωγή στο Logisim

Στοιχεία Μνήμης, JKκαιD (Flip-Flops) Μετρητής Ριπής (Ripple Counter)

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

ΑΣΚΗΣΗ 6 ΠΟΛΥΠΛΕΚΤΕΣ (MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMUX)

Behavioral & Mixed VHDL Architectures Finite State Machines in VHDL

Behavioral & Mixed VHDL Architectures Finite State Machines in VHDL

Περιεχόµενα. Στοιχειώδης Λογικές Συναρτήσεις. Αποκωδικοποίηση (Decoding) Ενεργοποίηση Συνάρτησης (Enabling)

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ211

Κυκλώµατα µε MSI. υαδικός Αθροιστής & Αφαιρέτης

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Συνδυαστική Λογική. Επιμέλεια Διαφανειών: Δ.

ΑΣΚΗΣΗ 8 ΠΟΛΥΠΛΕΚΤΕΣ ( MULTIPLEXERS - MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMULTIPLEXERS - DEMUX)

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Ψηφιακή Σχεδίαση. Ενότητα: ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ No:07. Δρ. Μηνάς Δασυγένης. Τμήμα Μηχανικών Πληροφορικής και Τηλεπικοινωνιών

i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)

ΑΣΚΗΣΗ 6 ΑΠΟΚΩΔΙΚΟΠΟΙΗΕΣ ( DECODERS )

ΣΧΟΛΗ ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ & ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers)

Εργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Παράδειγµα: Καταχωρητής 2-bit. Καταχωρητής 4-bit. Μνήµη Καταχωρητών

26-Nov-09. ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο Καταχωρητές 1. Διδάσκουσα: Μαρία Κ. Μιχαήλ

4.1 Θεωρητική εισαγωγή

Ενότητα 7 ΑΠΟΚΩΔΙΚΟΠΟΙΗΤΕΣ - ΚΩΔΙΚΟΠΟΙΗΤΕΣ ΑΠΟΠΛΕΚΤΕΣ - ΠΟΛΥΠΛΕΚΤΕΣ

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Καταχωρητές 1

9. OIΚΟΥΜΕΝΙΚΕΣ ΠΥΛΕΣ ΠΟΛΛΑΠΛΩΝ ΕΙΣΟ ΩΝ

Η κανονική μορφή της συνάρτησης που υλοποιείται με τον προηγούμενο πίνακα αληθείας σε μορφή ελαχιστόρων είναι η Q = [A].

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων Τµήµα Επιστήµης Υπολογιστών Χειµερινό Εξάµηνο

Οικουμενικές Πύλες (ΝΑΝD NOR), Πύλη αποκλειστικού Η (XOR) και Χρήση KarnaughMaps

w x y Υλοποίηση της F(w,x,y,z) με πολυπλέκτη 8-σε-1

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων

Συνδιαστική Λογική με Πολυπλέκτες και Αποκωδικοποιητές: Σχεδιασμός ενός Πλήρους Αθροιστή

Ψηφιακά Συστήματα. 6. Σχεδίαση Συνδυαστικών Κυκλωμάτων

ΦΟΙΤΗΤΡΙΑ : ΒΟΥΛΓΑΡΙ ΟΥ ΜΑΡΙΑ, ΑΕΜ: 2109 ΕΠΙΒΛΕΠΩΝ : ΚΑΛΟΜΟΙΡΟΣ ΙΩΑΝΝΗΣ, ΕΠΙΚΟΥΡΟΣ ΚΑΘΗΓΗΤΗΣ

Συνδιαστική Λογική µε Πολυπλέκτες και Αποκοδικοποιητές: Σχεδιασµός ενός Πλήρους Αθροιστή

ΕΙΣΑΓΩΓΗ ΣΤΟΥΣ ΥΠΟΛΟΓΙΣΤΕΣ. ΜΑΘΗΜΑ 2 ο. ΑΛΓΕΒΡΑ Boole ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ

ΑΣΚΗΣΗ 4 ΣΧΕΔΙΑΣΗ ΑΡΙΘΜΗΤΙΚΩΝ ΛΟΓΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

ΑΣΚΗΣΗ 8 η -9 η ΣΧΕΔΙΑΣΗ ΑΡΙΘΜΗΤΙΚΗΣ ΛΟΓΙΚΗΣ ΜΟΝΑΔΑΣ ΤΕΣΣΑΡΩΝ ΔΥΑΔΙΚΩΝ ΨΗΦΙΩΝ

ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο Ένα συνδυαστικό κύκλωµα µπορεί να περιγραφεί από: Φεβ-05. n-είσοδοι

Υπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM).

f(x, y, z) = y z + xz

5.1 Θεωρητική εισαγωγή

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα. Σχεδίαση Ψηφιακών Συστημάτων. Ενότητα: ΚΑΤΑΧΩΡΗΤΕΣ - ΑΠΑΡΙΘΜΗΤΕΣ

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Άλλες Αριθμητικές Συναρτήσεις/Κυκλώματα

Λογικός Σχεδιασµός και Σχεδιασµός Η/Υ. ΗΜΥ-210: Εαρινό Εξάµηνο Σκοπός του µαθήµατος. Ψηφιακά Συστήµατα. Περίληψη. Εύρος Τάσης (Voltage(

PLD. Εισαγωγή. 5 η Θεµατική Ενότητα : Συνδυαστικά. PLAs. PLDs FPGAs

ΚΕΦΑΛΑΙΟ Συνδυαστικά Κυκλώµατα. 3.2 Σχεδιασµός Συνδυαστικής Λογικής 3.3 ιαδικασία Ανάλυσης 3.4 ιαδικασία Σχεδιασµού.

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II

Μία μέθοδος προσομοίωσης ψηφιακών κυκλωμάτων Εξελικτικής Υπολογιστικής

Παράρτηµα Γ. Τα Βασικά της Λογικής Σχεδίασης. Οργάνωση και Σχεδίαση Υπολογιστών Η ιασύνδεση Υλικού και Λογισµικού, 4 η έκδοση

ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ Ι ΕΞΕΤΑΣΕΙΣ ΦΕΒΡΟΥΑΡΙΟΥ 2010

ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

ΗΜΥ 100 Εισαγωγή στην Τεχνολογία ιάλεξη 11

Περίληψη ΗΜΥ-210: Λογικός Σχεδιασµός. Λογικές Πύλες. BUFFER, NAND και NOR. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο 2005

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΕΙΡΙΑΚΗ ΠΡΟΣΘΕΣΗ

"My Binary Logic" Ένας προσομοιωτής λογικών πυλών στο Scratch

Συστηµάτων ΗΜΥ211. Στόχοι Εργαστηρίου. Πανεπιστήμιο Κύπρου. Πανεπιστήμιο Κύπρου. Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ211 Χειµερινό 2013

ΗΜΥ 100 Εισαγωγή στην Τεχνολογία

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 17: Αναδιατασσόµενη Λογική Προγραµµατιζόµενο Υλικό

ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΥΠΡΟΥ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ

C D C D C D C D A B

Δείγμα Τελικής Εξέτασης στο ΗΜΥ213. Διδάσκοντας: Γιώργος Ζάγγουλος

ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

Εργαστηριακή Άσκηση 4: Ιεραρχική σχεδίαση και προσχεδιασμένοι πυρήνες

1 Περίληψη Η εργασία έγινε στα πλαίσια του μαθήματος των Ψηφιακών Ηλεκτρονικών Συστημάτων με σκοπό αρχικά την εκμάθηση της γλώσσας VHDL (Very High Spe

Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές

Πράξεις με δυαδικούς αριθμούς

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

Σχεδιασμός Πλήρους Αθροιστή/Αφαιρέτη

ΑΣΚΗΣΗ 9η-10η ΑΡΙΘΜΗΤΙΚΗ-ΛΟΓΙΚΗ ΜΟΝΑΔΑ ΕΝΟΣ ΨΗΦΙΟΥ (1-BIT ALU)

Σχεδιασμός Συνδυαστικού κυκλώματος και υλοποίηση στο Quartus (a) με πύλες: and, or, xor και not (b) μόνο με πύλες nand2 και (c) με Vhdl (dataflow)

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων

ηµιουργία Αρχείου Πρότζεκτ (.qpf)

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Μετρητής Ριπής (Ripple Counter) Μετρητές (Counters) Μετρητής Ριπής (συν.

a -j a 5 a 4 a 3 a 2 a 1 a 0, a -1 a -2 a -3

Επίπεδο Ψηφιακής Λογικής (The Digital Logic Level)

e-book ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ ΑΣΚΗΣΕΙΣ

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων

σύνθεση και απλοποίησή τους θεωρήµατα της άλγεβρας Boole, αξιώµατα του Huntington, κλπ.

Διδάσκoντες: Γιώργος Ζάγγουλος και Λάζαρος Ζαχαρία. Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

Εργαστήριο Ψηφιακής Σχεδίασης

Περίληψη. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο υαδική Αφαίρεση. υαδική Αφαίρεση (συν.) Ακόµη ένα παράδειγµα Αφαίρεσης.

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

Σχεδιασμός Συνδυαστικού κυκλώματος και υλοποίηση στο Quartus και στο Logisim. Υλοποίηση κυκλώματος μόνο με πύλες Nand 2 εισόδων.

Ενότητα 4 ΛΟΓΙΚΕΣ ΣΥΝΑΡΤΗΣΕΙΣ ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ ΔΥΟ ΕΠΙΠΕΔΩΝ

Transcript:

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ2 Χειµερινό 23 Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ2 υαδικός Αθροιστής, Πολυπλέκτες και Αποκωδικοποιητές Εβδοµάδα: 5

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ2 Χειµερινό 23 Στόχοι Εργαστηρίου Με την ολοκλήρωση αυτού του εργαστηρίου, θα πρέπει να είστε σε θέση:. Να υλοποιείτε κυκλώµατα δυαδικού αθροιστή διαφόρων µεγεθών. 2. Nα ορίζετε διαφορετικούς σχεδιασµούς ως Top-Level Entity, να δηµιουργείτε σύµβολα από δικούς σας σχεδιασµούς (αρχεία.bsf), και να είστε σε θέση να ρυθµίζετε σωστά τις σχετικές παραµέτρους στο Quartus II. 3. Να σχεδιάζετε και να χρησιµοποιείτε διάφορα κυκλώµατα αποκωδικοποιητών και πολυπλεκτών σε άλλες εφαρµογές. 4. Να δηµιουργείτε και να χρησιµοποιείτε σωστά τους διαύλους (data/address busses) και τις ονοµασίες καλωδίων στο Quartus II. 5. Να ρυθµίζετε πλήρως τις παραµέτρους σε µια προσοµοίωση και να υπολογίζετε τις χρονικές καθυστερήσεις που προκύπτουν σε κάποιο σχεδιασµό. 2

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ2 Χειµερινό 23 Πλήρης Αθροιστής (Full adder) X Y Cin Cout Sum 3

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ2 Χειµερινό 23 Αποκωδικοποιητής 2-σε-4 Σχεδιάστε ένα αποκωδικοποιητή -σε-2 Οκτ-3 MKM - 4

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ2 Χειµερινό 23 Αποκωδικοποιητής 2-σε-4, ενεργός µε χαµηλή τάση (active low) MKM - 5

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ2 Χειµερινό 23 Υλοποίηση υαδικού Αθροιστή µε χρήση Αποκωδικοποιητή S(X,Y,Z) = Σm(,2,4,7) C(X,Y,Z) = Σm(3,5,6,7) MKM - 6

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ2 Χειµερινό 23 Αποκωδικοποιητής µε Enable MKM - 7

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ2 Χειµερινό 23 Πολυπλέκτες (Multiplexers) Κύκλωµα που «επιλέγει» δυαδική πληροφορία από µία από τις εισόδους και την κατευθύνει στη µοναδική έξοδο. Επίσης γνωστό ως «επιλογέας» (selection circuit). Η επιλογή ελέγχεται από ένα σύνολο εισόδων, ο αριθµός των οποίων εξαρτάται από τον # των εισόδων (δεδοµένων). Για ένα πολυπλέκτη2 n -σε-, υπάρχουν2 n + n είσοδοι: 2 n είσοδοι δεδοµένων και n είσοδοι επιλογής, έτσι ώστε ο συνδυασµός των bit τους να καθορίζει την είσοδο δεδοµένων που θα επιλεγεί. MKM - 8

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ2 Χειµερινό 23 Πολυπλέκτες (συν.) έξοδος είσοδοι δεδοµένων είσοδοι επιλογής MKM - 9

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ2 Χειµερινό 23 2-σε- MUX Αφού υπάρχουν 2 είσοδοι δεδοµένων, 2 = 2 n= Υπάρχει µια είσοδος επιλογής S: S = επιλέγει την είσοδο I S = επιλέγει την είσοδο I Υλοποιεί την συνάρτηση: Ι Ι 2-to- MUX S Υ Υ = S I + SI Το λογικό διάγραµµα: Decoder Enabling Circuits S I Y MKM - I

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ2 Χειµερινό 23 2-σε- MUX (συν.) Προσέξετε ότι τα διάφορα µέρη του πολυπλέκτη δείχνουν: Ένα -σε-2 Αποκωδικοποιητή ύο κυκλώµατα ενεργοποίησης (enable circuits) Μια πύλη OR 2-εισόδων Τα πιο πάνω συνδυάζονται για να µας δώσουν τον πολυπλέκτη, τα κυκλώµατα ενεργοποίησης και η πύλη OR 2- εισόδων δίνουν ένα κύκλωµα 2 2 AND-OR, όπου οι 4 είσοδοι του προέρχονται από τις 2 εισόδους δεδοµένων και τις 2 εισόδους του αποκωδικοποιητή: 2 είσοδοι δεδοµένων -σε-2 αποκωδικοποιητή (παράγουν τους ελαχιστόρους) 2 2 AND-OR Γενικά, για έναν πολυπλέκτη2 n -σε-: 2 n είσοδοι δεδοµένων, n εισόδους επιλογής n-σε-2 n αποκωδικοποιητή 2 n 2 AND-OR MKM -

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ2 Χειµερινό 23 Παράδειγµα: 4-σε- MUX S Decoder S 4 3 2 AND-OR S Decoder S I I Y Y I 2 I 3 MKM - 2

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ2 Χειµερινό 23 Παράδειγµα: 4-σε- MUX (συν.) S Decoder δηλώνει επενεργοποίηση S 4 3 2 AND-OR S Decoder S I I Y Ι 2 Y I 2 Ι 2 I 3 MKM - 3

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ2 Χειµερινό 23 Πλήρης Αθροιστής µε χρήση Multiplexer X Y Cin Cout Sum 4

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ2 Χειµερινό 23 Εργαστηριακή Άσκηση 3 Σχεδιάστε έναν πλήρη αθροιστή ος bit µε πύλες 2 εισόδων. ηµιουργήστε το σύµβολο του πιο πάνω σχεδιασµού και χρησιµοποιήστε για την υλοποίηση αθροιστή 4 bit. Ελέγξτε την ορθή του λειτουργία πραγµατοποιώντας 3 τυχαίες (random) προσθέσεις διάρκειας 3ns η κάθε µία. Υλοποιήστε ένα πλήρη αθροιστή ος bit (α) µε τη χρήση 2 πολυπλεκτών 4 σε και (β) µε τη χρήση ενός αποκωδικοποιητή 3 σε 8. Για περισσότερες λεπτοµέριες διαβάστε την άσκηση 3. 5

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ2 Χειµερινό 23 Μαθησιακά Αποτελέσµατα Με την ολοκλήρωση αυτού του εργαστηρίου θα πρέπει να µπορείτε να: Υλοποιείτε κυκλώµατα δυαδικού αθροιστή. Ορίζετε διαφορετικούς σχεδιασµούς ως Top-Level Entity, να δηµιουργείτε σύµβολα από δικούς σας σχεδιασµούς και να είστε σε θέση να ρυθµίζετε σωστά τις σχετικές παραµέτρους στο Quartus II. Σχεδιάζετε και να χρησιµοποιείτε τα κυκλώµατα αποκωδικοποιητών και πολυπλεκτών σε άλλες εφαρµογές. Ορίζετε και να χρησιµοποιείτε σωστά τους διαύλους και τις ονοµασίες καλωδίων στο Quartus II. Ρυθµίζετε πλήρως τις παραµέτρους σε µια προσοµοίωση και να υπολογίζετε τις χρονικές καθυστερήσεις που προκύπτουν σε κάποιο σχεδιασµό. 6