Ηλεκτρονική Μάθημα VIΙΙ Ψηφιακά Κυκλώματα Υλοποίηση Λογικών Συναρτήσεων Καθηγητής Αντώνιος Γαστεράτος Τμήμα Ε.ΔΙ.Π. Μηχανικών Δρ. Αθανάσιος Παραγωγής Ψωμούλης και Διοίκησης, Δ.Π.Θ. Τμήμα Μηχανικών Παραγωγής και Διοίκησης, Δ.Π.Θ.
Πύλες Οι λογικές πύλες είναι ηλεκτρονικές συσκευές που υλοποιούν βασικές Boolean πράξεις και άλλες λογικές συναρτήσεις. Οι βασικές λογικές πύλες αντιστοιχούν στις βασικές λογικές πράξεις. Αποτελούνται από ηλεκτρονικά στοιχεία (διόδους, τρανζίστορς και αντιστάσεις), διασυνδεδεμένα έτσι ώστε να είναι εφικτή η εκτέλεση λογικών λειτουργιών / πράξεων ΚΑΙ (AND), Η (OR), ΟΧΙ (NOT).
Πύλη Ή x y x+y
Πύλη ΚΑΙ x y x y
Πύλη ΟΧΙ x x
Πύλες τριών εισόδων x y z x+y+z x y z 0 0 0 0 0 0 0 1 1 0 x y z x+y+z x y z x y z 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 x y x+y x y x y z x+y+z z x y z
Πύλες με άρνηση x y (x+y) x y (x y)
Πύλες Αποκλειστικού Ή x y z = x y z = x y 0 0 0 1 x y x y x y x y 0 1 1 0 1 0 1 0 1 1 0 1
Παράδειγμα Να κατασκευαστεί μία πύλη Αποκλειστικού-Ή με τις θεμελιώδεις πύλες. Από τον πίνακα αληθείας της πράξης Αποκλειστικού-Ή μπορούμε να εξάγουμε ότι x y = Σ(m 1, m 2 ) = x y + x y. x y x y
Αποκλειστικό Ή τριών εισόδων x y z x y z x y x y z x y z x y z xyz 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1
Παράδειγμα Η συνάρτηση της ισοτιμίας χρησιμοποιείται για την ανίχνευση σφαλμάτων στη μετάδοση σήματος. Τα ψηφιακά σήματα, όσο ανθεκτικά και αν είναι στο θόρυβο, δεν παύουν να επηρεάζονται από αυτόν. Αν ένα bit ενός σήματος αλλάξει κατά τη μετάδοση, ανάλογα με την εφαρμογή στην οποία χρησιμοποιείται, μπορεί να προκαλέσει σημαντικό πρόβλημα. Η εναλλαγή κατάστασης σε ένα bit λόγω θορύβου μπορεί να ελεγχθεί με ένα κύκλωμα που παράγει την ισοτιμία πριν από τη μετάδοση και ένα άλλο που ελέγχει την ισοτιμία μετά τη μετάδοση. Σε περίπτωση που ανιχνευθεί τέτοιο σφάλμα η μετάδοση επαναλαμβάνεται. Τόσο το κύκλωμα που παράγει την ισοτιμία όσο και αυτό που την ελέγχει δεν είναι παρά πύλες Αποκλειστικού-Ή. Στο παρακάτω σχήμα παρουσιάζουμε μία γραμμή μετάδοσης ψηφίων του κώδικα BCD, το καθένα από τα οποία αποτελείται από 4 bit. Το MSB του BCD αριθμού 5 (1001) αλλάζει κατάσταση λόγω θορύβου κατά τη μετάδοση. Έτσι ο BCD αριθμός που λαμβάνεται στην άλλη άκρη της γραμμής μετάδοσης είναι ο 1 (0001). 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 0 1 0
Απομονωτής x z = x x x 0 0 1 1
Απομονωτής τριών καταστάσεων 1 ΕΝ x x x 0 x υψηλή αντίσταση
Απομονωτές - αντιστροφείς τριών καταστάσεων ΕΝ ΕΝ ΕΝ ΕΝ
Λογικά κυκλώματα Η υλοποίηση των λογικών συναρτήσεων γίνεται με λογικά κυκλώματα, δηλαδή με κυκλώματα τα οποία σχεδιάζονται και υλοποιούνται με λογικές πύλες. Η απεικόνισή των λογικών κυκλωμάτων γίνεται με σχηματικά διαγράμματα στα οποία παρουσιάζονται οι πύλες και οι μεταξύ τους συνδέσεις. x y x y F=Σ(m 0, m 1, m 2 )
Παράδειγμα Χρησιμότητα απλοποίησης λογικών συναρτήσεων: Η συνάρτηση: F(x,y,z) = y z + x y + x y z απλοποιείται στην F(x,y,z) = z + x y x y z x y z x y F F z
Παράδειγμα Ένα υβριδικό αυτοκίνητο χρησιμοποιεί δύο κινητήρες, έναν ηλεκτρικό και έναν βενζινοκινητήρα. Ο ελεγκτής του αυτοκινήτου είναι αυτός που αποφασίζει για κάθε περίπτωση ποιος από τους δύο κινητήρες τίθεται σε λειτουργία. Στο παρόν παράδειγμα θα κάνουμε απλουστευμένη υπόθεση ότι οι δύο κινητήρες δεν μπορεί να δουλεύουν ταυτόχρονα και ότι η επιλογή το κινητήρα που θα δουλεύει γίνεται με βάση μία σειρά απλών λογικών κανόνων. Το αυτοκίνητο έχει: έναν αισθητήρα (Α) που παράγει λογικό 1 όταν πατηθεί το φρένο, έναν αισθητήρα (Β) που παράγει λογικό 1 όταν πατηθεί το γκάζι, έναν αισθητήρα (C) που παράγει λογικό 1 όταν ο ρυθμός κατανάλωσης ηλεκτρικής ενέργειας ξεπεράσει ένα προκαθορισμένο όριο και τέλος έναν αισθητήρα (D) ο οποίος παράγει λογικό 1 όταν η θερμοκρασία του ηλεκτροκινητήρα ξεπεράσει ένα προκαθορισμένο όριο. Να σχεδιάσετε το συνδυαστικό κύκλωμα το οποίο θέτει σε λειτουργία ηλεκτροκινητήρα αν ισχύουν οι παρακάτω κανόνες: a) το φρένο και το γκάζι δεν είναι πατημένα ή b) το φρένο είναι πατημένο και ταυτόχρονα η θερμοκρασία του ηλεκτροκινητήρα δεν ξεπερνά το προκαθορισμένο όριό της ή c) το γκάζι είναι πατημένο και ταυτόχρονα ο ρυθμός κατανάλωσης ηλεκτρικής ενέργειας δεν ξεπερνά το προκαθορισμένο όριό του. d) Σε όλες τις άλλες περιπτώσεις λειτουργεί ο βενζινοκινητήρας.
Παράδειγμα A B C D HK BK=ΗΚ 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 0 1 0 0 1 0 1 1 0 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 1 0 1 0 0 1 0 1 1 0 1 0 1 0 CD ΗΚ ΑΒ 00 01 11 10 00 1 1 1 1 01 1 1 0 0 11 1 1 0 1 10 1 0 0 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 0 1 1 0 1 1 1 0 1 0 1 1 1 1 0 1
Παράδειγμα Α Β C D HK BK
Οικουμενικότητατα πύλης ΟΧΙ-ΚΑΙ Η πύλη ΟΧΙ-ΚΑΙ ονομάζεται και οικουμενική (universal) πύλη εξαιτίας του γεγονότος ότι οποιοδήποτε λογικό κύκλωμα μπορεί να κατασκευαστεί μόνο με πύλες ΟΧΙ-ΚΑΙ. Οι βασικές πύλες είναι η Ή, ΚΑΙ και ΟΧΙ, που υλοποιούν τις βασικές πράξεις της άλγεβρας Boole. Θα δείξουμε ότι κάθε μία από τις πύλες αυτές μπορεί να κατασκευαστεί μόνο με τη χρήση πυλών ΟΧΙ-ΚΑΙ.
Χρήση πύλης ΟΧΙ-ΚΑΙ ως αντιστροφέα x (x x) = x
Υλοποίηση πύλης ΚΑΙ με ΟΧΙ- ΚΑΙ πύλες x y ((x y) ) = x y
Υλοποίηση πύλης Ή με ΟΧΙ-ΚΑΙ πύλες x x y y (x y ) = x+y
Παράδειγμα Να σχεδιάσετε το λογικό κύκλωμα μόνο με πύλες ΟΧΙ-ΚΑΙ. x y x y F=Σ(m 0, m 1, m 2 )
Παράδειγμα x y x y x y F=Σ(m 0, m 1, m 2 ) x y x y F=Σ(m 0, m 1, m 2 ) x y
Λογικές οικογένειες RTL (resistor-transistor logic) DTL (diode-transistor logic) TTL (transistor-transistor logic) ECL (emitter-coupled logic) CMOS (complementary metal-oxide-semiconductor)
Τυπικές συσκευασίες TTL 14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8 V CC V CC V CC Gnd Gnd Gnd 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 7400 Quad 2 input NAND gates 7402 Quad 2 input NOR gates 7404 Hex NOT gates 14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8 V CC V CC V CC Gnd 1 2 3 4 5 6 7 Gnd 1 2 3 4 5 6 7 Gnd 1 2 3 4 5 6 7 7408 Quad 2 input AND gates 7432 Quad 2 input OR gates 7486 Quad 2 input XOR gates
Τυπικές συσκευασίες CMOS 14 13 12 11 10 9 8 14 13 12 11 10 9 8 16 15 14 13 12 11 10 9 V DD V DD NC NC V SS V SS V DD V SS 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 8 4011 Quad 2 input NAND gates 4001 Quad 2 input NOR gates 7404 Hex NOT gates 14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8 V DD V DD V DD V SS V SS V SS 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 4081 Quad 2 input AND gates 4071 Quad 2 input OR gates 4070 Quad 2 input XOR gates
Λογικά Επίπεδα TTL Στάθμη εισόδου Στάθμη εξόδου 5V +5V 5V Λογικό 1 14 13 12 11 10 9 8 V CC Λογικό 1 2,4V 2V Απροσδιόριστη κατάσταση Gnd 1 2 3 4 5 6 7 Απροσδιόριστη κατάσταση 2,7V 2,3V 0,8V 0,4V 0V Λογικό 0 Λογικό 0 0,4V 0V
Λογικά επίπεδα CMOS Στάθμη εισόδου Στάθμη εξόδου 5V Λογικό 1 +5V Λογικό 1 5V 3,8V 14 13 12 11 10 9 8 V DD 3,8V 3,5V Απροσδιόριστη κατάσταση V SS 1 2 3 4 5 6 7 Απροσδιόριστη κατάσταση 3,5V 1,5V 1,5V 0,3V 0V Λογικό 0 Λογικό 0 0,3V 0V
Παράδειγμα Ας θεωρήσουμε το ίδιο σήμα του σχήματος, το οποίο παρουσιάζει ένα αρκετά υψηλό πλάτος θορύβου, περίπου 10% του πλάτους του σήματος. Ακόμη και σε αυτή την περίπτωση παρατηρούμε ότι για μία ψηφιακή πύλη (εδώ έχουμε υπερθέσει στο σχήμα τα επίπεδα της τεχνολογίας CMOS) τα δύο επίπεδα λογικής είναι πολύ διακριτά. Το γεγονός ότι το αλλοιωμένο από το θόρυβο σήμα εισέρχεται στο περιθώριο θορύβου δεν δημιουργεί πρόβλημα. Αν όμως το σήμα υποβιβαστεί αρκετά από τη στάθμη των 5V, τότε μία δριμεία αιχμή θορύβου μπορεί να κάνει το σήμα να εισέλθει στη ζώνη απροσδιόριστης κατάστασης για ένα μικρό χρονικό διάστημα, όπως φαίνεται στο διπλανό σχήμα. Για το μικρό χρονικό διάστημα αυτό η έξοδος της πύλης θα είναι απροσδιόριστη. V 5V 0V V 5V 0V t t
Οδήγηση Υλοποιώντας ένα λογικό κύκλωμα δεν είναι δυνατόν να συνδέσουμε οσοδήποτε μεγάλο αριθμό πυλών στην έξοδο μίας πύλης. Ο μέγιστος αριθμός εισόδων που μία έξοδος μιας συγκεκριμένης οικογένειας έχει τη δυνατότητα να οδηγήσει ονομάζεται fan-out. x x x y x z
Καθυστέρηση διάδοσης Η ταχύτητα λειτουργίας κάθε ψηφιακής πύλης χαρακτηρίζεται από την καθυστέρηση διάδοσης (propagation delay). Αυτή είναι το χρονικό διάστηµα που μεσολαβεί από τη στιγµή θα παρατηρηθεί μία αλλαγή στην κατάστασης εισόδου έως την εµφάνιση του αποτελέσµατος στην έξοδο της πύλης. Η καθυστέρηση διάδοσης µετριέται συνήθως από το 50% της αλλαγής στάθµης στην είσοδο έως το 50% της αλλαγής στάθμης στην έξοδο. t PD = ½(t PHL + t PLH ) x x' x t PHL x' t PLH t t όπου t PHL είναι χρόνος μετάβασης από υψηλή σε χαμηλή κατάσταση και t PLH ο χρόνος μετάβασης από χαμηλή σε υψηλή κατάσταση.
Κατανάλωση ισχύος Η ισχύς που καταναλώνεται από μία πύλη διακρίνεται σε στατική και δυναµική. Η στατική κατανάλωση ισχύος συμβαίνει επειδή το κύκλωμα χρειάζεται ισχύ για να διατηρήσει την κατάσταση της εξόδου του στην ίδια λογική στάθμη, όταν δεν υπάρχει μεταβολή στην είσοδό του. Η δυναµική κατανάλωση ισχύος συμβαίνει εξαιτίας της µετάβασης των εσωτερικών κόµβων και των εξόδων του κυκλώµατος από τη µία λογική στάθμη στην άλλη. Γενικά, τα κυκλώματα που βασίζονται σε τεχνολογία TTL είναι ταχύτερα, με μεγαλύτερη ικανότητα οδήγησης και περισσότερο ανθεκτικά στο θόρυβο, όμως αυτά που βασίζονται σε τεχνολογία CMOS παρουσιάζουν μικρότερη κατανάλωση ισχύος. Η οικογένεια 74HC συνδυάζει υψηλή ταχύτητα με χαμηλή κατανάλωση ισχύος.
Υλοποίηση λογικών πυλών οικογένειας TTL VCC VCC 4kΩ 1,6kΩ 130Ω 4kΩ 1,6kΩ 130Ω Q3 Q3 x Q1 Q2 1kΩ D1 Q4 x x y Q1 Q2 1kΩ D1 Q4 (xy)
Τρανζίστορ πολλαπλών εκπομπών εκπομπός 1 εκπομπός 2 εκπομπός 3 βάση συλλέκτης n n n υλικό τύπου p υλικό τύπου n
Υλοποίηση λογικών πυλών οικογένειας CMOS V DD V DD x x' x y (xy)
Κατασκευή συμπληρωματικών FET με τεχνολογία CMOS MOSFET n-διαύλου πύλη MOSFET p-διαύλου πύλη πηγή απαγωγός Μονωτικό SiO 2 πηγή απαγωγός n n n φρέαρ τύπου n n υπόστρωμα τύπου p
Συνδυαστικά κυκλώματα Αριθμητικές και λογικές συναρτήσεις Μεταφορά δεδομένων Μετασχηματισμό και κωδικοποίηση δεδομένων
Συνδυαστικά κυκλώματα Τα συνδυαστικά κυκλώματα: αποτελούνται από πύλες η κατάσταση των σημάτων στις m εξόδους τους καθορίζεται ανά πάσα στιγμή κατευθείαν από την κατάσταση (εκείνη τη στιγμή) των σημάτων στις n εισόδους τους εκτελούν μία συγκεκριμένη επεξεργασία πληροφοριών (των σημάτων στις n εισόδους τους) που καθορίζεται από κάποιες συναρτήσεις Boole (μία συνάρτηση για κάθε μία από τις m μεταβλητές εξόδου) n Μεταβλητές Εισόδου... Συνδυαστικό Λογικό Κύκλωμα... m Μεταβλητές Εξόδου
Διαδικασία Σχεδιασμού Συνδυαστικών Κυκλωμάτων Ο σχεδιασμός ενός συνδυαστικού κυκλώματος ξεκινάει με την φραστική περιγραφή της λειτουργίας / των προδιαγραφών του επιθυμητού κυκλώματος και καταλήγει σε ένα σύνολο συναρτήσεων Boole για τις εξόδους του και στο λογικό του διάγραμμα. 1. Καθορισμός του προβλήματος. 2. Καθορισμός των διαθέσιμων μεταβλητών εισόδου και των απαιτούμενων μεταβλητών εξόδου και επιλογή των συμβολικών τους ονομάτων. 3. Εύρεση του πίνακα αληθείας που καθορίζει τις απαιτούμενες σχέσεις εισόδων εξόδων. 4. Απλοποίηση της συνάρτησης Boole για κάθε έξοδο. 5. Σχεδιασμός του λογικού διαγράμματος.
Συγκριτής ενός ψηφίου A B Α>Β Α<Β Α=Β 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 Α Α<Β Α=Β Β Α>Β
Συγκριτής τεσσάρων ψηφίων Α 3 Β 3 Α 2 Α<Β Β 2 Α 1 Α>Β Β 1 Α 0 Β 0 Α=Β
Συγκριτής δώδεκα ψηφίων Α 11 Α 10 Α 9 Α 10 Α 7 Α 6 Α 5 Α 4 Α 3 Α 2 Α 1 Α 0 (Α=Β) out (Α>Β) out (Α<Β) out (Α=Β) in (Α>Β) in (Α<Β) in (Α=Β) out (Α>Β) out (Α<Β) out (Α=Β) in (Α>Β) in (Α<Β) in (Α=Β) out (Α>Β) out (Α<Β) out (Α=Β) in (Α>Β) in (Α<Β) in Β 11 Β 10 Β 9 Β 8 Β 7 Β 6 Β 5 Β 4 Β 3 Β 2 Β 1 Β 0
Ημιαθροιστής A B C S 0 0 0 0 C 0 1 0 1 1 0 0 1 1 1 1 0 A B S
Πλήρης αθροιστής A B Cin Cout S 0 0 0 0 0 0 0 1 0 1 A B C in 0 1 0 0 1 0 1 1 1 0 C out 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 S
Πλήρης αθροιστής με δύο ημιαθροιστές A B ΗA ΗA S C in C
Πλήρης αθροιστής τεσσάρων ψηφίων C 4 A 3 B 3 FA S 3 A 2 B 2 FA C 3 S 2 A 1 B 1 FA C 2 S 1 A 0 B 0 FA C 1 S 0 C 0
Αθροιστής/αφαιρέτης τεσσάρων ψηφίων C 4 A 3 B 0 FA S 3 A 2 B 0 FA C 3 S 2 A 1 B 0 FA C 2 S 1 C 1 A 0 B 0 FA S 0 Μ C 0
Γεννήτρια πρόβλεψης κρατουμένου P 3 G 3 C 4 P 2 G 2 C 3 P 1 G 1 C 2 P 0 G 0 C 1 C 0
Αθροιστής τεσσάρων ψηφίων με γεννήτρια πρόβλεψης κρατουμένου G 3 C 4 C 4 Α 3 Β 3 P 3 P 3 C 3 S 3 Α 2 Β 2 Α 1 Β 1 G 2 P 2 G 1 P 1 Γεννήτρια πρόβλεψης κρατουμένου 4-bit P 2 C 2 C 1 P 1 S 2 S 1 G 0 Α 0 Β 0 P 0 P 0 C 0 S 0 C 0
Αθροιστής δώδεκα ψηφίων Α 11 Α 10 Α 9 Α 10 Α 7 Α 6 Α 5 Α 4 Α 3 Α 2 Α 1 Α 0 12 14 3 5 12 14 3 5 12 14 3 5 C out 9 74LS283 7 9 74LS283 7 9 74LS283 7 11 15 2 6 11 15 2 6 11 15 2 6 C in Β 11 Β 10 Β 9 Β 8 Β 7 Β 6 Β 5 Β 4 Β 3 Β 2 Β 1 Β 0
Αριθμητική Λογική Μονάδα S3 S2 S1 S0 Λογικές πράξεις (Μ=1) Αριθμητικές πράξεις (Μ=0, C n=1) 0 0 0 0 F = A F = A 0 0 0 1 F = (A+B) F = A+B 0 0 1 0 F = A B F = A+B 0 0 1 1 F = 0 F = μείον 1 0 1 0 0 F = (AB) F = Α συν ΑΒ Α 19 21 23 2 13 11 10 9 F 0 1 0 1 F = B F = (Α+Β) συν ΑΒ 0 1 1 0 F = AB F = Α μείον Β μείον 1 0 1 1 1 F = AB F = ΑΒ μείον 1 Β 18 20 22 1 74LS181 16 14 C N+4 A=B 1 0 0 0 F = A +B F = Α συν ΑΒ 1 0 0 1 F = (A B) F = Α συν Β C in M 7 5 17 G 15 P 1 0 1 0 F = B F = (Α+Β ) συν ΑΒ 1 0 1 1 F = AB F = ΑΒ μείον 1 S 6 5 4 3 1 1 0 0 F = 1 F = Α συν Α 1 1 0 1 F = A+B F = (Α+Β) συν Α 1 1 1 0 F = A+B F = (Α+Β ) συν Α 1 1 1 1 F = A F = Α μείον 1
Αποκωδικοποιητής Ο αποκωδικοποιητής (Decoder) είναι ένα συνδυαστικό κύκλωμα που μετατρέπει τη δυαδική πληροφορία n γραμμών εισόδου σε έως 2 n μοναδικές γραμμές εξόδου. Ένας αποκωδικοποιητής μας δίνει τους 2 n ελάχιστους όρους (minterms) των n μεταβλητών εισόδου. Κάθε συνδυαστικό κύκλωμα με n εισόδους και m εξόδους μπορεί να υλοποιηθεί με ένα αποκωδικοποιητή n-σε-2 n γραμμών και με m πύλες OR.
Αποκωδικοποιητής 2-σε-4 Α A B D3 D2 D1 D0 Β 0 0 0 0 0 1 D 0 0 1 0 0 1 0 1 0 0 1 0 0 D 1 1 1 1 0 0 0 D 2 D 3
Παράδειγμα Να υλοποιήσετε ένα συγκριτή μεγέθους 1-bit με έναν αποκωδικοποιητή 2-σε-4 και πύλες Ή. Από τον πίνακα αληθείας του συγκριτή 1-bit προκύπτει ότι οι αντίστοιχες συναρτήσεις σε μορφή ελαχιστόρων είναι ως εξής: Α>Β = Σ(m2) A B Α>Β Α<Β Α=Β 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 Α<Β = Σ(m1) Α=Β = Σ(m0, m3) Επομένως ο συγκριτής 1-bit υλοποιείται με έναν αποκωδικοποιητή 2-σε-4 σύμφωνα με το σχήμα. Α Β Αποκωδικοποιητής 2-σε-4 D 0 D 1 D 2 D 3 Α<Β Α>Β Α=Β
Παράδειγμα Το ολοκληρωμένο 74LS47 είναι ένας απλός αποκωδικοποιητής που μετατρέπει ένα BCD αριθμό σε μία ακολουθία ψηφίων κατάλληλα για να οδηγήσουν μία οθόνη επτά τμημάτων. Το κύκλωμα αυτό διαθέτει τέσσερις ακροδέκτες για τη λέξη του κώδικα BCD, οι οποίοι είναι οι 7, 1, 2 και 6, με σειρά από το MSB στο LSB του κώδικα. Οι ακροδέκτες 16 και 8 είναι για την τροφοδοσία και την τάση αναφορά του κυκλώματος αντίστοιχα. Τέλος οι ακροδέκτες 13, 12, 11, 10, 9, 15 και 14 οδηγούν αντίστοιχα τις εισόδους a, b, c, d, e, f και g της οθόνης επτά στοιχείων. Οι έξοδοι αυτοί λειτουργούν με αρνητική λογική, δηλαδή παράγουν λογικό 0 για να ενεργοποιήσουν κάθε ένα από τα επτά στοιχεία της οθόνης, n.c. Είσοδος BCD 3 5 4 7 1 2 6 +5V +5V 16 74LS47 8 a b c d e f g 13 12 11 10 9 15 14 Επομένως, η διασύνδεση ενός τέτοιου ολοκληρωμένου κυκλώματος με την αντίστοιχη οθόνη γίνεται όπως παρουσιάζεται στο διπλανό σχήμα. Οι αριθμοί στις εισόδους και τις εξόδους του διαγράμματος αντιστοιχούν στους ακροδέκτες του ολοκληρωμένου.
Αποκωδικοποιητής 2-σε-4 με είσοδο επίτρεψης Α Β D 0 D 1 D 2 D 3 EN
Παράδειγμα Να κατασκευάσετε έναν αποκωδικοποιητή 4-σε-16 από δύο αποκωδικοποιητές 3- σε-8 με είσοδο επίτρεψης. ΕΝ A B D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 Α Β Αποκωδικοποιητής 2-σε-4 ΕΝ 0 1 2 3 D 0 D 1 D 2 D 3 0 1 1 0 0 0 0 1 0 0 0 ΕΝ 1 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 Αποκωδικοποιητής 2-σε-4 ΕΝ 0 1 2 3 D 4 D 5 D 6 D 7
Κωδικοποιητής 4-σε-2 D3 D2 D1 D0 A B 0 0 0 0 Χ Χ 0 0 0 1 0 0 D 0 D 1 Α 0 0 1 0 0 1 0 1 0 0 1 0 D 2 D 3 Β 1 0 0 0 1 1
Κωδικοποιητής προτεραιότητας 4-σε-2 D3 D2 D1 D0 A B 0 0 0 0 Χ Χ 0 0 0 1 0 0 0 0 1 Χ 0 1 0 1 Χ Χ 1 0 1 Χ Χ Χ 1 1 D 0 D 1 D 2 D 3 A D 3 D 2 00 01 D 1 D 0 00 01 11 10 Χ 1 1 1 1 D 3 D 2 00 01 D 1 D 0 00 01 11 10 Χ 1 1 B 11 1 1 1 1 11 1 1 1 1 10 1 1 1 1 10 1 1 1 1
Παράδειγμα Πολύ χρήσιμη στη μηχανοτρονική είναι η δυνατότητα ελέγχου θέσης των στροφών ενός ενεργοποιητή, η οποία παρέχεται όταν είναι δυνατή η μέτρηση της θέσης (γωνίας) του άξονα περιστροφής. Μεταξύ των διαφόρων μεθόδων με τις οποίες μπορεί να μετρηθεί η θέση είναι με αισθητήρες Hall. Οι συσκευές αυτές μεταβάλλουν την τάση στην έξοδο αποκρινόμενες σε ένα μαγνητικό πεδίο. Οι ενεργοποιητές που βασίζουν τη μέτρηση θέσης στο φαινόμενο Hall είναι ευρέως διαδεδομένοι για εφαρμογές στη ρομποτική, την αυτοκινητοβιομηχανία, σε οικιακές συσκευές (π.χ. πλυντήρια ρούχων), κ.λπ. Ας θεωρήσουμε τώρα την απλή περίπτωση του σχήματος ώστε να αντιληφθούμε την αρχή λειτουργίας ενός τέτοιου αισθητήρα. Συχνά ένας αισθητήρας Hall συνδυάζεται με έναν συγκριτή για την ανίχνευση κατωφλίου και τότε ονομάζεται διακόπτης. Για λόγους απλότητας ας θεωρήσουμε ότι ένας τέτοιος διακόπτης παράγει απευθείας λογικό 1 όταν το μαγνητικό πεδίο που τον διαπερνά μεγιστοποιείται. Σε μία κυκλική πλακέτα τοποθετούμε τέτοιους διακόπτες ανά 45ο (συνολικά λοιπόν 8 διακόπτες). Καθώς ο κινητήρας περιστρέφεται το μαγνητικό του πεδίο ενεργοποιεί έναν μόνο διακόπτη τη φορά. 0 ο 270 ο 315 ο Ν S 45 ο 90 ο Κωδικοποιητής 8-σε-3 Α Β C 225 ο 135 ο 180 ο
Παράδειγμα Προκειμένου να γνωρίζουμε τη γωνία στην οποία βρίσκεται ο άξονας του κινητήρα κάθε φορά μπορούμε να συνδέσουμε την έξοδο του κάθε διακόπτη στην είσοδο ενός κωδικοποιητή 8-σε-3. Στην περίπτωση αυτή κάθε μία από τις λέξεις που παράγει ο κωδικοποιητής αντιστοιχεί σε μία και μόνο γωνία, όπως φαίνεται στον παρακάτω πίνακα. A B C Γωνία άξονα 0 0 0 0 o 0 0 1 45 o 0 1 0 90 o 0 1 1 135 o 1 0 0 180 o 1 0 1 225 o 1 1 0 270 o 1 1 1 315 o
Πολυπλέκτης Ο Πολυπλέκτης (Multiplexer) είναι ένα συνδυαστικό κύκλωμα που επιλέγει δυαδικές πληροφορίες ανάμεσα σε πολλές γραμμές εισόδου και τις κατευθύνει σε μία μοναδική γραμμή εξόδου. Η επιλογή της μίας συγκεκριμένης γραμμής εισόδου γίνεται μέσω μερικών γραμμών επιλογής (κανονικά υπάρχουν 2 n γραμμές εισόδου και n γραμμές επιλογής). Κάθε συνδυαστικό κύκλωμα με n+1 εισόδους και μία έξοδο μπορεί να υλοποιηθεί με έναν πολυπλέκτη 2 n -σε-1 γραμμών.
Πολυπλέκτης Ι 0 Ι 1 Ι 0 Ι 1 Ι 2 Ι 3 Ο Ι 2 Ο Αποκωδικοποιητής 2-σε-4 Ι 3 Αποκωδικοποιητής 2-σε-4 S 1 S 0 S 1 S 0
Πολυπλέκτης 2x1 με πύλες S I1 I0 O 0 0 0 0 S 0 0 0 1 1 Ι 0 O 0 1 0 0 0 1 1 1 Ι 1 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1
Πολυπλέκτης 4x1 με επίτρεψη S 1 S 0 Ι 0 Ι 1 O Ι 2 Ι 3 EN
Υλοποίηση πολυπλέκτη 8x1 με πολυπλέκτες 4x1 ΕΝ Ι 0 Ι 1 Ι 2 Ι 3 Πολυπλέκτης 4x1 Ι 0 Ι 1 Ι 2 Ι 3 Πολυπλέκτης 4x1 S 1 S 0 ΕΝ O S 1 S 0 Πολυπλέκτης 2x1 O Ι 4 Ι 5 Ι 6 Ι 7 Πολυπλέκτης 4x1 Ι 4 Ι 5 Ι 6 Ι 7 Πολυπλέκτης 4x1 S 2 S 1 S 0 S 1 S 0
Πολυπλέκτης τεσσάρων ψηφίων O 3 O 2 O 1 O 0 Πολυπλέκτης 2x1 S Πολυπλέκτης 2x1 S Πολυπλέκτης 2x1 S Πολυπλέκτης 2x1 S Α 3 Β 3 Α 2 Β 2 Α 1 Β 1 Α 0 Β 0
Παράδειγμα Η λογική συνάρτηση της πλειοψηφίας αληθεύει όταν η πλειοψηφία των εισόδων είναι 1 και δεν αληθεύει όταν η πλειοψηφία είναι 0. Να υλοποιήσετε τη συνάρτηση πλειοψηφίας για 3 ψηφία με έναν πολυπλέκτη 8x1. Η υλοποίηση της συνάρτησης πλειοψηφίας με έναν πολυπλέκτη 8x1 γίνεται όπως παρουσιάζεται στο σχήμα. Όταν οι είσοδοι επιλογής είναι ABC = 000 ενεργοποιείται η είσοδος Ι0 και για να είναι σύμφωνη η υλοποίηση με τον πίνακα αληθείας της συνάρτησης, θα πρέπει η είσοδος αυτή να τεθεί σε λογικό 0 (όσο δηλαδή η τιμή της Μ για ΑΒC = 000). Με τον ίδιο τρόπο εργαζόμαστε για τα υπόλοιπα κανάλια του πολυπλέκτη. +5V A B C Α Β C Μ 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 16 15 14 13 12 11 10 9 D 3 V CC D 4 D 5 D 6 D 7 A B C 74LS151 D 2 D 1 D 0 Y W 1 2 3 4 5 6 7 n.c. S GND 8 M
Υλοποίηση Συνδυαστικών Κυκλωμάτων με Αποκωδικοποιητή - Πολυπλέκτη Η μέθοδος υλοποίησης ενός συνδυαστικού κυκλώματος με αποκωδικοποιητή απαιτεί μία πύλη OR για κάθε συνάρτηση εξόδου αλλά μόνο ένας αποκωδικοποιητής χρειάζεται για να παράγει όλους τους ελάχιστους όρους. Η μέθοδος υλοποίησης ενός συνδυαστικού κυκλώματος με πολυπλέκτη (ο οποίος περιλαμβάνει ήδη μία πύλη OR) χρησιμοποιεί μονάδες μικρότερου μεγέθους αλλά χρειάζεται έναν πολυπλέκτη για κάθε συνάρτηση εξόδου.
Διαδικασία πολύπλεξης Ι 0 Ι 1 Ι 2^n Πολυπλέκτης 2^n x 1 Αποπλέκτης 1 x 2^n Ι 0 Ι 1 Ι 2^n S n S 1 S 0 S 1 S 0 S n
Αποπλέκτης S 0 Ο 0 S 1 Ι Ο 1 O 0 Ο 2 O 1 Ο 3 O 2 Αποκωδικοποιητής 2-σε-4 O 3 S 1 S 0
Ερωτήσεις Τι ονομάζουμε λογικές πύλες; Ποιες είναι οι θεμελειώδεις λογικές πύλες και γιατί; Πώς μπορούμε να υλοποιήσουμε πύλες με τρεις ή περισσότερες εισόδους; Τι είναι η πύλη Αποκλειστικού-Ή; Τι είναι η ισοτιμία και με ποιο κύκλωμα παράγεται; Σε τι χρησιμεύει η πύλη του απομονωτή; Τι ονομάζουμε λογική τριών καταστάσεων; Πώς λειτουργεί ένας απομονωτής τριών καταστάσεων; Πώς μπορούμε να κατασκευάσουμε μία πύλη ΚΑΙ τριών καταστάσεων; Τι είναι λογικό κύκλωμα;
Ερωτήσεις Πώς απλοποιούμε ένα λογικό κύκλωμα; Για ποιους λόγους επιδιώκουμε τα λογικά κυκλώματα να είναι απλοποιημένα; Γιατί η πύλη ΟΧΙ-ΚΑΙ ονομάζεται οικουμενική; Πώς μπορούμε να κατασκευάσουμε έναν αντιστροφέα με μία πύλη ΟΧΙ-ΚΑΙ; Πώς μπορούμε να κατασκευάσουμε μία πύλη ΚΑΙ αποκλειστικά με πύλες ΟΧΙ-ΚΑΙ; Πώς μπορούμε να κατασκευάσουμε μία πύλη Ή αποκλειστικά με πύλες ΟΧΙ-ΚΑΙ; Ποιες λογικές οικογένειες γνωρίζεται; Τι είναι η καθυστέρηση διάδοση σε λογικές πύλες; Σε ποιες δύο κατηγορίες διακρίνουμε την κατανάλωση ισχύος στα ψηφιακά κυκλώματα; Σε τι υπερέχει η τεχνολογία TTL έναντι της CMOS;
Ερωτήσεις Σε τι υπερέχει η τεχνολογία CMOS έναντι της TTL; Τι γνωρίζετε για τις λογικές στάθμες στην οικογένεια TTL και στην οικογένεια CMOS; Να σχεδιάσετε μία πύλη ΟΧΙ-ΚΑΙ σε τεχνολογία TTL. Να σχεδιάσετε μία πύλη ΟΧΙ-ΚΑΙ σε τεχνολογία CMOS. Τι είναι τα ASICs και τι τα FPGAs; Αναφέρατε ομοιότητες και διαφορές. Ποια κυκλώματα ονομάζονται συνδυαστικά; Σε ποιες κατηγορίες διακρίνονται τα συνδυαστικά κυκλώματα; Τι είναι ο συγκριτής μεγέθους; Πώς μπορούμε να κατασκευάσουμε ένα συγκριτή μεγέθους 8 bit αν διαθέτουμε δύο κυκλώματα 74LS85; Τι είναι ο ημιαθροιστής;
Ερωτήσεις Τι είναι ο πλήρης αθροιστής; Τι λειτουργία εκτελεί το κύκλωμα γεννήτριας πρόβλεψης κρατουμένου; Πως συνδέουμε δύο αθροιστές 74LS283 για να κατασκευάσουμε έναν αθροιστή 8 bit; Τι λειτουργία εκτελεί ένας δυαδικός αποκωδικοποιητής; Αναφέρατε μερικές εφαρμογές. Τι λειτουργία εκτελεί ένας δυαδικός κωδικοποιητής; Αναφέρατε μερικές εφαρμογές. Τι λειτουργία εκτελεί ένας ψηφιακός πολυπλέκτης; Πώς υλοποιούμε έναν πολυπλέκτη 2x1 με απομονωτές τριών καταστάσεων; Πώς υλοποιούμε έναν πολυπλέκτη 2x1 με πύλες; Τι λειτουργία εκτελεί ένας ψηφιακός αποπλέκτης; Πώς υλοποιούμε έναν αποπλέκτη 2x1 με απομονωτές τριών καταστάσεων;
Ερωτήσεις Πώς υλοποιούμε έναν αποπλέκτη 2x1 με πύλες; Ποιες διαφορές υπάρχουν μεταξύ ενός κυκλώματος αποκωδικοποιητή και ενός αποπλέκτη;
Επιπλέον βιβλιογραφία Ndjountche, T., Digital Electronics 1: Combinational Logic Circuits, ISTE Ltd & John Wiley and Sons, London & New Jersey, 2016. Mano, M.M., Digital Design, Prentice Hall Inc., New Jersey, 1991. Rabaey, J.M., Chandrakasan, A. And Nikolic B., Digital Integrated Circuits, 2nd Edition, Pearson, London, 2003 Smith, R.J. and Dorf, R.C., Circuits, Devices and Systems: A First Course in Electrical Engineering, 5th Edition, John Wiley and Sons, New York, 1992. Streib, W.J., Digital Circuits, Goodheart-Wilcox Publisher, Tinley Park, 1997.