Άσκηση 3 Ένα νέο είδος flip flop έχει τον ακόλουθο πίνακα αληθείας : I 1 I 0 Q (t+1) Q (t) 1 0 ~Q (t) Κατασκευάστε τον πίνακα

Σχετικά έγγραφα
ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

K24 Ψηφιακά Ηλεκτρονικά 9: Flip-Flops

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης 2017

Ελίνα Μακρή

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Καταχωρητές και Μετρητές 2. Επιμέλεια Διαφανειών: Δ.

Α. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ

Η κανονική μορφή της συνάρτησης που υλοποιείται με τον προηγούμενο πίνακα αληθείας σε μορφή ελαχιστόρων είναι η Q = [A].

Θέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το κατωτέρω διάγραμμα

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

6.1 Καταχωρητές. Ένας καταχωρητής είναι μια ομάδα από f/f αλλά μπορεί να περιέχει και πύλες. Καταχωρητής των n ψηφίων αποτελείται από n f/f.

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Ακολουθιακή Λογική. Επιμέλεια Διαφανειών: Δ.

6 η Θεµατική Ενότητα : Σχεδίαση Συστηµάτων σε Επίπεδο Καταχωρητή

ΚΑΤΑΧΩΡΗΤΕΣ ΣΕΙΡΙΑΚΟΙ ΚΑΙ ΠΑΡΑΛΛΗΛΟΙ ΚΑΤΑΧΩΡΗΤΕΣ. Τύποι καταχωρητών: (α) σειριακής-εισόδου-σειριακής-εξόδου, (β) σειριακήςεισόδου-παράλληλης-εξόδου,

Λογική Σχεδίαση Ι - Εξεταστική Φεβρουαρίου 2013 Διάρκεια εξέτασης : 160 Ονοματεπώνυμο : Α. Μ. Έτος σπουδών:

Εργαστήριο Ψηφιακής Σχεδίασης

ΑΣΚΗΣΗ 9. Tα Flip-Flop

ΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης Θέμα 1ο (3 μονάδες)

Κεφάλαιο 3 ο Ακολουθιακά Κυκλώματα με ολοκληρωμένα ΤΤL

Κεφάλαιο 6. Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα

w x y Υλοποίηση της F(w,x,y,z) με πολυπλέκτη 8-σε-1

Ανάλυση Σύγχρονων Ακολουθιακών Κυκλωμάτων

Ψηφιακή Λογική Σχεδίαση

Ακολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος

7.1 Θεωρητική εισαγωγή

Σχεδίαση Ψηφιακών Συστηµάτων

Ελίνα Μακρή

ΘΕΜΑΤΑ & ΕΝΔΕΙΚΤΙΚΕΣ ΛΥΣΕΙΣ

f(x, y, z) = y z + xz

Ακολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος

8.1 Θεωρητική εισαγωγή

ΣΥΓΧΡΟΝΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Εισαγωγή στην πληροφορική

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΕΦΑΡΜΟΓΕΣ ΚΑΤΑΧΩΡΗΤΩΝ ΟΛΙΣΘΗΣΗΣ

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Καταχωρητές 1

Υπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM).

ΚΑΤΑΧΩΡΗΤΕΣ ΣΕΙΡΙΑΚΟΙ ΚΑΙ ΠΑΡΑΛΛΗΛΟΙ ΚΑΤΑΧΩΡΗΤΕΣ. Καταχωρητές παράλληλης-εισόδου-παράλληληςεξόδου. Καταχωρητές παράλληλης-εισόδου-σειριακής-εξόδου

ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2008

ΑΣΚΗΣΗ 10 ΣΥΓΧΡΟΝΟΙ ΑΠΑΡΙΘΜΗΤΕΣ

Σχεδιασμός Ψηφιακών Συστημάτων

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers)

Περιεχόμενα. Πρώτο Κεφάλαιο. Εισαγωγή στα Ψηφιακά Συστήματα. Δεύτερο Κεφάλαιο. Αριθμητικά Συστήματα Κώδικες

ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ. Να μελετηθεί η λειτουργία του ακόλουθου κυκλώματος. Ποιος ο ρόλος των εισόδων του (R και S) και πού βρίσκει εφαρμογή; R Q

Αρχιτεκτονικές Υπολογιστών

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

26-Nov-09. ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο Καταχωρητές 1. Διδάσκουσα: Μαρία Κ. Μιχαήλ

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Παράδειγµα: Καταχωρητής 2-bit. Καταχωρητής 4-bit. Μνήµη Καταχωρητών

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

ΠΛΗ10 Κεφάλαιο 2. ΠΛH10 Εισαγωγή στην Πληροφορική: Τόμος Α Κεφάλαιο: : Αριθμητική περιοχή της ALU 2.5: Κυκλώματα Υπολογιστών

ΠΕΡΙΕΧΟΜΕΝΑ. Πρόλογος...9 ΚΕΦ. 1. ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ - ΚΩΔΙΚΕΣ

7 η Θεµατική Ενότητα : Καταχωρητές, Μετρητές και Μονάδες Μνήµης

4.1 Θεωρητική εισαγωγή

3 η Θεµατική Ενότητα : Σύγχρονα Ακολουθιακά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

Ψηφιακή Λογική Σχεδίαση

Ψηφιακά Συστήματα. 8. Καταχωρητές

ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ Ι ΕΞΕΤΑΣΕΙΣ ΦΕΒΡΟΥΑΡΙΟΥ 2010

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Συνδυαστική Λογική. Επιμέλεια Διαφανειών: Δ.

Ψηφιακή Λογική Σχεδίαση

ΑΣΚΗΣΗ 7 FLIP - FLOP

Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΚΑΤΑΧΩΡΗΤΕΣ ΟΛΙΣΘΗΤΕΣ

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ Γ ΕΠΑΛ 14 / 04 / 2019

Ολοκληρωμένα Κυκλώματα

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Μετρητής Ριπής (Ripple Counter) Μετρητές (Counters) Μετρητής Ριπής (συν.

K24 Ψηφιακά Ηλεκτρονικά 10: Ακολουθιακά Κυκλώματα

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΚΑΡΑΓΚΙΑΟΥΡΗΣ ΝΙΚΟΛΑΟΣ

Ψηφιακά Κυκλώματα (1 ο μέρος) ΜΥΥ-106 Εισαγωγή στους Η/Υ και στην Πληροφορική

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Ακολουθιακά Κυκλώματα: Μανδαλωτές και Flip-Flops 1

Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Μονάδες Μνήμης και Διατάξεις Προγραμματιζόμενης Λογικής

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Μετρητές 1

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ (Τ.Ε.Ι.) ΚΡΗΤΗΣ Τµήµα Εφαρµοσµένης Πληροφορικής & Πολυµέσων. Ψηφιακή Σχεδίαση. Κεφάλαιο 5: Σύγχρονη Ακολουθιακή

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΕΙΡΙΑΚΗ ΠΡΟΣΘΕΣΗ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009

Ψηφιακά Συστήματα. 6. Σχεδίαση Συνδυαστικών Κυκλωμάτων

5. Σύγχρονα Ακολουθιακά Κυκλώματα

Μνήμη και Προγραμματίσιμη Λογική

ΜΕΡΟΣ 1 ο : Δυαδικές συναρτήσεις Άλγεβρα Boole Λογικά διαγράμματα

ΑΣΚΗΣΗ 9 ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ (COUNTERS)

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΟΙ ΚΑΤΑΧΩΡΗΤΕΣ ΚΑΙ Η ΥΛΟΠΟΙΗΣΗ ΤΟΥΣ ΜΕ FLIP-FLOP ΚΑΙ ΠΥΛΕΣ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

Στοιχεία Μνήμης, JKκαιD (Flip-Flops) Μετρητής Ριπής (Ripple Counter)

Καταστάσεων. Καταστάσεων

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο Διάλεξη 8 η : Μηχανές Πεπερασμένων Κaταστάσεων σε FPGAs

Ασύγχρονοι Απαριθμητές. Διάλεξη 7

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Καθιερωµένα Γραφικά Σύµβολα. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο 2005

e-book ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ ΑΣΚΗΣΕΙΣ

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

Ψηφιακή Λογική Σχεδίαση

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων

C D C D C D C D A B

Ψηφιακά Συστήματα. 7. Κυκλώματα Μνήμης

15 ΤΕΛΟΣ 1ΗΣ ΑΠΟ 5 ΣΕΛΙ ΕΣ

Αθροιστές. Ημιαθροιστής

Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων

Σύγχρονα ακολουθιακά κυκλώματα. URL:

Transcript:

Άσκηση Δίδονται οι ακόλουθες κυματομορφές ρολογιού και εισόδου D που είναι κοινή σε ένα D latch και ένα D flip flop. Το latch είναι θετικά ενεργό, ενώ το ff θετικά ακμοπυροδοτούμενο. Σχεδιάστε τις κυματομορφές εξόδου τους. Άσκηση 2 Δίδονται οι ακόλουθες κυματομορφές εισόδου ενός θετικά ακμοπυροδοτούμενου JK ff με ασύγχρονη είσοδο καθαρισμού θετικής λογικής (clear) και σύγχρονη είσοδο θέσης αρνητικής λογικής (~preset). Σχεδιάστε τη κυματομορφή εξόδου του. 2 3 4 5 6 7 8 9 0 2 3 clk clear ~preset J K

Άσκηση 3 Ένα νέο είδος flip flop έχει τον ακόλουθο πίνακα αληθείας : I I 0 (t+) 0 0 0 0 (t) 0 ~ (t) Κατασκευάστε τον πίνακα διεγέρσεώς του. Πως μπορείτε να κατασκευάσετε το νέο αυτό flip flop χρησιμοποιώντας JK ff?

Άσκηση Σχεδιάστε το διάγραμμα μετάβασης καταστάσεων μιας μηχανής που να λειτουργεί σύμφωνα με το μοντέλο του Mealy και η οποία να δέχεται μια δυαδική είσοδο ανά κύκλο ρολογιού. Η μηχανή σας πρέπει να παράγει στην έξοδό της αν στην είσοδο διαπιστώσει την ακολουθία 00 ή 00. Επαναλάβετε για μια μηχανή Moore. Άσκηση 2 Δίδεται το λογικό διάγραμμα της παρακάτω εικόνας. Εξηγείστε τη λειτουργία του κυκλώματος αυτού. Άσκηση 3 Δίδεται το λογικό διάγραμμα της παρακάτω εικόνας. Εξηγείστε τη λειτουργία του κυκλώματος αυτού.

Eνας σχεδιαστής κυκλωμάτων που εργάζεται για σας, παρέδωσε το παρακάτω κύκλωμα. Εισηγείστε. Να πάρει αύξηση ή 2. Να απομακρυνθεί από την ομάδα σας και γιατί; Λύση Από τη παρατήρηση του λογικού διαγράμματος καταλαβαίνουμε ότι πρόκειται για μια μηχανή Mealy. Μιας και οι είσοδοι J και Κ του πάνω FF είναι βραχυκυκλωμένες, μπορούμε να το θεωρούμε ως Τ FF. Aριθμούμε στη συνέχεια τις εισόδους και τις αντίστοιχες εξόδους των ακολουθιακών στοιχείων του κυκλώματος ως T3, 3, D2, 2, J, K και. Από το λογικό διάγραμμα παίρνουμε τις ακόλουθες εξισώσεις για τις εισόδους των FF: Τ 3 = ~(Χ+ 3 ) 2 + ~ 3 D 2 = (Χ+ 3 )~ 2 ~ + 2 J = ~ 2 [(Χ+ 3 ) 2 ] K = 0 F =~ 2 ~ + ~ +~ 2 + 3 οπότε μπορούμε να κατασκευάσουμε το πίνακα μεταβάσεων του κυκλώματος : 3 2 T3 D2 J K 3(t+) 2(t+) (t+) F 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Aντικαθιστώντας τις δυαδικές μεταβλητές κατάστασης με τα συμβολικά ονόματα Α, Β, C, D, E, F, G και H και αναδιατάσοντας το πίνακα παίρνουμε τον εξής πίνακα μεταβάσεων :

Τρέχουσα Επόμενη κατάσταση / Εξοδος Κατάσταση =0 = Α Β/ D/ Β F/ F/ C E/0 B/ D H/0 H/0 E H/ H/ F F/ F/ G F/ F/ H H/ H/ Από το πίνακα είναι προφανές ότι η κατάσταση H είναι ισοδύναμη με την Ε και το ίδιο ισχύει για τις καταστάσεις Β, F και G. Συνεπώς μπορούμε να κρατήσουμε μία μόνο κατάσταση από αυτές τις ομάδες και να πάρουμε τον ακόλουθο ελαχιστοποιημένο πίνακα : Τρέχουσα Επόμενη κατάσταση / Εξοδος Κατάσταση =0 = Α Β/ D/ Β Β/ Β/ C E/0 B/ D Ε/0 Ε/0 E Ε/ Ε/ Σε αυτό το βήμα δε μειώσαμε τον αριθμό των FF που χρειάζονται για το κύκλωμά μας. Ωστόσο η ύπαρξη 3 απροσδιόριστων καταστάσεων, θα μας βοηθήσει στην απλοποίηση του συνδυαστικού μέρους. Χρειάζεται σε αυτό το στάδιο να αναθέσουμε δυαδικές τιμές στις καταστάσεις του ελαχιστοποιημένου πίνακα. Αν και αυτό μπορεί να γίνει εντελώς τυχαία, με προσεκτική παρατήρηση του πίνακα προκύπτει ότι : η τιμή της εξόδου μας δεν εξαρτάται από τη είσοδο όταν το κύκλωμά μας βρεθεί στις καταστάσεις Α, Β, Ε και D. Αρα μια ανάθεση της μορφής 3 2 = ΧΧ για τις Α,Β και Ε και 0ΧΧ για τη D μας δίνει την έξοδο κατευθείαν από το 3. Θα πρέπει όμως να λάβουμε υπ όψιν και ότι η τιμή της εξόδου μας είναι ίση με την τιμή εισόδου στη κατάσταση C. οι καταστάσεις Α και C είναι πιθανές αρχικές καταστάσεις και μόνο. Δηλαδή το κύκλωμά μας ποτέ δε πρόκειται να μπει σε αυτές μετά το πρώτο ωρολογιακό παλμό. Αρα όσο πιο πολύ "μοιάζουν" οι καταστάσεις Β, D και E, τόσο λιγότερες μεταβάσεις θα απαιτούνται και τόσο πιο απλό το συνδυαστικό μας κύκλωμα. Οι παραπάνω παρατηρήσεις μας οδηγούν σε μια ανάθεση της μορφής : Α=00 (= 3 2 ), Β=, Ε=0, D=00 και C=00, οπότε :. H έξοδος F προκύπτει κατευθείαν ως 3 + 2. 2. Oι πιθανές επόμενες καταστάσεις (όλες πλην των αρχικών Α, C) έχουν (t+) =, άρα D =. (Εναλλακτικά μπορείτε να δοκιμάσετε την ανάθεση Α=00, Β=, Ε=0, D=0 και C=00, που σας δίνει F=3+~2, χωρίς προφανές πλεονέκτημα έναντι της εξεταζόμενης) Για το υπόλοιπο μέρος του κυκλώματός μας υποθέτουμε υλοποίηση ελάχιστου κόστους με D FF. Παίρνουμε λοιπόν τον πίνακα μεταβάσεων : 3 2 3(t+) = D3(t+) 2(t+) = D2(t+) 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Δηλαδή έχουμε : D 3 = Σ(, 2, 4, 5, 7, 9, 0, 3, 5) + DC(0, 3, 6, 8,, 4) και D 2 = Σ(4, 7, 0, 5) + DC(0, 3, 6, 8,, 4) Από τους πίνακες Κarnaugh παίρνουμε ότι : 3 2 00 0 0 00 3 2 00 0 0 00 0 0 0 0 D 3 = ~( 3 ~ 2 ~ ) = ~ + ~ 3 + 2 + και D 2 =~~ 2 ~ + 2 + 2 To λογικό διάγραμμα που προκύπτει είναι το ακόλουθο : Αρα πρέπει να διαλέγετε πιο προσεκτικά τους σχεδιαστές που θα εργάζονται για εσάς.

Άσκηση ) Να αναλυθεί το παρακάτω κύκλωμα. Όλα τα FFs, είναι τύπου JK αρνητικής ακμής πυροδότησης. 2) Είναι κύκλωμα "αυτόματης διόρθωσης" ; J3 3 J2 2 J J0 0 K3 3' K2 2' K ' K0 0' CLK Άσκηση 2 ) Δώστε το STD για το παραπάνω κύκλωμα. 2) Είναι κύκλωμα "αυτόματης διόρθωσης"? Άσκηση 3 Με θετικά ακμοπυροδότητα JK FFs να σχεδιάσετε ΣΑΚ που να διατρέχει τις καταστάσεις 0, 4, 6, 3,, 0, 4, 6 ακολουθώντας : στρατηγική ελάχιστου κόστους στρατηγική ελάχιστου κινδύνου. Για κάθε περίπτωση σχεδιάστε τις κυματομορφές των εξόδων σε σχέση με αυτή των ωρολογιακών παλμών. Άσκηση 4 Το VR flip flop ανάλογα με τις τιμές 00, 0, 0 ή των εισόδων του V και R αντίστοιχα, επιτελεί τις λειτουργίες : καθαρισμός, διατήρηση, συμπλήρωση του αποθηκευμένου δεδομένου και θέση. Χρησιμοποιώντας μόνο VR flip flops για ακολουθιακά στοιχεία, προτείνετε το απλούστερο κύκλωμα που να υλοποιεί το ακόλουθο διάγραμμα καταστάσεων : 0/0 0/0 A /0 B / /0 0/0 D /0 C 0/0 Άσκηση 5 Δώστε το λογικό διάγραμμα που θα προκύψει κατά τη διαδικασία σύνθεσης του παρακάτω STD απλοποιώντας τυχόν ισοδύναμες καταστάσεις, υποθέτοντας στρατηγική ελάχιστου κόστους και χρησιμοποιώντας από κάθε δυνατό τύπο FF ένα μόνο στοιχείο.

00 00 / 000 0, 0, 0 / 0 / 00 0 / 0 Άσκηση 6 Καλείστε να σχεδιάσετε ένα ΣΑΚ ως μηχανή Moore για ένα μηχάνημα αυτόματης πώλησης αναψυκτικών. Κάθε αναψυκτικό κοστίζει 30 ευρωλεπτά. Το μηχάνημα δέχεται μόνο νομίσματα των 50 και των 20 ευρωλεπτών. Κάθε νόμισμα εισάγεται από την ίδια υποδοχή και συνεπώς κανείς δε μπορεί να εισάγει ταυτόχρονα δύο νομίσματα. Το μηχάνημα διαθέτει αισθητήρες που ξεχωρίζουν το είδος του εισαχθέντος νομίσματος. Καθένας τους παράγει όταν αναγνωρίσει το αντίστοιχο νόμισμα. Το κύκλωμά σας θα πρέπει να παράγει δύο εξόδους, μία που θα υποδεικνύει την παροχή αναψυκτικού και μία που θα υποδεικνύει την ύπαρξη για ρέστα. Άσκηση 7 Χρησιμοποιώντας 3 DFF και στρατηγική ελάχιστου κόστους σχεδιάστε ένα ΣΑΚ που να διατρέχει τις ακολουθίες καταστάσεων 00, 00, 00, 00, ή 00, 00, 00, 00, ανάλογα με το αν μια εξωτερική είσοδος είναι 0 ή αντίστοιχα. Η έξοδος του κυκλώματος ταυτίζεται με τη κατάστασή του. Εξετάστε αν το παραπάνω κύκλωμα είναι αυτοδιορθούμενο. Αν όχι, τροποποιείστε τη σχεδίαση, ώστε να επιτύχετε και την ιδιότητα της αυτοδιόρθωσης, διατηρώντας πάντα 3 DFF και ότι η έξοδος του κυκλώματος ταυτίζεται με τη κατάστασή του.

Άσκηση Έχετε στη διάθεσή σας 3 θετικά ακμοπυροδότητα JK flip flop, 3 πολυπλέκτες 4 σε, πύλες OR και NOT. Σχεδιάστε το κύκλωμα ενός καταχωρητή 3 δυαδικών ψηφίων παράλληλης εισόδου και εξόδου με τρία σήματα ελέγχου Ε 2, Ε και Ε 0. Την παράλληλη είσοδο του καταχωρητή την απαρτίζουν τα σήματα εισόδου A 2, A και A 0. Η επιθυμητή λειτουργία του καταχωρητή φαίνεται στον παρακάτω πίνακα : Ε 2 Ε Ε 0 Λειτουργία καταχωρητή 0 0 0 Φόρτωση του αριθμού Α 2 Α Α 0 0 0 Φόρτωση του συμπληρώματος ως προς του αριθμού Α 2 Α Α 0 0 Δεξιά Κυκλική Ολίσθηση Χ Καμία αλλαγή. Άσκηση 2 Εχετε στη διάθεσή σας :. 4 θετικά ακμοπυροδότητα D flip flops με ασύγχρονο σήμα καθαρισμού. 2. Εναν παράλληλο αθροιστή 4 δυαδικών ψηφίων. 3. 4 πολυπλέκτες 2 σε. Χρησιμοποιώντας μόνο τα παραπάνω προτείνετε ένα ακολουθιακό κύκλωμα καταχωρητή πολλαπλών λειτουργιών. Η λειτουργία του καταχωρητή σας θα πρέπει να ελέγχεται από τα σήματα S, S0 σύμφωνα με τον ακόλουθο πίνακα αληθείας : S S 0 Λειτουργία 0 0 Διατήρηση της αποθηκευμένης τιμής 0 Αύξηση κατά της αποθηκευμένης τιμής 0 Αποθήκευση του αντιθέτου σε αριθμητική συμπληρώματος ως προς της αποθηκευμένης τιμής Αποθήκευση του αντιθέτου σε αριθμητική συμπληρώματος ως προς 2 της αποθηκευμένης τιμής Άσκηση 3 Σχεδιάστε το λογικό διάγραμμα ενός καταχωρητή αθροιστή 4 bit ο οποίος θα εκτελεί τις ακόλουθες λειτουργίες:. Διατήρηση δεδομένων 2. Παράλληλη φόρτωση δεδομένων εισόδου I, I 2, I 3, I 4. 3. Αντιστροφή αποθηκευμένων δεδομένων. 4. Πρόσθεση των αποθηκευμένων δεδομένων με τα παράλληλα δεδομένα εισόδου και αποθήκευση του αποτελέσματος. Θεωρείστε ότι ο καταχωρητής αθροιστής διαθέτει κρατούμενο εισόδου και κρατούμενο εξόδου. Έχετε στην διάθεσή σας οποιαδήποτε πύλη και απλό κύκλωμα (αποκωδικοποιητές, κωδικοποιητές, πολυπλέκτες, αθροιστές, ημιαθροιστές) χρειάζεστε. Για αποθηκευτικά στοιχεία χρησιμοποιείστε D flip flops. Άσκηση 4 Στη παραπάνω εικόνα φαίνεται το κύκλωμα που υλοποιείται εντός του ολοκληρωμένου 74LS395A. Για τι κύκλωμα πρόκειται? Εξηγείστε πλήρως τη λειτουργία του και κατασκευάστε τον πίνακα αληθείας του.

Άσκηση 5 Σχεδιάστε το κύκλωμα ενός καταχωρητή 3 δυαδικών ψηφίων με δύο εξωτερικά σήματα Ε και Ε 0 ο οποίος εκτελεί τις παρακάτω λειτουργίες: Ε Ε 0 Λειτουργία καταχωρητή 0 0 0 Σειριακή φόρτωση του αριθμού a 2 a a 0, τα bits του οποίου παρέχονται από μια εξωτερική είσοδο Α (Υποθέστε ότι παρέχεται ένα bit ανά ωρολογιακό παλμό ξεκινώντας από το λιγότερο σημαντικό bit). Παράλληλη φόρτωση του αριθμού b 2 b b 0, τα bits του οποίου παρέχονται από τις εξωτερικές εισόδους Β 2, Β και Β 0. 0 Καμία αλλαγή. Διπλασιασμός της τιμής του καταχωρητή. (Για τη συγκεκριμένη λειτουργία και επειδή το αποτέλεσμα απαιτεί 4 bits για την αποθήκευση του, έχετε στη διάθεση σας ένα D Flip Flop για την αποθήκευση του περισσότερο σημαντικού ψηφίου του αποτελέσματος. Κατά τη διάρκεια όλων των άλλων λειτουργιών του καταχωρητή το συγκεκριμένο D FF διατηρεί αναλλοίωτα τα δεδομένα του.) Έχετε στη διάθεσή σας 3 SR Flip Flops και D Flip Flop, όλα πυροδοτούμενα στη θετική ακμή, έως 6 πολυπλέκτες 4 σε, πολυπλέκτη 2 σε, πύλη AND και όσες πύλες NOT χρειάζεστε.

Άσκηση Σχεδιάστε έναν μετρητή που να εκτελεί την ακολουθία μέτρησης 0,, 4, 5, 6, 0,,... : Χρησιμοποιώντας έναν δυαδικό προς τα άνω μετρητή των 3 δυαδικών ψηφίων με σύγχρονη είσοδο παράλληλης φόρτωσης δεδομένων και ασύγχρονη είσοδο καθαρισμού. Ως τυχαίο ακολουθιακό κύκλωμα, του οποίου η κατάσταση είναι και η έξοδος. Χρησιμοποιείστε μόνο αρνητικά ακμοπυροδότητα JK FF και ακολουθείστε στρατηγική ελάχιστου κόστους. Άσκηση 2 Χρησιμοποιώντας ως μόνο ακολουθιακό κύκλωμα μετρητές 7463, υλοποιείστε ένα μετρητή δευτερολέπτων, για τις ακόλουθες δύο περιπτώσεις εφαρμογής : Ο μετρητής μετράει δυαδικά από 0 0 (000000 2 ) έως 59 0 (0 2 ). Ο μετρητής αποτελείται από δύο τουλάχιστον υποσχεδιασμούς που ο ένας μετράει τις μονάδες δευτερολέπτων από 0 έως 9 και ο δεύτερος τις δεκάδες των δευτερολέπτων από 0 έως 5. Άσκηση 3 Κατασκευάζουμε τον ακόλουθο δακτύλιο αντιστροφέων : Υποθέτοντας ότι κάθε αντιστροφέας έχει καθυστέρηση 0ns, και χρησιμοποιώντας το σήμα C ως ρολόι, κατασκευάστε ένα κύκλωμα που θα μας δίνει λογικό κάθε 9,42μs. Mπορείτε να χρησιμοποιήσετε μόνο μετρητές 7463 ως ακολουθιακά κυκλώματα. Για τις επόμενες ασκήσεις θα πρέπει πρώτα να μελετήσετε τα datasheet των ΜSI 7469 και 7457, που θα βρείτε στους ιστότοπους : http://50.40.43.84/files/7469.pdf και http://50.40.43.84/files/7457.pdf αντίστοιχα. Άσκηση 4 Χρησιμοποιώντας ένα 7469, ένα 7457 και λιγότερες από 8 πύλες 2 εισόδων, κατασκευάστε έναν μετρητή 4 δυαδικών ψηφίων που να μπορεί να παρέχει μέτρηση προς τα πάνω ή προς τα κάτω σε δυαδικό ή Gray. Άσκηση 5 Χρησιμοποιώντας ένα 7469, ένα 7457 και λιγότερες από 0 πύλες έως 2 εισόδων η κάθε μία, κατασκευάστε έναν μετρητή που να μπορεί να παρέχει μέτρηση προς τα πάνω ή προς τα κάτω και ο οποίος ανεξάρτητα της φοράς της μέτρησης να υπερπηδά την έξοδο 000 2 (8 0 ). Άσκηση 6 (υψηλής δυσκολίας) Χρησιμοποιώντας δύο 7469, λογικές πύλες και D latches / flip flops, κατασκευάστε ένα κύκλωμα που θα παράγει στην έξοδό του την ακολουθία 29, 30, 3,, 65, 66, 67, 66, 65,, 3, 30, 29, 30, 3,, 65, 66, 67, 66, 65,

ΑΣΚΗΣΕΙΣ ΣΕ ΜΝΗΜΕΣ Άσκηση Εξηγείστε τη λειτουργία του ακόλουθου ΣΑΚ : Τα περιεχόμενα της ROM έχουν ως ακολούθως : Άσκηση 2 Διαθέτετε ολοκληρωμένα μνήμης EPROM με αρτηρίες διευθύνσεων και δεδομένων των 4 δυαδικών ψηφίων. Χρησιμοποιώντας το μικρότερο αριθμό από τα παραπάνω ολοκληρωμένα και συνδυαστικά κυκλώματα, κατασκευάστε μνήμη : o 32 θέσεων x 4 ψηφία ανά θέση (32 x 4) o 64 x 8 o 32 x 2 o 64 x 2 Δώστε το κύκλωμα διασύνδεσης της μνήμης 32 x 4 με μικροεπεξεργαστή που διαθέτει αρτηρία διευθύνσεων των 8 δυαδικών ψηφίων και αρτηρία δεδομένων των 4 δυαδικών ψηφίων, έτσι ώστε η μνήμη σας να ανταποκρίνεται στην περιοχή μνήμης που ξεκινά από τη διεύθυνση D0 6. Tι θα αλλάζατε στην παραπάνω διασύνδεση για να συνδέσετε τη μνήμη EPROM στη περιοχή που ξεκινά από τη διεύθυνση 40 6? Άσκηση 3 Εμφωλεύστε το ακόλουθο κύκλωμα εντός μιας ROM. Δώστε το μέγεθος της ROM που θα χρειαστείτε και τον προγραμματισμό της.

Άσκηση 4

Άσκηση 5 Άσκηση 6

ΑΣΚΗΣΕΙΣ ΣΕ ΠΡΟΓΡΑΜΜΑΤΙΖΟΜΕΝΗ ΛΟΓΙΚΗ Άσκηση Ζητείται να υλοποιήσετε τις : f (a) = ~a (NOT a) f2 (b,c) = ~b c (NOT b OR c) και f3 (a,d) = a ^ d (a OR d) χρησιμοποιώντας μια και μοναδική ΕΕPROM. Η απάντησή σας θα πρέπει οπωσδήποτε να περιλαμβάνει : Το μέγεθος της EEPROM που θα χρειαστείτε. Τα περιεχόμενα κάθε θέσης της ΕΕPROM. Eνα σχηματικό διάγραμμα, που θα δείχνει τι θα συνδεθεί σε ποια γραμμή διευθύνσεων της ΕEPROM και σε ποιες γραμμές δεδομένων θα προκύψουν οι ζητούμενες συναρτήσεις. Άσκηση 2 Στο σχήμα φαίνεται μια PAL με 3 εισόδους και 4 εξόδους. 2 3 4 5 6 7 8 9 0 2 Στην PAL αυτή θέλουμε να εμφωλεύσουμε τις συναρτήσεις των οποίων ο πίνακας αληθείας φαίνεται παρακάτω. Εξάγετε τον πίνακα προγραμματισμού της PAL και σημειώστε μόνο τους συνδέσμους που πρέπει να μείνουν άθικτοι στο σχηματικό της PAL.

Άσκηση 3 Δίδεται το κύκλωμα G του παρακάτω σχήματος, υλοποιημένο με T FFs και λογικές πύλες. α β T κ λ μ T0 0 0 CLK Δείξτε πως θα υλοποιήσετε κύκλωμα ισοδύναμο με το G, χρησιμοποιώντας τη registered PAL που φαίνεται πιο κάτω και σημειώνοντας μόνο τους συνδέσμους που πρέπει να μείνουν άθικτοι στο σχηματικό της PAL. Προσέξτε ότι στην PAL υπάρχουν D FFs. 2 3 CLK D SET CLR x 4 5 6 y 7 8 9 z 0 2 3 4 5 CLK D SET CLR

Άσκηση 4 Χρησιμοποιώντας Τ FF ως ακολουθιακά στοιχεία, δώστε κύκλωμα ισοδύναμο με το εμφωλευμένο εντός της PAL, που απεικονίζεται στο παρακάτω σχηματικό. Τα Χ αναπαριστούν τους συνδέσμους της PAL που έχουν μείνει άθικτοι κατά τον προγραμματισμό της. x x' y y' z z' ' 0 0 ' CLK D SET 0 x CLR y z CLK D SET CLR Άσκηση 5 x x' y y' z z' ' 0 0 ' Δίδεται το κύκλωμα : S 4 C Α 3 0 C out 3 Α 2 Αποκωδικοποιητής 2 σε 4 2 2 0 2 0 Ημιαθροιστής Sum Carry Α Α 0 Παράλληλος αθροιστής 4 δυαδικών ψηφίων S 3 S 2 S S 0 Α Β D 0 Πολυπλέκτης 2 σε S 0 Β 3 Β 2 Β 0 Β 0 C in Ζητείται να δώσετε μια ισοδύναμη υλοποίησή του, χρησιμοποιώντας μια όσο το δυνατόν μικρότερη ΕΕPROM. Η απάντησή σας θα πρέπει οπωσδήποτε να περιλαμβάνει : Το μέγεθος της EEPROM που θα χρειαστείτε. Τα περιεχόμενα κάθε θέσης της ΕΕPROM. Eνα σχηματικό διάγραμμα, που θα δείχνει πως θα συνδεθεί κάθε γραμμή διευθύνσεων της ΕEPROM και σε ποιες γραμμές δεδομένων της, θα προκύψουν οι ζητούμενες συναρτήσεις.

Άσκηση 6 Στο παρακάτω σχήμα φαίνεται ένα ακολουθιακό PLD, το οποίο αποτελείται από αρνητικά ακμοπυροδότητα D flip με ασύγχρονη άμεση είσοδο καθαρισμού. Τα σήματα ρολογιού και καθαρισμού δε φαίνονται στο σχήμα, για λόγους αναγνωσιμότητας. Με σημειώνονται οι σύνδεσμοι του PLD που έχουν μείνει άθικτοι κατά τον προγραμματισμό του. Ο προγραμματισμός του PLD υλοποιεί ένα ακολουθιακό κύκλωμα με μία είσοδο a. Εξηγείστε τη λειτουργία του κυκλώματος. a a' CLK D SET CLR 3 CLK D SET CLR 2 CLK D SET CLR a a'