K24 Ψηφιακά Ηλεκτρονικά 6: Πολυπλέκτες/Αποπολυπλέκτες

Σχετικά έγγραφα
K15 Ψηφιακή Λογική Σχεδίαση 7-8: Ανάλυση και σύνθεση συνδυαστικών λογικών κυκλωμάτων

Γ2.1 Στοιχεία Αρχιτεκτονικής. Γ Λυκείου Κατεύθυνσης

K24 Ψηφιακά Ηλεκτρονικά 4: Σχεδίαση Συνδυαστικών Κυκλωμάτων

Συνδυαστικά Λογικά Κυκλώματα

ΑΣΚΗΣΗ 3 ΣΥΝΔΥΑΣΤΙΚΑ ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ: ΑΝΑΛΥΣΗ ΚΑΙ ΣΧΕΔΙΑΣΗ

Συνδυαστικά Κυκλώματα

ΜΕΡΟΣ 1 ο : Δυαδικές συναρτήσεις Άλγεβρα Boole Λογικά διαγράμματα

Δυαδικές συναρτήσεις Άλγεβρα Boole Λογικά διαγράμματα

Ψηφιακή Λογική και Σχεδίαση

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)

Ενότητα 7 ΑΠΟΚΩΔΙΚΟΠΟΙΗΤΕΣ - ΚΩΔΙΚΟΠΟΙΗΤΕΣ ΑΠΟΠΛΕΚΤΕΣ - ΠΟΛΥΠΛΕΚΤΕΣ

Επανάληψη Βασικών Στοιχείων Ψηφιακής Λογικής

ΑΣΠΑΙΤΕ Εργαστήριο Ψηφιακών Συστημάτων & Μικροϋπολογιστών Εργαστηριακές Ασκήσεις για το μάθημα «Λογική Σχεδίαση» ΑΣΚΗΣΗ 3 ΠΙΝΑΚΕΣ KARNAUGH

Ενότητα 4 ΛΟΓΙΚΕΣ ΣΥΝΑΡΤΗΣΕΙΣ ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ ΔΥΟ ΕΠΙΠΕΔΩΝ

ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ Ι ΕΞΕΤΑΣΕΙΣ ΦΕΒΡΟΥΑΡΙΟΥ 2010

Υπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM).

C D C D C D C D A B

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Απλοποίηση Συναρτήσεων Boole. Επιμέλεια Διαφανειών: Δ.

3. Απλοποίηση Συναρτήσεων Boole

ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ. Να μελετηθεί η λειτουργία του ακόλουθου κυκλώματος. Ποιος ο ρόλος των εισόδων του (R και S) και πού βρίσκει εφαρμογή; R Q

Λογική Σχεδίαση Ι - Εξεταστική Φεβρουαρίου 2013 Διάρκεια εξέτασης : 160 Ονοματεπώνυμο : Α. Μ. Έτος σπουδών:

ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ. Να μελετηθεί η λειτουργία του ακόλουθου κυκλώματος. Ποιος ο ρόλος των εισόδων του (R και S) και πού βρίσκει εφαρμογή; S Q

K24 Ψηφιακά Ηλεκτρονικά 9: Flip-Flops

Η κανονική μορφή της συνάρτησης που υλοποιείται με τον προηγούμενο πίνακα αληθείας σε μορφή ελαχιστόρων είναι η Q = [A].

Ψηφιακά Συστήματα. 6. Σχεδίαση Συνδυαστικών Κυκλωμάτων

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

ΑΣΚΗΣΗ 6 ΠΟΛΥΠΛΕΚΤΕΣ (MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMUX)

Κεφάλαιο 5. Λογικά κυκλώματα

Πρόγραμμα Επικαιροποίησης Γνώσεων Αποφοίτων

ΑΣΚΗΣΗ 8 ΠΟΛΥΠΛΕΚΤΕΣ ( MULTIPLEXERS - MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMULTIPLEXERS - DEMUX)

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

ΕΙΣΑΓΩΓΗ ΣΤΟΥΣ ΥΠΟΛΟΓΙΣΤΕΣ. ΜΑΘΗΜΑ 2 ο. ΑΛΓΕΒΡΑ Boole ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ

Πράξεις με δυαδικούς αριθμούς

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

Πρόγραμμα Επικαιροποίησης Γνώσεων Αποφοίτων

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 3

e-book ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ ΑΣΚΗΣΕΙΣ

Κεφάλαιο 4. Λογική Σχεδίαση

K15 Ψηφιακή Λογική Σχεδίαση 6: Λογικές πύλες και λογικά κυκλώματα

ΓΡΑΠΤΕΣ ΠΡΟΑΓΩΓΙΚΕΣ ΕΞΕΤΑΣΕΙΣ ΜΑΪΟΥ/ΙΟΥΝΙΟΥ 2014

ΣΧΟΛΗ ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ & ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ

6.1 Θεωρητική εισαγωγή

Κατ οίκον Εργασία ΚE5

Ελίνα Μακρή

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

ΒΑΣΙΚΕΣ ΑΡΧΕΣ ΨΗΦΙΑΚΗΣ ΤΕΧΝΟΛΟΓΙΑΣ. Κεφάλαιο 3

Ελίνα Μακρή

Μάθημα 5: Χαρακτηριστικά της Κ.Μ.Ε.

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Συνδυαστική Λογική. Επιμέλεια Διαφανειών: Δ.

9. OIΚΟΥΜΕΝΙΚΕΣ ΠΥΛΕΣ ΠΟΛΛΑΠΛΩΝ ΕΙΣΟ ΩΝ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016

Ψηφιακά Συστήματα. 5. Απλοποίηση με χάρτες Karnaugh

Εκτέλεση πράξεων. Ψηφιακά Ηλεκτρονικά και Δυαδική Λογική. Πράξεις με δυαδικούς αριθμούς. Πράξεις με δυαδικούς αριθμούς

Περιεχόμενα. Πρώτο Κεφάλαιο. Εισαγωγή στα Ψηφιακά Συστήματα. Δεύτερο Κεφάλαιο. Αριθμητικά Συστήματα Κώδικες

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Μονάδες Μνήμης και Διατάξεις Προγραμματιζόμενης Λογικής

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

και Ac είναι οι απολαβές διαφορικού και κοινού τρόπου του ενισχυτή αντίστοιχα.

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (1 η σειρά διαφανειών)

Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων. Δεληγιαννίδης Σταύρος Φυσικός, MsC in Microelectronic Design

4 η Θεµατική Ενότητα : Συνδυαστική Λογική. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

Οικουμενικές Πύλες (ΝΑΝD NOR), Πύλη αποκλειστικού Η (XOR) και Χρήση KarnaughMaps

ΛΥΣΕΙΣ ΘΕΜΑΤΩΝ. = + + εφαρμόζονται στις. αποτελεί το χρήσιμο σήμα ενώ το σήμα συχνότητας ω

ΠΛΗ10 Κεφάλαιο 2. ΠΛH10 Εισαγωγή στην Πληροφορική: Τόμος Α Κεφάλαιο: : Αριθμητική περιοχή της ALU 2.5: Κυκλώματα Υπολογιστών

Εργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI

Ενότητα 5 ΑΠΛΟΠΟΙΗΣΗ ΛΟΓΙΚΩΝ ΣΥΝΑΡΤΗΣΕΩΝ ΔΥΟ ΕΠΙΠΕΔΩΝ

ΗΜΥ 100 Εισαγωγή στην Τεχνολογία

Πολυπλεξία. Creative Commons License 3.0 Share-Alike

( 1) R s S. R o. r D + -

Αθροιστές. Ημιαθροιστής

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης 2017

Εισαγωγή στα Ψηφιακά Συστήματα

Προγραμματισμός Ηλεκτρονικών Υπολογιστών 1

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

Αρχές Δικτύων Επικοινωνιών. Επικοινωνίες Δεδομένων Μάθημα 4 ο

K24 Ψηφιακά Ηλεκτρονικά 10: Ακολουθιακά Κυκλώματα

ΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

Γενικά Στοιχεία Ηλεκτρονικού Υπολογιστή

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΕΛΟΠΟΝΝΗΣΟΥ ΣΧΟΛΗ ΟΙΚΟΝΟΜΙΑΣ, ΔΙΟΙΚΗΣΗΣ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

ΑΣΚΗΣΗ 4 ΠΡΟΒΛΗΜΑΤΑ ΛΟΓΙΚΗΣ ΣΧΕΔΙΑΣΗΣ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2014

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2008

σύνθεση και απλοποίησή τους θεωρήµατα της άλγεβρας Boole, αξιώµατα του Huntington, κλπ.

ΑΚΑΔΗΜΙΑ ΕΜΠΟΡΙΚΟΥ ΝΑΥΤΙΚΟΥ ΜΑΚΕΔΟΝΙΑΣ ΣΧΟΛΗ ΜΗΧΑΝΙΚΩΝ ΠΤΥΧΙΑΚΗ ΕΡΓΑΣΙΑ ΘΕΜΑ : TEΣT ΑΞΙΟΛΟΓΗΣΗΣ ΓΝΩΣΕΩΝ ΣΤΑ ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ

ΛΥΣΕΙΣ ΘΕΜΑΤΩΝ. στον αναστρέφοντα ακροδέκτη. Στον χρόνο t = 0 η έξοδος υ

Φύλλο Κατανόησης 1.6

ΘΕΜΑΤΑ & ΕΝΔΕΙΚΤΙΚΕΣ ΛΥΣΕΙΣ

a -j a 5 a 4 a 3 a 2 a 1 a 0, a -1 a -2 a -3

Προγραμματισμός Ηλεκτρονικών Υπολογιστών 1

6. Σχεδίαση Κυκλωμάτων Λογικής Κόμβων (ΚΑΙ), (Η)

Εισαγωγή στην Πληροφορική

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Συνδυαστική Λογική / Κυκλώματα

Αναλογικά & Ψηφιακά Κυκλώματα ιαφάνειες Μαθήματος ρ. Μηχ. Μαραβελάκης Εμ.

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

4.1 Θεωρητική εισαγωγή

ΜΑΘΗΜΑΤΑ ΨΗΦΙΑΚΩΝ ΗΛΕΚΤΡΟΝΙΚΩΝ. ΓΙΑΝΝΗΣ ΛΙΑΠΕΡΔΟΣ Επίκουρος Καθηγητής ΤΕΙ Πελοποννήσου

ΑΣΚΗΣΗ 7 ΚΩΔΙΚΕΣ Η ΟΘΟΝΗ 7 ΤΜΗΜΑΤΩΝ - ΚΩΔΙΚΟΠΟΙΗTΕΣ ( ENCODERS )

Transcript:

K24 Ψηφιακά Ηλεκτρονικά 6: Πολυπλέκτες/Αποπολυπλέκτες TEI Πελοποννήσου Σχολή Τεχνολογικών Εφαρμογών Τμήμα Μηχανικών Πληροφορικής ΤΕ ΤΕΧΝΟΛΟΓΙΚΟ

Περιεχόμενα 1 2 3 4

Λειτουργία Πολυπλέκτης (Mul plexer) Ο πολυπλέκτης είναι ψηφιακό κύκλωμα n εισόδων (συνήθως, n είναι δύναμη του 2) και μιας εξόδου Σκοπός του είναι η επιλογή μιας εκ των εισόδων κάθε φορά, και η δρομολόγησή της στην έξοδο I 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0? O Με ποιον τρόπο μπορεί να γίνει η επιλογή της εισόδου η οποία θα δρομολογηθεί προς την έξοδο;

Λειτουργία Άσκηση Για την επιλογή, κάθε φορά, της εισόδου η οποία θα δρομολογηθεί προς την έξοδο ενός πολυπλέκτη, απαιτείται αριθμός σημάτων επιλογής (select), ο οποίος εξαρτάται από τον αριθμό των εισόδων του πολυπλέκτη Για πολυπλέκτη Ν εισόδων, να βρεθεί το πλήθος n των σημάτων επιλογής

Λειτουργία Λύση Εάν το Ν είναι δύναμη του 2, τότε ο αριθμός n των σημάτων επιλογής θα είναι ίσος με τον αριθμό των δυαδικών ψηφίων (bits) τα οποία χρειάζονται για την αναπαράσταση των εισόδων του πολυπλέκτη στο δυαδικό σύστημα, δηλαδή, ισοδύναμα, ο αριθμός n θα είναι ίσος με τον αριθμό των δυαδικών ψηφίων τα οποία χρειάζονται για την δυαδική αναπαράσταση των αριθμών 0 έως N-1 Επομένως, θα ισχύει n = log 2 N Εάν το Ν δεν είναι δύναμη του 2, τότε θα ισχύει n = log 2 N (με x συμβολίζεται ο μικρότερος ακέραιος ο οποίος είναι μεγαλύτερος του x)

Λειτουργία Παράδειγμα Πόσα σήματα επιλογής απαιτούνται για πολυπλέκτη δύο εισόδων;

Λειτουργία Απάντηση I 1 I 0 2 1 O s (πχ με s=0 επιλέγεται η είσοδος I 0, ενώ με s=1 επιλέγεται η είσοδος I 1 )

Λειτουργία Παράδειγμα Πόσα σήματα επιλογής απαιτούνται για πολυπλέκτη τριών εισόδων;

Λειτουργία Απάντηση I 2 I 1 3 O I 0 1 s 1 s 0 (πχ με s 1 =0 και s 0 =0 επιλέγεται η είσοδος I 0, με s 1 =0 και s 0 =1 επιλέγεται η είσοδος I 1, ενώ με s 1 =1 και s 0 =0 επιλέγεται η είσοδος I 2 )

Λειτουργία Παράδειγμα Πόσα σήματα επιλογής απαιτούνται για πολυπλέκτη δέκα εισόδων;

Λειτουργία Απάντηση I 9 I 8 I 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0 10 1 O s 3 s 2 s 1 s 0

Λειτουργία Αποπολυπλέκτης (Demul plexer) Ο αποπολυπλέκτης είναι ψηφιακό κύκλωμα μίας εισόδου και n εξόδων (συνήθως, n είναι δύναμη του 2) Σκοπός του είναι η δρομολόγηση της εισόδου προς την επιλεγμένη, κάθε φορά, έξοδο O 7 O 6 O 5 I O 4 O 3 O 2 O 1 O 0

Λειτουργία Για την επιλογή, κάθε φορά, της εξόδου προς την οποία θα δρομολογηθεί η είσοδος ενός αποπολυπλέκτη, απαιτείται αριθμός σημάτων επιλογής (select), ο οποίος εξαρτάται από τον αριθμό των εξόδων του αποπολυπλέκτη Ο υπολογισμός του αριθμού των σημάτων αυτών είναι αντίστοιχος με την περίπτωση του πολυπλέκτη

Λειτουργία Παράδειγμα Πόσα σήματα επιλογής απαιτούνται για αποπολυπλέκτη τεσσάρων εξόδων;

Λειτουργία Απάντηση O 3 I 1 4 O 2 O 1 O 0 s 1 s 0 (πχ με s 1 =0 και s 0 =0 επιλέγεται η έξοδος O 0, με s 1 =0 και s 0 =1 επιλέγεται η έξοδος O 1, με s 1 =1 και s 0 =0 επιλέγεται η έξοδος O 2, ενώ με s 1 =1 και s 0 =1 επιλέγεται η έξοδος O 3)

Περιεχόμενα 1 2 3 4

Πολυπλεξία (Mul plexing) Συνδέοντας σε σειρά έναν πολυπλέκτη και έναν αποπολυπλέκτη, μπορούμε να χρησιμοποιήσουμε το ίδιο κανάλι διασύνδεσης (τη γραμμή που συνδέει την έξοδο του πολυπλέκτη με την είσοδο του αποπολυπλέκτη) προκειμένου να διακινήσουμε ψηφιακά δεδομένα από διαφορετικές πηγές πολυπλέκτης αποπολυπλέκτης I 3 I 2 I 1 I 0 4 1 O I 1 4 O 3 O 2 O 1 O 0 s 1 s 0 s 1 s 0 Σημείωση: Αναφερόμαστε σε ψηφιακή πολυπλεξία Άλλες τεχνικές πολυπλεξίας θα δείτε σε μαθήματα επόμενων εξαμήνων

Πολυπλεξία (Mul plexing) Κατά την ψηφιακή πολυπλεξία θα πρέπει να δίνεται προσοχή στα εξής: Ο πολυπλέκτης και ο αποπολυπλέκτης θα πρέπει να είναι συγχρονισμένοι, δηλαδή τα σήματα επιλογής (s) θα πρέπει να είναι όμοια (Αν δεν είναι, τι θα συμβαίνει;) Τα σήματα επιλογής (s) θα πρέπει να έχουν κατάλληλη συχνότητα (η οποία καθορίζεται από τη συχνότητα των πηγών των ψηφιακών δεδομένων), προκειμένου να μην έχουμε απώλεια πληροφορίας (δεδομένων) Τα σήματα στις εισόδους του πολυπλέκτη θα πρέπει να είναι ακέραια πολλαπλάσια της ίδιας βασικής συχνότητας και να είναι συγχρονισμένα μεταξύ τους

Πολυπλεξία (Mul plexing) Παράδειγμα Στον πομπό συστήματος επικοινωνίας τέσσερις ψηφιακές γραμμές πολυπλέκονται με τη βοήθεια πολυπλέκτη 4:1 και διαβιβάζονται μέσω κοινού τηλεπικοινωνιακού καναλιού προς τον δέκτη, όπου αποπολυπλέκονται με τη βοήθεια αποπολυπλέκτη 1:4 Αν ο ρυθμός μετάδοσης πληροφορίας στις ψηφιακές γραμμές του πομπού είναι 1kbps ανά γραμμή, να βρεθεί η περίοδος των σημάτων επιλογής s 0 και s 1 στον πομπό και στον δέκτη, προκειμένου να μην παρατηρείται απώλεια δεδομένων κατά τη μετάδοση

Πολυπλεξία (Mul plexing) Λύση Αφού ο ρυθμός μετάδοσης πληροφορίας είναι 1kbps ανά γραμμή, κάθε ψηφίο (bit) θα έχει διάρκεια T = 1 = 1ms(/bit) Προκειμένου να μην παρατηρείται 1kbps απώλεια δεδομένων κατά τη μετάδοση, θα πρέπει στη διάρκεια αυτή (T) να ολοκληρώνεται η επιλογή όλων κατά σειρά των εισόδων του πολυπλέκτη (και, όμοια, όλων των εξόδων του αποπολυπλέκτη) Δεδομένου ότι ο αριθμός των εισόδων του πολυπλέκτη είναι τέσσερις, συμπεραίνουμε πως η χρονική διάρκεια κατά την οποία παραμένει επιλεγμένη μια είσοδος του πολυπλέκτη είναι ίση με T ε = T 4 = 1ms = 025ms (το ίδιο συμβαίνει και για τις εξόδους του 4 αποπολυπλέκτη) Αν λάβουμε υπόψη μας πως το σήμα s 0 εναλλάσσεται κάθε φορά που επιλέγεται διαφορετική είσοδος, ενώ το σήμα s 1 εναλλάσσεται μία φορά ανά δύο συνεχόμενες επιλογές εισόδων, μπορούμε να συμπεράνουμε πως οι περίοδοι των δύο σημάτων είναι 025ms και 050ms, αντίστοιχα Λόγω του συγχρονισμού μεταξύ πολυπλέκτη και αποπολυπλέκτη, οι τιμές που βρήκαμε ισχύουν τόσο για τον πομπό όσο και για τον δέκτη

Πολυπλεξία (Mul plexing) Άσκηση Στον πομπό συστήματος επικοινωνίας δύο ψηφιακές γραμμές πολυπλέκονται με τη βοήθεια πολυπλέκτη 2:1 και διαβιβάζονται μέσω κοινού τηλεπικοινωνιακού καναλιού προς τον δέκτη, όπου αποπολυπλέκονται με τη βοήθεια αποπολυπλέκτη 1:2 Αν ο ρυθμός μετάδοσης πληροφορίας στις ψηφιακές γραμμές του πομπού είναι 1kbps για την πρώτη γραμμή και 10kbps για τη δεύτερη γραμμή, να βρεθεί η περίοδος του σήματος επιλογής s στον πομπό και στον δέκτη, προκειμένου να μην παρατηρείται απώλεια δεδομένων κατά τη μετάδοση

Επιλογέας Δεδομένων (Data Selector) Οι πολυπλέκτες βρίσκουν, επίσης, εφαρμογή στα κυκλώματα μνημών των ηλεκτρονικών υπολογιστών Πιο συγκεκριμένα, μια δυναμική μνήμη χρησιμοποιεί τις ίδιες γραμμές για τη διευθυνσιοδότηση τόσο των γραμμών όσο και των στηλών (για λόγους εξοικονόμησης των μεταλλικών αγωγών οι οποίοι διασυνδέουν τη μνήμη με το υπόλοιπο υπολογιστικό σύστημα) Η κατάλληλη επιλογή γραμμών/στηλών μνήμης γίνεται με τη βοήθεια πολυπλεκτών (Περισσότερες λεπτομέρειες στο μάθημα της Αρχιτεκτονικής)

Περιεχόμενα 1 2 3 4

Τόσο οι πολυπλέκτες, όσο και οι αποπολυπλέκτες είναι συνδυαστικά κυκλώματα και, επομένως, μπορούν να σχεδιαστούν και να υλοποιηθούν με εφαρμογή των μεθοδολογιών τις οποίες έχουμε παρουσιάσει στα προηγούμενα μαθήματα Στη συνέχεια, θα παραθέσουμε χαρακτηριστικά παραδείγματα

Υλοποίηση πολυπλεκτών Παράδειγμα Να υλοποιήσετε κύκλωμα πολυπλέκτη 2:1 I 1 I 0 2 1 O s

Υλοποίηση πολυπλεκτών Απάντηση (1/3) Δεδομένου ότι ο πολυπλέκτης θα διαθέτει δύο εισόδους, θα χρειαστούμε ένα σήμα επιλογής (s) σύμφωνα με τα προηγούμενα Υποθέτοντας πως για s=0 επιλέγεται η είσοδος I 0, ενώ για s=1 επιλέγεται η είσοδος I 1, ο πίνακας αλήθειας ο οποίος περιγράφει τη λειτουργία του πολυπλέκτη θα είναι ο εξής: I 1 I 0 s O 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1

Υλοποίηση πολυπλεκτών Απάντηση (2/3) Θα χρησιμοποιήσουμε τη μέθοδο του χάρτη Karnaugh για να καταλήξουμε στην απλοποιημένη έκφραση της εξόδου Ο: I 1 I 0 s 00 01 11 10 0 0 0 0 1 1 0 1 1 1 O = I 1 s + I 0 s

Υλοποίηση πολυπλεκτών Απάντηση (3/3) Το αντίστοιχο κύκλωμα έχει ως εξής: I 1 s O I 0 O = I 1 s + I 0 s

Υλοποίηση πολυπλεκτών Άσκηση Να υλοποιήσετε κύκλωμα πολυπλέκτη 4:1 I 3 I 2 I 1 4 O I 0 1 s 1 s 0

Υλοποίηση πολυπλεκτών Άσκηση Να υλοποιήσετε κύκλωμα πολυπλέκτη 4:1, χρησιμοποιώντας πολυπλέκτες 2:1

Υλοποίηση αποπολυπλεκτών Παράδειγμα Να υλοποιήσετε κύκλωμα αποπολυπλέκτη 1:2 Υποθέστε πως όταν σε μια έξοδο του αποπολυπλέκτη δρομολογείται η είσοδος, τότε η άλλη έξοδος θα τίθεται στο λογικό μηδέν I 1 2 O 1 O 0 s

Υλοποίηση αποπολυπλεκτών Απάντηση (1/3) Δεδομένου ότι ο αποπολυπλέκτης θα διαθέτει δύο εξόδους, θα χρειαστούμε ένα σήμα επιλογής (s) σύμφωνα με τα προηγούμενα Υποθέτοντας πως για s=0 επιλέγεται η έξοδος Ο 0, ενώ για s=1 επιλέγεται η έξοδος Ο 1, ο πίνακας αλήθειας ο οποίος περιγράφει τη λειτουργία του αποπολυπλέκτη θα είναι ο εξής: I s O 0 O 1 0 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1

Υλοποίηση αποπολυπλεκτών Απάντηση (2/3) Από τον προηγούμενο πίνακα αλήθειας μπορούμε εύκολα να καταλήξουμε στις ακόλουθες εκφράσεις για τις εξόδους του αποπολυπλέκτη: O 0 = I s O 1 = I s

Υλοποίηση αποπολυπλεκτών Απάντηση (3/3) Το αντίστοιχο κύκλωμα (στην πράξη, πρόκειται για δύο ξεχωριστά κυκλώματα) έχει ως εξής: I O 1 s O 0 O 0 = I s O 1 = I s

Υλοποίηση αποπολυπλεκτών Άσκηση Να υλοποιήσετε κύκλωμα αποπολυπλέκτη 1:2 Υποθέστε πως όταν σε μια έξοδο του αποπολυπλέκτη δρομολογείται η είσοδος, τότε η τιμή της άλλης εξόδου θα είναι αδιάφορη I 1 2 O 1 O 0 s

Υλοποίηση αποπολυπλεκτών Άσκηση Να υλοποιήσετε κύκλωμα αποπολυπλέκτη 1:4, χρησιμοποιώντας αποπολυπλέκτες 1:2

Περιεχόμενα 1 2 3 4

Οποιοδήποτε συνδυαστικό κύκλωμα μπορεί να υλοποιηθεί χρησιμοποιώντας πολυπλέκτες Στη συνέχεια, θα εξετάσουμε μερικά απλά παραδείγματα

Απλά παραδείγματα Παράδειγμα Να υλοποιηθεί πύλη AND χρησιμοποιώντας πολυπλέκτη A B AB

Απλά παραδείγματα Απάντηση 1 0 0 0 I 3 I 2 I 1 I 0 4 1 O F s 1 s 0 B A

Απλά παραδείγματα Άσκηση Να υλοποιηθεί πύλη NOR χρησιμοποιώντας πολυπλέκτη A B A + B

Μεθοδολογία Στη συνέχεια θα παρουσιάσουμε (μέσω ενδεικτικών παραδειγμάτων) γενική μεθοδολογία για την υλοποίηση σύνθετων συνδυαστικών κυκλωμάτων με τη βοήθεια πολυπλεκτών

Αλγεβρική Μέθοδος Παράδειγμα Έστω το κύκλωμα του πιο κάτω σχήματος, το οποίο υλοποιεί τη λογική συνάρτηση F = AB + BC + AC Να υλοποιηθεί το κύκλωμα χρησιμοποιώντας πολυπλέκτη C B A I 2 I 1 I 0? O F

Αλγεβρική Μέθοδος Απάντηση (1/5) Θα χρησιμοποιήσουμε πολυπλέκτη 4:1, στον οποίο θα θέσουμε ως σήματα επιλογής (s 0 και s 1 ) τις εισόδους A και B του κυκλώματος, αντίστοιχα, και θα υπολογίσουμε τις τιμές τις οποίες θα πρέπει να θέσουμε στις εισόδους του πολυπλέκτη προκειμένου το κύκλωμα να εμφανίζει την επιθυμητή λειτουργία???? I 3 I 2 I 1 I 0 4 1 O F s 1 s 0 B A

Αλγεβρική Μέθοδος Απάντηση (2/5) Θα γράψουμε τη λογική συνάρτηση F στη μορφή αθροίσματος γινομένων (ελαχιστόρων) των εισόδων (Α, Β και C) ως εξής: F = AB + BC + AC = = AB(C + C) + (A + A)BC + A(B + B)C = = ABC + ABC + ABC + ABC + ABC + A BC = = ABC + ABC + ABC + A BC

Αλγεβρική Μέθοδος Απάντηση (3/5) Στη συνέχεια, θα εμφανίσουμε όλους τους ελαχιστόρους των μεταβλητών οι οποίες τέθηκαν ως σήματα επιλογής του πολυπλέκτη (δηλαδή, στο συγκεκριμένο παράδειγμα, των Α και Β): F = ABC + ABC + ABC + A BC = AB(C + C) + ABC + A BC = = AB + ABC + A BC = = AB 1 + AB 0 + AB C + A B C

Αλγεβρική Μέθοδος Απάντηση (4/5) Με βάση την έκφραση F = AB 1 + AB 0 + AB C + A B C, και με τη βοήθεια του ακόλουθου πίνακα καταλήγουμε στο κύκλωμα της επόμενης διαφάνειας B A ελαχιστόρος επιλεγόμενη συντελεστής (s 1 ) (s 0 ) είσοδος ελαχιστόρου 0 0 A B I 0 C 0 1 AB I 1 0 1 0 AB I 2 1 1 1 AB I 3 C

Αλγεβρική Μέθοδος Απάντηση (5/5) C C 01 I 3 I 2 I 1 I 0 4 1 O F s 1 s 0 B A

Αλγεβρική Μέθοδος Άσκηση Έστω το κύκλωμα του πιο κάτω σχήματος, το οποίο υλοποιεί τη λογική συνάρτηση F = AB + BC + A C Να υλοποιηθεί το κύκλωμα χρησιμοποιώντας πολυπλέκτη C B A I 2 I 1 I 0? O F

Μέθοδος με Χάρτη Karnaugh Παράδειγμα Έστω το κύκλωμα του πιο κάτω σχήματος, το οποίο υλοποιεί τη λογική συνάρτηση F = AB + BC + AC Να υλοποιηθεί το κύκλωμα χρησιμοποιώντας πολυπλέκτη C B A I 2 I 1 I 0? O F (πρόκειται για το προηγούμενο παράδειγμα, στο οποίο θα χρησιμοποιήσουμε, αυτή τη φορά, τη μέθοδο του χάρτη Karnaugh)

Μέθοδος με Χάρτη Karnaugh Απάντηση (1/3) Θα χρησιμοποιήσουμε τη μέθοδο του χάρτη Karnaugh για τη συνάρτηση F ώστε να καταλήξουμε στην έκφραση F = AB 1 + AB 0 + AB C + A B C, την οποία βρήκαμε προηγουμένως αλγεβρικά: C BA A B 00 0 1 A B 01 A B 11 A B 10 0 0 0 1 1 0 1 1 F C 0 C 1 [παρατηρήστε πως οι είσοδοι ελέγχου του πολυπλέκτη (Α,Β) τίθενται ως ζεύγος μεταβλητών στον χάρτη Karnaugh]

Μέθοδος με Χάρτη Karnaugh Απάντηση (2/3) Με βάση την έκφραση F = AB 1 + AB 0 + AB C + A B C, και με τη βοήθεια του ακόλουθου πίνακα καταλήγουμε στο κύκλωμα της επόμενης διαφάνειας B A ελαχιστόρος επιλεγόμενη συντελεστής (s 1 ) (s 0 ) είσοδος ελαχιστόρου 0 0 A B I 0 C 0 1 AB I 1 0 1 0 AB I 2 1 1 1 AB I 3 C

Μέθοδος με Χάρτη Karnaugh Απάντηση (3/3) C C 01 I 3 I 2 I 1 I 0 4 1 O F s 1 s 0 B A

Μέθοδος με Χάρτη Karnaugh Άσκηση Να υλοποιηθεί με τη βοήθεια πολυπλέκτη η συνάρτηση F η οποία περιγράφεται από τον ακόλουθο πίνακα αλήθειας: A B C F 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 1