ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

Σχετικά έγγραφα
ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

ΨΗΦΙΑΚΗΛΟΓΙΚΗΣΧΕΔΙΑΣΗ

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

Ψηφιακή Λογική Σχεδίαση

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

Ψηφιακή Λογική Σχεδίαση

ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ Ι ΕΞΕΤΑΣΕΙΣ ΦΕΒΡΟΥΑΡΙΟΥ 2010

Ελίνα Μακρή

επανενεργοποιηθεί Βιομηχανικά Ηλεκτρονικά - Κ.Ι.Κυριακόπουλος Control Systems Laboratory

Γ2.1 Στοιχεία Αρχιτεκτονικής. Γ Λυκείου Κατεύθυνσης

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ

Ελίνα Μακρή

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ

ΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 3

ΑΣΚΗΣΗ 10 ΣΥΓΧΡΟΝΟΙ ΑΠΑΡΙΘΜΗΤΕΣ

Κεφάλαιο 4. Λογική Σχεδίαση

3. Απλοποίηση Συναρτήσεων Boole

7.1 Θεωρητική εισαγωγή

ΠΕΡΙΕΧΟΜΕΝΑ 1 ΣΥΣΤΗΜΑΤΑ ΑΡΙΘΜΩΝ ΚΑΙ ΚΩ ΙΚΕΣ 1

K15 Ψηφιακή Λογική Σχεδίαση 6: Λογικές πύλες και λογικά κυκλώματα

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ211

K24 Ψηφιακά Ηλεκτρονικά 4: Σχεδίαση Συνδυαστικών Κυκλωμάτων

K15 Ψηφιακή Λογική Σχεδίαση 7-8: Ανάλυση και σύνθεση συνδυαστικών λογικών κυκλωμάτων

ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

Ελίνα Μακρή

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Απλοποίηση Συναρτήσεων Boole. Επιμέλεια Διαφανειών: Δ.

ΣΧΟΛΗ ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ & ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ

Πρόγραμμα Επικαιροποίησης Γνώσεων Αποφοίτων

6 η Θεµατική Ενότητα : Σχεδίαση Συστηµάτων σε Επίπεδο Καταχωρητή

ΗΜΥ 100 Εισαγωγή στην Τεχνολογία

Ψηφιακή Λογική και Σχεδίαση

Ψηφιακά Συστήματα. 5. Απλοποίηση με χάρτες Karnaugh

Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

Προγραμματισμός Ηλεκτρονικών Υπολογιστών 1

ΒΑΣΙΚΕΣ ΑΡΧΕΣ ΨΗΦΙΑΚΗΣ ΤΕΧΝΟΛΟΓΙΑΣ. Κεφάλαιο 3

Περιεχόμενα. Πρώτο Κεφάλαιο. Εισαγωγή στα Ψηφιακά Συστήματα. Δεύτερο Κεφάλαιο. Αριθμητικά Συστήματα Κώδικες

Οικουμενικές Πύλες (ΝΑΝD NOR), Πύλη αποκλειστικού Η (XOR) και Χρήση KarnaughMaps

ΑΣΚΗΣΕΙΣ ΣΤΑ ΚΥΚΛΩΜΑΤΑ 1 ης ΤΑΞΗΣ (Κεφ. 18)

C D C D C D C D A B

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ

7 η διάλεξη Ακολουθιακά Κυκλώματα

ΑΣΠΑΙΤΕ Εργαστήριο Ψηφιακών Συστημάτων & Μικροϋπολογιστών Εργαστηριακές Ασκήσεις για το μάθημα «Λογική Σχεδίαση» ΑΣΚΗΣΗ 3 ΠΙΝΑΚΕΣ KARNAUGH

Ψηφιακά Ηλεκτρονικά. Μάθηµα 2ο.. Λιούπης

ΕΡΓΑΣΤΗΡΙΟ ΗΛΕΚΤΡΟΝΙΚΩΝ ΕΦΑΡΜΟΓΩΝ

Αρχιτεκτονικές Υπολογιστών BOOLEAN ALGEBRA

Ενότητα 6 ΑΝΑΛΥΣΗ & ΣΥΝΘΕΣΗ ΣΥΝΔΥΑΣΤΙΚΗΣ ΛΟΓΙΚΗΣ ΣΥΝΔΥΑΣΤΙΚΑ ΚΥΚΛΩΜΑΤΑ ΠΟΛΛΩΝ ΕΠΙΠΕΔΩΝ

ΑΣΚΗΣΗ 4 ΠΡΟΒΛΗΜΑΤΑ ΛΟΓΙΚΗΣ ΣΧΕΔΙΑΣΗΣ

ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ. Να μελετηθεί η λειτουργία του ακόλουθου κυκλώματος. Ποιος ο ρόλος των εισόδων του (R και S) και πού βρίσκει εφαρμογή; R Q

ΑΣΚΗΣΗ 9. Tα Flip-Flop

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗΣ

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Ακολουθιακή Λογική. Επιμέλεια Διαφανειών: Δ.

ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ. Να μελετηθεί η λειτουργία του ακόλουθου κυκλώματος. Ποιος ο ρόλος των εισόδων του (R και S) και πού βρίσκει εφαρμογή; S Q

Ψηφιακά Συστήματα. 3. Λογικές Πράξεις & Λογικές Πύλες

Ψηφιακά Ηλεκτρονικά. Μάθηµα 5ο.. Λιούπης

Δυαδικές συναρτήσεις Άλγεβρα Boole Λογικά διαγράμματα

Ψηφιακή Λογική Σχεδίαση

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Προγραμματισμός Ηλεκτρονικών Υπολογιστών 1

e-book ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ ΑΣΚΗΣΕΙΣ

Κεφάλαιο 6. Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα

5.1 Θεωρητική εισαγωγή

ΛΥΣΕΙΣ ΑΣΚΗΣΕΩΝ ΕΞΕΤΑΣΤΙΚΗΣ ΠΕΡΙΟ ΟΥ ΙΟΥΝΙΟΥ 2004., η οποία όµως µπορεί να γραφεί µε την παρακάτω µορφή: 1 e

ΑΣΚΗΣΗ 1 ΛΟΓΙΚΕΣ ΠΥΛΕΣ

9. OIΚΟΥΜΕΝΙΚΕΣ ΠΥΛΕΣ ΠΟΛΛΑΠΛΩΝ ΕΙΣΟ ΩΝ

6. ΟΙΚΟΥΜΕΝΙΚΕΣ ΠΥΛΕΣ

Συνδυαστικά Κυκλώματα

Περίληψη ΗΜΥ-210: Λογικός Σχεδιασµός. Λογικές Πύλες. BUFFER, NAND και NOR. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο 2005

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων

i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)

ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ. ιδάσκων : ρ. Β. ΒΑΛΑΜΟΝΤΕΣ. Πύλες - Άλγεβρα Boole 1

Περιεχόµενα. Πρόλογος Εισαγωγή 21

Αναλογικά & Ψηφιακά Κυκλώματα ιαφάνειες Μαθήματος ρ. Μηχ. Μαραβελάκης Εμ.

ΑΣΚΗΣΗ 6 ΑΠΟΚΩΔΙΚΟΠΟΙΗΕΣ ( DECODERS )

Πολυσύνθετες πύλες. Διάλεξη 11

6. Σχεδίαση Κυκλωμάτων Λογικής Κόμβων (ΚΑΙ), (Η)

Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ ΠΑΤΡΑ

ΜΕΡΟΣ 1 ο : Δυαδικές συναρτήσεις Άλγεβρα Boole Λογικά διαγράμματα

ΠΕΡΙΕΧΟΜΕΝΑ ΠΕΡΙΕΧΟΜΕΝΑ.3 ΑΣΥΓΧΡΟΝΟΣ ΔYΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.5 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.7 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ ΜΕ LATCH.

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

Καταστάσεων. Καταστάσεων

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016

ΚΕΦΑΛΑΙΟ 6 ΑΣΥΓΧΡΟΝΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΕΙΣΑΓΩΓΙΚΕΣ ΠΑΡΑΤΗΡΗΣΕΙΣ... 3

Επίπεδο Ψηφιακής Λογικής (The Digital Logic Level)

Συνδυαστικά Λογικά Κυκλώματα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016

Εισαγωγή στην Πληροφορική

Ύλη Λογικού Σχεδιασµού Ι

Κεφάλαιο 5. Λογικά κυκλώματα

2 η Θεµατική Ενότητα : Σύνθετα Συνδυαστικά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

ΛΥΣΕΙΣ ΘΕΜΑΤΩΝ. στον αναστρέφοντα ακροδέκτη. Στον χρόνο t = 0 η έξοδος υ

6.1 Θεωρητική εισαγωγή

Ασύγχρονοι Απαριθμητές. Διάλεξη 7

Transcript:

Τμήμα Ηλεκτρολόγων Μηχανικών Εργαστήριο Ενσύρματης Τηλεπικοινωνίας ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ Μάθημα 12: Κίνδυνοι Διδάσκων: Καθηγητής Ν. Φακωτάκης

Κίνδυνοι Μια από τις κυριότερες αιτίες δυσλειτουργίας των ψηφιακών κυκλωµάτων εντοπίζεται στην παρουσία κινδύνων (race hazards)

Τύποι κινδύνων Στατικοί κίνδυνοι υναµικοί κίνδυνοι Ουσιώδεις κίνδυνοι

Καθυστερήσεις πυλών το αποτέλεσµα της καθυστέρησης πύλης κατά την αναστροφή ενός σήµατος

Η παραγωγή αιχµών Έξοδος πύλης NAND ΑΑ =0 κάθε χρονική στιγµή Ωστόσο υπάρχουν χρονικές στιγµές όπου ΑΑ =1 (γραµµοσκιασµένες χρονικές περίοδοι)

Παραγωγή αιχµών από πύλη AND

Παραγωγή αιχµών από πύλη OR

Παραγωγή αιχµών από πύλες NAND και NOR

Παραγωγή στατικών κινδύνων σε συνδυαστικά δίκτυα Όταν µια είσοδος σε ένα συνδυαστικό δίκτυο αλλάζει, µπορεί να παραχθούν αιχµές στην έξοδο του κυκλώµατος. Οι αιχµές αυτές προκύπτουν επειδή διαφορετικά µήκη δρόµων από την έξοδο µπορεί να εισάγουν διαφορετικές χρονικές καθυστερήσεις.

Παραγωγή στατικού κινδύνου-1 σε συνδυαστικό δίκτυο

Παραγωγή στατικού κινδύνου-0 σε συνδυαστικό δίκτυο

Περιορισµός στατικών κινδύνων Ηεξίσωση των πυλών NAND f=ab+a C µπορεί να γίνει f=ab+a C+BC Όταν B=C=1 η εξίσωση γίνεται f=a+a +1 και ακόµα αν τα Α και Α είναι για µια σύντοµη χρονική περίοδο ταυτόχρονα ίσα µε το 0 η τιµή της f παραµένει στο 1.

Υλοποίηση της απαλλαγµένης από κινδύνους συνάρτησης f=(a+b)(a +C)(B+C)

Πίνακες Karnaugh των f =A B +AC,f =A B +AC +B C

Αλγόριθµος εύρεσης στατικών κινδύνων -0 Καταστρώνουµε πίνακα αντίστροφης συνάρτησης Ψάχνουµε τα γειτονικά µηδενικά που δεν καλύπτονται από την ίδια κύρια διαδοχή Εισάγουµε πρόσθετες κύριες διαδοχές για να καλύψουµε όλα τα γειτονικά «0» που δεν καλύπτονται από την πρώτη κύρια διαδοχή Τροποποιούµε την αντίστροφη εξίσωση µε την προσθήκη των πρόσθετων κυρίων διαδοχών Επαναντιστρέφουµετην εξίσωση στην απαλλαγµένη από κινδύνους µορφή της

Σχεδίαση απαλλαγµένων από κινδύνους συνδυαστικών δικτύων Αν το κύκλωµα υλοποιείται µε πύλες NAND είναι αναγκαίο να παίρνονται συναρτήσεις απαλλαγµένες από στατικούς κινδύνους -1 Τοποθετούµε στον πίνακα Karnaugh όλους τους συνδυασµούς µεταβλητών που κάνουν την τιµή της συνάρτησης 1 (ή µηδέν για υλοποίηση µε NOR)

Πίνακας Karnaugh της f=σ2,5,6,7,10,13,15, και υλοποίηση απαλλαγµένη από κινδύνους µε πύλες NAND

Πίνακας Karnaugh των 0 της f=σ2,5,6,7,10,13,15, και υλοποίηση απαλλαγµένη από κινδύνους µε πύλες NOR

Ανίχνευση κινδύνων σε υπάρχον δίκτυο Εφόσον ένα κύκλωµα αποτελείται από AND και OR πύλες µπορεί να παράγει τόσο στατικούς κινδύνους -0 όσο και στατικούς κινδύνους -1

f=abc +(A+B)(A +D )

υναµικοί κίνδυνοι

ίκτυο µε δυναµικό κίνδυνο

Ουσιώδεις κίνδυνοι Αυτός ο τύπος κινδύνων είναι ασυνήθιστος σε οδηγούµενα από γεγονότα κυκλώµατα και προκαλείται από µια κούρσα (race) µεταξύ πρωτεύοντος και δευτερεύοντος σήµατος.

Ουσιώδεις κίνδυνοι Στο σχήµα που ακολουθεί φαίνεται το διάγραµµα καταστάσεων για µια οδηγούµενη από γεγονότα ψηφιακή µηχανή µε απαλαγµένη από κούρσα δευτερεύουσα µετάβαση Υποθέτοντας ότι η µηχανή είναι στην κατάσταση S0 και επέρχεται µια αλλαγή της τιµής της µεταβλητής Χ από 0 σε 1 θα έπρεπε να συµβεί µια µετάπτωση από την S0 στην S1 και φτάνοντας στην S1 η µηχανή έπρεπε να παραµείνει στην κατάσταση αυτή Αυτό θα εξαρτηθεί από τις σχετικές τιµές του χρόνου αντιστροφής ti για το πρωτεύον σήµα Χ και του χρόνου διεγέρσεως (turn-on) tt για το δευτερεύον σήµα Β

ιάγραµµα καταστάσεων για µια µηχανή που µπορεί να έχει ένα ουσιώδη κίνδυνο

Αν η µηχανή φθάσει στην κατάσταση S1 πρίν η τιµή του Χ αλλάξει από 1 σε 0 θα πραγµατοποιηθεί µια περαιτέρω µετάπτωση στην S2 Εφόσον Χ=1 όταν φθάσει η µηχανή στην S2 έπεται ότι θα πραγµατοποιηθεί µια περαιτέρω µετάπτωση στην κατάσταση S3 όπου η µηχανή τώρα θα παραµείνει, δεδοµένου ότι η αλλαγή του Χ έχει τώρα πραγµατοποιηθεί

Εποµένως εαν ti>tt θα προκύψει λανθασµένη λειτουργία του κυκλώµατος σαν συνέπεια της κούρσας µεταξύ της αντιστροφής και του πρωτεύοντος σήµατος Χ και του δευτερεύοντος σήµατος Β Σύνολο διεγέρσεων Α=ΒΧ Σύνολο αποδιεγέρσεων Α=ΒΧ +(Β+Χ)Α

Εργαστήριο Ενσύρµατης Τηλεπικοινωνίας Artificial Intelligence Group http://www.wcl.ee.upatras.gr