Κυκλώµατα CMOS και Λογική Σχεδίαση 2
|
|
|
- Πολύκαρπος Βαρουξής
- 7 χρόνια πριν
- Προβολές:
Transcript
1 5 η Θεµατική Ενότητα : Κυκλώµατα CMOS και Λογική Σχεδίαση Επιµέλεια διαφανειών:. Μπακάλης Σχεδίαση Λογικών Πυλών CMOS Παράγοντες που µπορούν να οδηγήσουν µία λογική πύλη CMOS σε λανθασµένη λειτουργία: Λανθασµένες ή ανεπαρκείς τροφοδοσίες ισχύος (θόρυβος στις τροφοδοσίες ισχύος) Θόρυβος στις εισόδους πυλών Λανθασµένα τρανζίστορ Λανθασµένες συνδέσεις σε τρανζίστορ Λανθασµένοι λόγοι τρανζίστορ στη λογική µε λόγο διαστάσεων Καταµερισµός φορτίου ή ακατάλληλα ρολόγια σε δυναµικές πύλες Κυκλώµατα CMOS και Λογική Σχεδίαση 2
2 Σχεδίαση Λογικών Πυλών CMOS Μια σωστά κατασκευασµένη συµπληρωµατική πύλη CMOS θα λειτουργεί πάντα αξιόπιστα όταν τροφοδοτείται µε σωστές τροφοδοσίες ισχύος. Οι δυναµικές πύλες και οι πύλες µε λόγο διαστάσεων παρέχουν µέτρια σχεδίαση, φτωχό φυσικό σχέδιο και µη προβλέψιµο θόρυβο. Κυκλώµατα CMOS και Λογική Σχεδίαση 3 Σχεδίαση Λογικών Πυλών CMOS Ένα σηµαντικό τµήµα του κύκλου σχεδίασης ενός ολοκληρωµένου CMOS αφιερώνεται στη βελτιστοποίηση της ταχύτητας του κυκλώµατος. t r / f C = k β V eff load DD k = σταθερά ( 2-4) β eff = ενεργό β της αλυσίδας του οδηγού πάνω ή κάτω C load = χωρητικότητα που φαίνεται από την πύλη V DD = τάση τροφοδοσίας ισχύος Κυκλώµατα CMOS και Λογική Σχεδίαση 4
3 Σχεδίαση Λογικών Πυλών CMOS To β eff επηρεάζεται από: Τον αριθµό και το µέγεθος των εν-σειρά (ή παράλληλων) τρανζίστορ στον οδηγό πάνω (χρόνος ανόδου) ή στον οδηγό κάτω (χρόνος καθόδου). Η χωρητικότητα C load εξαρτάται από: Το µέγεθος των τρανζίστορ στην πύλη. Το µέγεθος και τον αριθµό των τρανζίστορ στα οποία είναι συνδεδεµένη η πύλη. Τη χωρητικότητα διασυνδέσεων µεταξύ µίας πύλης και αυτών που οδηγεί. Η ταχύτητα µιας πύλης επηρεάζεται και από το χρόνο ανόδου/καθόδου της εισόδου. Κυκλώµατα CMOS και Λογική Σχεδίαση 5 Σχεδίαση Λογικών Πυλών CMOS Σε πολλές σχεδιάσεις υπάρχουν αρκετά λογικά µονοπάτια τα οποία δεν απαιτούν ιδιαίτερη µελέτη χρονισµού. Υπάρχει ένας αριθµός µονοπατιών, που καλούνται κρίσιµα µονοπάτια (critical paths), τα οποία απαιτούν προσοχή σε θέµατα χρονισµών. Τα κρίσιµα µονοπάτια µπορούν να επηρεαστούν από τις αποφάσεις στο: Αρχιτεκτονικό επίπεδο (αποδοτικοί αλγόριθµοι) Επίπεδο RTL/λογικής πύλης (διοχέτευση,επιλογή πυλών) Επίπεδο κυκλώµατος (µεταβολή διαστάσεων τρανζίστορ) Επίπεδο φυσικής σχεδίασης (επανατοποθέτηση στοιχείων) Κυκλώµατα CMOS και Λογική Σχεδίαση 6
4 Σχεδίαση Λογικών Πυλών CMOS Βαθµός εισόδου (fan-in) µιας λογικής πύλης είναι ο αριθµός των εισόδων µιας πύλης. Ο βαθµός εισόδου µιας πύλης επηρεάζει την ταχύτητα της πύλης. Κυκλώµατα CMOS και Λογική Σχεδίαση 7 Σχεδίαση Λογικών Πυλών CMOS Βαθµός οδήγησης εξόδου (fan-out) µιας λογικής πύλης είναι ο συνολικός αριθµός εισόδων των πυλών που οδηγούνται από την έξοδο της πύλης. Κυκλώµατα CMOS και Λογική Σχεδίαση 8
5 Σχεδίαση Λογικών Πυλών CMOS t t dr df = t int ernal r + k = t int ernal f + k t t output r output f k = βαθµός οδήγησης εξόδου πύλης Η ταχύτητα µιας πύλης είναι ανάλογη του βαθµού οδήγησης εξόδου. Κυκλώµατα CMOS και Λογική Σχεδίαση 9 Σχεδίαση Λογικών Πυλών CMOS Κυκλώµατα CMOS και Λογική Σχεδίαση 10
6 Σχεδίαση Λογικών Πυλών CMOS Κυκλώµατα CMOS και Λογική Σχεδίαση 11 Σχεδίαση Λογικών Πυλών CMOS t r = 6.2 ns t f = 2.7 ns t r = 5.24 ns t f = 2.3 ns t r = 3.19 ns t f = 2.6 ns Κυκλώµατα CMOS και Λογική Σχεδίαση 12
7 Σχεδίαση Λογικών Πυλών CMOS Κυκλώµατα CMOS και Λογική Σχεδίαση 13 Σχεδίαση Λογικών Πυλών CMOS Κανόνες για το πως σχεδιάζεται ένα κύκλωµα σε συµπληρωµατική λογική CMOS µε κριτήριο την ταχύτητα: Χρησιµοποίηση πυλών NAND όπου αυτό είναι δυνατό Τοποθέτηση αντιστροφέων σε κόµβους µε µεγάλο βαθµό οδήγησης Αποφυγή χρήσης δοµών NOR κυρίως σε περιπτώσεις µεγάλου βαθµού εισόδου και µεγάλου βαθµού οδήγησης Χρησιµοποίηση βαθµού οδήγησης κάτω από 5-10 Χρησιµοποίηση πυλών ελάχιστου µεγέθους σε κόµβους µε µεγάλο βαθµό οδήγησης για την ελαχιστοποίηση του φορτίου ιατήρηση των απότοµων ακµών ανόδου/καθόδου Σε σχεδιασµούς µε κριτήριο την ισχύ ή την επιφάνεια, η χρήση συµπληρωµατικών πυλών µε µεγάλο βαθµό οδήγησης θα οδηγήσει σε κύκλωµα που θα δουλεύει πάντα εάν δίνεται ικανός χρόνος Κυκλώµατα CMOS και Λογική Σχεδίαση 14
8 Φυσική Σχεδίαση Αντιστροφέα Κυκλώµατα CMOS και Λογική Σχεδίαση 15 Φυσική Σχεδίαση Αντιστροφέα Κυκλώµατα CMOS και Λογική Σχεδίαση 16
9 Φυσική Σχεδίαση Αντιστροφέα Κυκλώµατα CMOS και Λογική Σχεδίαση 17 Φυσική Σχεδίαση Αντιστροφέα Metal 2 Metal 1 Κυκλώµατα CMOS και Λογική Σχεδίαση 18
10 Φυσική Σχεδίαση Αντιστροφέα P-diff Metal 1 N-diff Κυκλώµατα CMOS και Λογική Σχεδίαση 19 Φυσική Σχεδίαση Αντιστροφέα Metal 2 Κυκλώµατα CMOS και Λογική Σχεδίαση 20
11 Φυσική Σχεδίαση Αντιστροφέα Metal 2 Metal 3 Metal 1 Κυκλώµατα CMOS και Λογική Σχεδίαση 21 Φυσική Σχεδίαση Αντιστροφέα Metal 2 Metal 1 Metal 3 Κυκλώµατα CMOS και Λογική Σχεδίαση 22
12 Φυσική Σχεδίαση Αντιστροφέα Αύξηση του µεγέθους των τρανζίστορ Κυκλώµατα CMOS και Λογική Σχεδίαση 23 Φυσική Σχεδίαση Αντιστροφέα Παράλληλη σύνδεση αντιστροφέων Κυκλώµατα CMOS και Λογική Σχεδίαση 24
13 Φυσική Σχεδίαση Αντιστροφέα Χρήση κυκλικών τρανζίστορ Κυκλώµατα CMOS και Λογική Σχεδίαση 25 Φυσική Σχεδίαση Πύλης NAND Κυκλώµατα CMOS και Λογική Σχεδίαση 26
14 Φυσική Σχεδίαση Πύλης NAND Κυκλώµατα CMOS και Λογική Σχεδίαση 27 Φυσική Σχεδίαση Πύλης NOR Κυκλώµατα CMOS και Λογική Σχεδίαση 28
15 Φυσική Σχεδίαση Πύλης NOR Κυκλώµατα CMOS και Λογική Σχεδίαση 29 Φυσική Σχεδίαση Πυλών Όλες οι συµπληρωµατικές πύλες µπορούν να σχεδιαστούν µε µία σειρά n-mos πάνω ή κάτω από µία σειρά p-mos που έχουν ευθυγραµµιστεί ώστε να υπάρχουν κοινές συνδέσεις πύλης. Οι περισσότερες απλές πύλες µπορούν να σχεδιαστούν χρησιµοποιώντας µια συνεχή σειρά από τρανζίστορ στα οποία εφάπτονται οι συνδέσεις πηγής-υποδοχής (γραµµή διάχυσης) Στην περίπτωση αυτή υπάρχουν τεχνικές για την αυτόµατη σχεδίαση. Κυκλώµατα CMOS και Λογική Σχεδίαση 30
16 Φυσική Σχεδίαση Πυλών Κυκλώµατα CMOS και Λογική Σχεδίαση 31 Φυσική Σχεδίαση Πυλών Αλγόριθµος για την παραγωγή φυσικού σχεδίου: 1. Εύρεση όλων των µονοπατιών Euler που καλύπτουν τον γράφο. 2. Εύρεση ενός p- και ενός n- µονοπατιού Euler που να έχουν ταυτόσηµη ακολουθία ονοµάτων σε κάθε κόµβο. 3. Εάν δεν βρεθούν µονοπάτια στο βήµα 2 τότε θα πρέπει η πύλη να κοµµατιαστεί σε ένα ελάχιστο αριθµό τµηµάτων έτσι ώστε να επιτευχθεί το βήµα 2 µε ξεχωριστά µονοπάτια Euler. Κυκλώµατα CMOS και Λογική Σχεδίαση 32
17 Φυσική Σχεδίαση Πυλών Κυκλώµατα CMOS και Λογική Σχεδίαση 33 Φυσική Σχεδίαση Πυλών Κυκλώµατα CMOS και Λογική Σχεδίαση 34
18 Φυσική Σχεδίαση Πυλών Κυκλώµατα CMOS και Λογική Σχεδίαση 35 Φυσική Σχεδίαση Πυλών Κυκλώµατα CMOS και Λογική Σχεδίαση 36
19 Φυσική Σχεδίαση Πυλών Τα τρανζίστορ οµαδοποιούνται σε λωρίδες για να είναι εφικτή η µέγιστη δυνατή σύνδεση πηγής/υποδοχής µέσω γειτνίασης. Οι στήλες πολυπυριτίου εναλλάσονται ώστε να αυξηθεί η γειτνίαση. Κυκλώµατα CMOS και Λογική Σχεδίαση 37 Φυσική Σχεδίαση Πυλών Οι οµάδες που προκύπτουν τοποθετούνται σε σειρές µε τις οµάδες που κυρίως συνδέονται στους αγωγούς τροφοδοσίας να είναι πιο κοντά σε αυτούς. Κυκλώµατα CMOS και Λογική Σχεδίαση 38
20 Φυσική Σχεδίαση Πυλών Οι διασυνδέσεις επιτυγχάνονται µε διάχυση ή µε οριζόντιες και κάθετες διασυνδέσεις µετάλλου. Κυκλώµατα CMOS και Λογική Σχεδίαση 39 Σχεδίαση Τυποποιηµένων Κυττάρων Απαιτούµενα χαρακτηριστικά τυποποιηµένων κυττάρων: 1. Κανονικότητα στην γεωµετρία. Το φυσικό ύψος είναι καθορισµένο και το πλάτος µεταβάλλεται σύµφωνα µε την λειτουργία τους. Οι διάδροµοι τροφοδοσίας/γείωσης περνούν από καθορισµένα σηµεία οριζόντια στο επάνω και κάτω µέρος του κυττάρου. Υπάρχουν γραµµές εξωτερικής διαδρόµισης. 2. Κοινά ηλεκτρικά χαρακτηριστικά. Για την επιλογή των κατάλληλων W n και W p θα πρέπει να ληφθούν υπόψη παράµετροι όπως η κατανάλωση ισχύος, η καθυστέρηση διάδοσης και η ανοσία θορύβου. Κυκλώµατα CMOS και Λογική Σχεδίαση 40
21 Σχεδίαση Τυποποιηµένων Κυττάρων Κυκλώµατα CMOS και Λογική Σχεδίαση 41 Σχεδίαση Τυποποιηµένων Κυττάρων Metal 2 Κυκλώµατα CMOS και Λογική Σχεδίαση 42
22 ιάταξη πυλών (Gate Array) Κυκλώµατα CMOS και Λογική Σχεδίαση 43 ιάταξη πυλών (Gate Array) Κυκλώµατα CMOS και Λογική Σχεδίαση 44
23 Θάλασσα πυλών (Sea of Gates) Κυκλώµατα CMOS και Λογική Σχεδίαση 45 Θάλασσα πυλών (Sea of Gates) NAND-3 Κυκλώµατα CMOS και Λογική Σχεδίαση 46
24 Θάλασσα πυλών (Sea of Gates) 2 INV NOR-2 Κυκλώµατα CMOS και Λογική Σχεδίαση 47 Γενικοί Κανόνες Φυσικής Σχεδίασης Ολοκλήρωση της ηλεκτρικής σχεδίασης της πύλης Τοποθέτηση των αγωγών µετάλλου V DD και V SS στο πάνω και κάτω µέρος του κυττάρου Τοποθέτηση µιας κάθετης γραµµής πολυπυριτίου για κάθε είσοδο της πύλης Ταξινόµηση των σηµάτων της πύλης πολυπυριτίου ώστε να επιτραπεί η µέγιστη σύνδεση µεταξύ των τρανζίστορ µέσω της γειτνίασης των συνδέσεων πηγής-υποδοχής Τοποθέτηση του n-τµήµατος κοντά στο V SS και του p-τµήµατος κοντά στο V DD Ολοκλήρωση της πύλης µε συνδέσεις µε πολυπυρίτιο, µέταλλο ή διάχυση Κυκλώµατα CMOS και Λογική Σχεδίαση 48
25 Γενικοί Κανόνες Φυσικής Σχεδίασης Η φυσική σχεδίαση περιλαµβάνει βελτιστοποίηση των διασυνδέσεων που γίνονται στο επίπεδο του τρανζίστορ και όχι στο επίπεδο πύλης. Εάν σχεδιάζουµε λογικές δοµές τρανζίστορ πετυχαίνουµε µικρότερες και ίσως γρηγορότερες φυσικές σχεδιάσεις Η βελτίωση στην πυκνότητα οφείλεται: Στην καλύτερη χρήση των στρώσεων διασύνδεσης Στις περισσότερες «συγχωνευµένες» συνδέσεις πηγήςυποδοχής Στην περισσότερη χρήση του «λευκού» χώρου Στη χρησιµοποίηση βέλτιστων µεγεθών τρανζίστορ Κυκλώµατα CMOS και Λογική Σχεδίαση 49 AND-4 Βελτιστοποίηση Φυσικής Σχεδίασης Κυκλώµατα CMOS και Λογική Σχεδίαση 50
26 Βελτιστοποίηση Φυσικής Σχεδίασης Κυκλώµατα CMOS και Λογική Σχεδίαση 51 Βελτιστοποίηση Φυσικής Σχεδίασης Κυκλώµατα CMOS και Λογική Σχεδίαση 52
27 Φυσική Σχεδίαση Πύλης Μετάδοσης Poly Metal 2 Κυκλώµατα CMOS και Λογική Σχεδίαση 53 Φυσική Σχεδίαση Πύλης Μετάδοσης Κυκλώµατα CMOS και Λογική Σχεδίαση 54
28 Φυσική Σχεδίαση Πολυπλέκτη Κυκλώµατα CMOS και Λογική Σχεδίαση 55 Λογικές οµές CMOS Πολλές φορές οι προδιαγραφές µιας σχεδίασης δεν καλύπτονται από τις συµπληρωµατικές πύλες CMOS (πχ επιφάνεια και ταχύτητα). Τότε απαιτούνται άλλες δοµές που παρέχουν τα απαιτούµενα χαρακτηριστικά µε κόστος την αυξηµένη σχεδιαστική και λειτουργική πολυπλοκότητα και πιθανώς το µειωµένο περιθώριο θορύβου. CVSL Συµπληρωµατική CMOS BiCMOS NP-διαδοχικής επίδρασης Τρανζίστορ Περάσµατος Ψεύδο-nMOS Domino-CMOS C 2 MOS υναµική-cmos Κυκλώµατα CMOS και Λογική Σχεδίαση 56
29 Συµπληρωµατική Λογική CMOS NOT NAND NOR Κυκλώµατα CMOS και Λογική Σχεδίαση 57 Συµπληρωµατική Λογική CMOS Οι συµπληρωµατικές πύλες σχεδιάζονται ως κυκλώµατα χωρίς καθορισµένο λόγο διαστάσεων (ratioless). Η µεταβολή του κατωφλίου, της ταχύτητας, των περιθωρίων θορύβου και της κατανάλωσης επιτυγχάνεται µε τη µεταβολή του λόγου των τρανζίστορ ή της τάσης τροφοδοσίας. Μια συµπληρωµατική πύλη CMOS αποτελείται από δύο τµήµατα, το n-τµήµα και το p-τµήµα και εποµένως απαιτεί 2n τρανζίστορ για µία πύλη n-εισόδων. Το χωρητικό φορτίο σε κάθε είσοδο είναι τουλάχιστον δύο φορές η χωρητικότητα εισόδου της πύλης του τρανζίστορ µε µοναδιαίο µέγεθος. Κυκλώµατα CMOS και Λογική Σχεδίαση 58
30 Λογική BiCMOS ΝAND NOT Κυκλώµατα CMOS και Λογική Σχεδίαση 59 Λογική BiCMOS Τα BiCMOS κυκλώµατα αποτελούνται από MOS και διπολικά τρανζίστορ. Τα διπολικά τρανζίστορ µπορούν να βελτιώσουν σηµαντικά την ικανότητα οδήγησης εξόδου µιας πύλης. Η λογική BiCMOS χρησιµοποιείται κατά κύριο λόγο σε εφαρµογές που απαιτούν µεγάλη ικανότητα οδήγησης και σε µικτού-σήµατος ολοκληρωµένα κυκλώµατα. Κυκλώµατα CMOS και Λογική Σχεδίαση 60
31 Λογική Ψευδο-nMOS Κυκλώµατα CMOS και Λογική Σχεδίαση 61 Λογική Ψευδο-nMOS Πλεονεκτήµατα: 1. Καλή Οδήγηση Προηγούµενων Βαθµίδων. Το χωρητικό φορτίο στην είσοδο είναι το µισό από τις συµπληρωµατικές πύλες CMOS αφού τα οδηγούµενα τρανζίστορ είναι τα µισά. 2. Μεγάλη πυκνότητα. Σε µία ψευδό-nmos πύλη n-εισόδων απαιτούνται n+1 τρανζίστορ. Μειονεκτήµατα: 1. Στατική Κατανάλωση Ισχύος. Όταν το δίκτυο των nmos τρανζίστορ άγει, υπάρχει µονοπάτι από την τροφοδοσία στη γείωση κατά τη στατική λειτουργία. 2. Απαιτεί σχεδίαση Ratio λογικής (περιθώρια θορύβου, απόκλιση παραµέτρων κατασκευής). Κυκλώµατα CMOS και Λογική Σχεδίαση 62
32 Συνδυασµένη Λογική CMOS Είναι ένα άλλο κύκλωµα ψευδο-nmos που καλείται και συµµετρική πύλη NOR CMOS. Απαιτεί την κατάλληλη επιλογή του λόγου των διαστάσεων των p, n τρανζίστορ για να λειτουργήσει σωστά. Με κατάλληλη επιλογή του λόγου των διαστάσεων των p, n τρανζίστορ µπορεί να λειτουργήσει ως πύλη NAND. Κυκλώµατα CMOS και Λογική Σχεδίαση 63 υναµική Λογική CMOS Το σήµα clk καθορίζει τη φάση της προφόρτισης και τη φάση του υπολογισµού. Η χωρητικότητα εισόδου της πύλης είναι ίδια µε τη χωρητικότητα της ψευδο-nmos πύλης. Ο χρόνος καθόδου είναι αυξηµένος λόγω του διακόπτη γείωσης. Κυκλώµατα CMOS και Λογική Σχεδίαση 64
33 υναµική Λογική CMOS Κυκλώµατα CMOS και Λογική Σχεδίαση 65 υναµική Λογική CMOS Ο διακόπτης της γείωσης µπορεί να παραληφθεί αν εξασφαλιστεί ότι οι είσοδοι παραµένουν στο µηδέν κατά τη διάρκεια της προφόρτισης. Προβλήµατα 1. Οι είσοδοι µπορούν να αλλάζουν µόνο κατά τη διάρκεια της φάσης προφόρτισης και πρέπει να παραµένουν σταθερές κατά τη διάρκεια του κύκλου υπολογισµού. 2. Εξαιτίας του (1) δεν µπορούν να οδηγήσουν η µία την άλλη διαδοχικά. Κυκλώµατα CMOS και Λογική Σχεδίαση 66
34 υναµική Λογική CMOS Κυκλώµατα CMOS και Λογική Σχεδίαση 67 Λογική CMOS µε ρολόι (C 2 MOS) Χρησιµοποιήθηκε για τη σχεδίαση λογικής CMOS µε χαµηλή κατανάλωση ισχύος. Οι πύλες έχουν την ίδια χωρητικότητα εισόδου µε τις συµπληρωµατικές πύλες, αλλά µεγαλύτερους χρόνους ανόδου/καθόδου. Τα εν-σειρά τρανζίστορ ρολογιού µπορούν να είναι είτε στην έξοδο της πύλης είτε στα άκρα της τροφοδοσίας ισχύος. Κυκλώµατα CMOS και Λογική Σχεδίαση 68
35 Λογική Τρανζίστορ Περάσµατος Μοντέλο λογικής Οι παράγοντες γινοµένου αποτελούνται από έναν αριθµό από εν σειρά τρανζίστορ τα οποία τροφοδοτούνται µε µία µεταβλητή περάσµατος και ελέγχονται από µεταβλητές ελέγχου. F=P 1 V 1 +P 2 V 2 + +P n V n Παράδειγµα: ο πολυπλέκτης 2:1 Κυκλώµατα CMOS και Λογική Σχεδίαση 69 Λογική Τρανζίστορ Περάσµατος F=ΑΒ+(-Α)(-Β) ΧΝΟR δύο εισόδων µε λογική τρανζίστορ περάσµατος Κυκλώµατα CMOS και Λογική Σχεδίαση 70
36 Λογική Τρανζίστορ Περάσµατος Κυκλώµατα CMOS και Λογική Σχεδίαση 71 Λογική Τρανζίστορ Περάσµατος Κυκλώµατα CMOS και Λογική Σχεδίαση 72
37 Λογική CMOS ιαδοχικής Επίδρασης (Domino) Κατά τη διάρκεια της φάσης προφόρτισης (clk=0), η έξοδος της πύλης είναι 1 και η έξοδος της αποµονωτικής βαθµίδας είναι 0. Κατά τη φάση υπολογισµού η αποµονωτική βαθµίδα µπορεί να κάνει το πολύ µία µετάβαση από 0 σε 1, εποµένως µπορεί να οδηγήσει διαδοχικές λογικές δοµές. Κυκλώµατα CMOS και Λογική Σχεδίαση 73 Λογική CMOS ιαδοχικής Επίδρασης (Domino) Κυκλώµατα CMOS και Λογική Σχεδίαση 74
38 Λογική CMOS ιαδοχικής Επίδρασης (Domino) Οποιοσδήποτε αριθµός από λογικές βαθµίδες µπορεί να µπει σε διαδοχική σειρά αρκεί ο υπολογισµός της κάθε βαθµίδας να µπορεί να ολοκληρωθεί κατά τη διάρκεια του ρολογιού της φάσης υπολογισµού. Περιορισµοί: 1. Σε κάθε πύλη υπάρχει αποµονωτική βαθµίδα. 2. Μόνο µη-αντιστρέψιµες δοµές είναι δυνατές. 3. Φαινόµενο ανακατανοµής φορτίου Κυκλώµατα CMOS και Λογική Σχεδίαση 75 ΝΡ Λογική ιαδοχικής Επίδρασης Κυκλώµατα CMOS και Λογική Σχεδίαση 76
39 ΝΡ Λογική ιαδοχικής Επίδρασης Κοινά πλεονεκτήµατα δυναµικών λογικών µορφών: 1. Μικρότερη επιφάνεια από τις πλήρως στατικές πύλες. 2. Μικρότερη παρασιτική χωρητικότητα και συνεπώς µεγαλύτερη ταχύτητα. 3. Αποφυγή ανεπιθύµητων glitches µε προσεκτική σχεδίαση. Μειονέκτηµα: Απαιτείται επιπλέον σχεδιαστική προσπάθεια για την εξασφάλιση της σωστής λειτουργίας υπό οποιεσδήποτε συνθήκες (χρονικές ακολουθίες, ευαισθησία στον θόρυβο κλπ). Κυκλώµατα CMOS και Λογική Σχεδίαση 77 ιαδοχική Λογική ιακοπτικής Τάσης (CVSL) Απαιτεί και τις κανονικές και τις συµπληρωµατικές τιµές των εισόδων. Κυκλώµατα CMOS και Λογική Σχεδίαση 78
40 Λογική CVSL µε ρολόι XOR-4 Μειονέκτηµα η πολυπλοκότητα που σχετίζεται µε τη διαφορική λογική. Κυκλώµατα CMOS και Λογική Σχεδίαση 79 Λογική SFPL ΝOR-4 Η λογική SFPL είναι παρόµοια µε τη ψευδό-nmos λογική µε τη διαφορά ότι ο οδηγός «πάνω» ελέγχεται από τις εισόδους. Κυκλώµατα CMOS και Λογική Σχεδίαση 80
41 Σύγκριση Η συµπληρωµατική λογική είναι κατάλληλη για την πλειονότητα των κυκλωµάτων CMOS. Οι πύλες BiCMOS χρησιµοποιούνται σε περιπτώσεις µικτού σήµατος ή σε εφαρµογές υψηλής ταχύτητας. Η ψευδο-nmos λογική χρησιµοποιείται σε πύλες NOR µε µεγάλους βαθµούς εισόδου. Η λογική πύλης µετάδοσης επιτυγχάνει σηµαντική βελτίωση στην ταχύτητα σε δοµές µε λίγες σειρές από πύλες µετάδοσης. Η λογική CMOS domino χρησιµοποιείται σε λογικές χαµηλής κατανάλωσης ισχύος ή υψηλής ταχύτητας. Η λογική CVSL δίνει γρήγορες πύλες και εύκολη σύνθεση. Κυκλώµατα CMOS και Λογική Σχεδίαση 81 Συστήµατα µε ρολόι Τα στοιχεία αποθήκευσης που χρησιµοποιούνται σε µηχανές πεπερασµένων καταστάσεων ή σε συστήµατα διοχέτευσης ορίζονται ως συνάρτηση του ρολογιού. Η επιλογή µιας συγκεκριµένης στρατηγικής ρολογιού επηρεάζει τον αριθµό των τρανζίστορ που χρησιµοποιούνται ανά στοιχείο αποθήκευσης και τον αριθµό των σηµάτων ρολογιού που απαιτούνται για να διασχίσουν το ολοκληρωµένο. Κυκλώµατα CMOS και Λογική Σχεδίαση 82
42 Ρολόι µίας φάσης Αν τα δεδοµένα δεν υπακούουν στους περιορισµούς των χρόνων αποκατάστασης και συγκράτησης, είναι δυνατό να δηµιουργηθούν προβλήµατα ανταγωνισµού ρολογιού (clock race). Κυκλώµατα CMOS και Λογική Σχεδίαση 83 Μανδαλωτής D ευαίσθητος σε στάθµη Κυκλώµατα CMOS και Λογική Σχεδίαση 84
43 Ακµοπυροδότητος καταχωρητής τύπου D Κυκλώµατα CMOS και Λογική Σχεδίαση 85 Υλοποίηση ακµοπυροδότητου D καταχωρητή Κυκλώµατα CMOS και Λογική Σχεδίαση 86
44 Υλοποίηση ακµοπυροδότητου T καταχωρητή Κυκλώµατα CMOS και Λογική Σχεδίαση 87 Υλοποίηση ακµοπυροδότητου JK καταχωρητή AND NOR NOR Κυκλώµατα CMOS και Λογική Σχεδίαση 88
45 Ακµοπυροδότητος D καταχωρητής οµές µνήµης µίας φάσης Κυκλώµατα CMOS και Λογική Σχεδίαση 89 οµές µνήµης µίας φάσης Κυκλώµατα CMOS και Λογική Σχεδίαση 90
46 οµές µνήµης µίας φάσης Gated D latch Κυκλώµατα CMOS και Λογική Σχεδίαση 91 οµές µνήµης µίας φάσης Ασύγχρονα τιθέµενος και επαναφερόµενος D καταχωρητής Κυκλώµατα CMOS και Λογική Σχεδίαση 92
47 οµές µνήµης µίας φάσης υναµικοί µανδαλωτές και καταχωρητές απλού ρολογιού Κυκλώµατα CMOS και Λογική Σχεδίαση 93 Τεχνικές ρολογιού µε PLL Οι βρόχοι κλειδωµένης φάσης (Phased Locked Loop PLL) χρησιµοποιούνται για την παραγωγή εσωτερικών ρολογιών στα ολοκληρωµένα για δύο λόγους: Για το συγχρονισµό του εσωτερικού ρολογιού του ολοκληρωµένου µε το εξωτερικό ρολόι. Για δηµιουργία εσωτερικού ρολογιού µε µεγαλύτερη συχνότητα από το εξωτερικό ρολόι. Κυκλώµατα CMOS και Λογική Σχεδίαση 94
48 Τεχνικές ρολογιού µε PLL Κυκλώµατα CMOS και Λογική Σχεδίαση 95 Τεχνικές ρολογιού µε PLL Κυκλώµατα CMOS και Λογική Σχεδίαση 96
49 Στρατηγική ρολογιού δύο φάσεων Κυκλώµατα CMOS και Λογική Σχεδίαση 97 Στρατηγική ρολογιού δύο φάσεων Πρέπει να εξασφαλιστεί ότι σε καµία περίπτωση τα δύο ρολόγια δεν επικαλύπτονται. Κυκλώµατα CMOS και Λογική Σχεδίαση 98
50 οµές µνήµης δύο φάσεων Οι καταχωρητές δύο φάσεων συνήθως είναι όµοιες µε τις δοµές µίας φάσης µε το phi1 να τροφοδοτεί τον αφέντη και το phi2 να τροφοδοτεί το σκλάβο του καταχωρητή. Κυκλώµατα CMOS και Λογική Σχεδίαση 99 οµές µνήµης δύο φάσεων Μείωση στον αριθµό των γραµµών ρολογιού µπορεί να γίνει χρησιµοποιώντας µόνο n τρανζίστορ στην πύλη µετάδοσης. Κυκλώµατα CMOS και Λογική Σχεδίαση 100
51 Γεννήτρια ρολογιού δύο φάσεων Η γεννήτρια ρολογιού δύο φάσεων αποτελεί τροποποίηση του RS latch έτσι ώστε να ικανοποιούνται οι συνθήκες οδήγησης και οι απαιτήσεις επικάλυψης. Κυκλώµατα CMOS και Λογική Σχεδίαση 101 Λογικές δοµές δύο φάσεων Κυκλώµατα CMOS και Λογική Σχεδίαση 102
52 Λογικές δοµές δύο φάσεων Κυκλώµατα CMOS και Λογική Σχεδίαση 103 Κατανοµή ρολογιού Το ρολόι πρέπει να οδηγήσει µεγάλο χωρητικό φορτίο σε πολύ µικρό χρόνο και µε µεγάλο ρυθµό επανάληψης. Χρησιµοποιούνται συνήθως δύο τεχνικές: Μιας µεγάλης αποµονωτικής βαθµίδας. Προσέγγιση κατανεµηµένου δένδρου ρολογιού. Κυκλώµατα CMOS και Λογική Σχεδίαση 104
53 οµές Εισόδου/Εξόδου Οι δοµές Ε/Ε απαιτούν µεγάλη εµπειρία σχεδίασης κυκλωµάτων σε συνδυασµό µε λεπτοµερή γνώση της τεχνολογίας. Συνήθως γίνεται χρήση µίας καλά χαρακτηρισµένης βιβλιοθήκης συναρτήσεων. Το µέγεθος του ακροδέκτη ορίζεται από το ελάχιστο µέγεθος µε το οποίο µπορεί να συνδεθεί ένας αγωγός. Η απόσταση των ακροδεκτών ορίζεται από την ελάχιστη απόσταση στην οποία µπορούν να λειτουργήσουν οι ειδικές συσκευές κατασκευής των αγωγών που συνδέονται στους ακροδέκτες. Κυκλώµατα CMOS και Λογική Σχεδίαση 105 Συνολική οργάνωση Κυκλώµατα CMOS και Λογική Σχεδίαση 106
54 Συνολική οργάνωση Κυκλώµατα CMOS και Λογική Σχεδίαση 107 Ακροδέκτες V dd /V ss Οι ακροδέκτες V dd /V ss αποτελούνται από ένα σύνολο στρώσεων µετάλλου ακροδέκτη και είναι συνδεδεµένοι µε τον κατάλληλο διάδροµο. Κυκλώµατα CMOS και Λογική Σχεδίαση 108
55 Ακροδέκτες εξόδου Ένας ακροδέκτης εξόδου πρέπει να έχει επαρκή ικανότητα οδήγησης για την επίτευξη καλών χρόνων ανόδου/καθόδου για ένα δεδοµένο χωρητικό φορτίο. Χρησιµοποιούν αποµονωτικές βαθµίδες µε κατάλληλα επιλεγµένα µεγέθη τρανζίστορ ώστε να είναι ικανά να οδηγήσουν το χωρητικό φορτίο και το εσωτερικό κύκλωµα να έχει το ελάχιστο δυνατό φορτίο. Κυκλώµατα CMOS και Λογική Σχεδίαση 109 Ακροδέκτες εισόδου Οι ακροδέκτες εισόδου πρέπει να αντέχουν τάσεις πέρα από τις κανονικές αφού είναι άµεσα συνδεδεµένοι µε το εξωτερικό κύκλωµα. Κυκλώµατα CMOS και Λογική Σχεδίαση 110
56 Ακροδέκτες εισόδου Κυκλώµατα CMOS και Λογική Σχεδίαση 111 Ακροδέκτες ρολογιού Οι ακροδέκτες ρολογιού έχουν πολύ µεγάλο εσωτερικό φορτίο και πρέπει να δίνουν γρήγορους χρόνους ανόδου/καθόδου. Κυκλώµατα CMOS και Λογική Σχεδίαση 112
57 Τρισταθείς ακροδέκτες Κυκλώµατα CMOS και Λογική Σχεδίαση 113 ικατευθυντήριοι ακροδέκτες Κυκλώµατα CMOS και Λογική Σχεδίαση 114
58 ικατευθυντήριοι ακροδέκτες Κυκλώµατα CMOS και Λογική Σχεδίαση 115
Εισαγωγή στα κυκλώµατα CMOS 2
1 η Θεµατική Ενότητα : Εισαγωγή στα κυκλώµατα CMOS Επιµέλεια διαφανειών:. Μπακάλης Εισαγωγή Τεχνολογία CMOS = Complementary Metal Oxide Semiconductor Συµπληρωµατικού Ηµιαγωγού Μετάλλου Οξειδίου Αποτελείται
ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (9 η σειρά διαφανειών)
ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ Δρ. Δ. Λαμπάκης (9 η σειρά διαφανειών) Διεργασίες Μικροηλεκτρονικής Τεχνολογίας, Οξείδωση, Διάχυση, Φωτολιθογραφία, Επιμετάλλωση, Εμφύτευση, Περιγραφή CMOS
Ψηφιακά Ηλεκτρονικά. Μάθηµα 5ο.. Λιούπης
Ψηφιακά Ηλεκτρονικά Μάθηµα 5ο. Λιούπης Τεχνολογία CMOS Υλοποιεί την πλειοψηφία των µοντέρνων ψηφιακών κυκλωµάτων λογικές πύλες µνήµες επεξεργαστές άλλα σύνθετα κυκλώµατα Συνδυάζει συµπληρωµατικά pmos και
7 η διάλεξη Ακολουθιακά Κυκλώματα
7 η διάλεξη Ακολουθιακά Κυκλώματα 1 2 3 4 5 6 7 Παραπάνω βλέπουμε ακολουθιακό κύκλωμα σχεδιασμένο με μανταλωτές διαφορετικής φάσης. Παρατηρούμε ότι συνδυαστική λογική μπορεί να προστεθεί μεταξύ και των
«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο
ΤΕΙ Δυτικής Ελλάδας Τμήμα Μηχανικών Πληροφορικής ΤΕ Εργαστήριο Σχεδίασης Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων «Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο 2016-2017 Διάλεξη 2 η :
Κεφάλαιο 10 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Ακολουθιακή Λογική 2
ΚΥΚΛΩΜΑΤΑ VLSI Πανεπιστήμιο Ιωαννίνων Ακολουθιακή Λογική Κεφάλαιο 10 ο Τμήμα Μηχανικών Η/Υ και Πληροφορικής Γ. Τσιατούχας ΚΥΚΛΩΜΑΤΑ VLSI Διάρθρωση 1. Δισταθή κυκλώματα Μεταευστάθεια 2. Μανδαλωτές 3. Flip
Κεφάλαιο 7 ο. Γ. Τσιατούχας. VLSI Technology and Computer Architecture Lab. Ακολουθιακή Λογική 2
ΚΥΚΛΩΜΑΤΑ VLSI Ακολουθιακή Λογική Κεφάλαιο 7 ο Γ. Τσιατούχας ΚΥΚΛΩΜΑΤΑ VLSI Διάρθρωση 1. Δισταθή κυκλώματα Μεταστάθεια 2. Μανδαλωτές 3. Flip Flops Flops 4. Δομές διοχέτευσης 5. Διανομή ρολογιού 6. Συγχρονισμός
4/10/2008. Στατικές πύλες CMOS και πύλες με τρανζίστορ διέλευσης. Πραγματικά τρανζίστορ. Ψηφιακή λειτουργία. Κανόνες ψηφιακής λειτουργίας
2 η διάλεξη 25 Σεπτεμβρίου Πραγματικά τρανζίστορ Στατικές πύλες CMOS και πύλες με τρανζίστορ διέλευσης Γιώργος Δημητρακόπουλος Τμήμα Επιστήμης Υπολογιστών Πανεπιστήμιο Κρήτης Η τάση στο gate του τρανζίστορ
Βασικές CMOS Λογικές οικογένειες (CMOS και Domino)
Βασικές CMOS Λογικές οικογένειες (CMOS και Domino) CMOS Κάθε λογική πύλη αποτελείται από δύο τμήματα p-mos δικτύωμα, τοποθετείται μεταξύ τροφοδοσίας και εξόδου. Όταν είναι ενεργό φορτίζει την έξοδο στην
ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (10 η σειρά διαφανειών)
ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ Δρ. Δ. Λαμπάκης (10 η σειρά διαφανειών) Σχεδιασμός και Προσομοίωση Βασικών Κυκλωμάτων Τεχνολογίας CMOS Με βάση το εργαλείο σχεδιασμού Microwind Σκοπός: η
.Λιούπης. Ψηφιακά Ηλεκτρονικά Ακεραιότητα Ψηφιακού Σήµατος 1
Ψηφιακά Ηλεκτρονικά Ακεραιότητα Ψηφιακού Σήµατος.Λιούπης Ψηφιακά Ηλεκτρονικά Ακεραιότητα Ψηφιακού Σήµατος 1 Ακεραιότητα Ψηφιακού Σήµατος Θόρυβος και ηλεκτροµαγνητικές παρεµβολές Μοντέρνα ψηφιακά κυκλώµατα
Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Οικογένειες Ολοκληρωμένων Κυκλωμάτων Ψηφιακής Λογικής
Πανεπιστήμιο Πατρών Τμήμα Φυσικής Ψηφιακά Ηλεκτρονικά Οικογένειες Ολοκληρωμένων Κυκλωμάτων Ψηφιακής Λογικής Επιμέλεια Διαφανειών: Δ. Μπακάλης Πάτρα, Φεβρουάριος 2009 Περιεχόμενα Βασικά ηλεκτρικά χαρακτηριστικά
Ψηφιακά Ηλεκτρονικά. Μάθηµα 6ο.. Λιούπης
Ψηφιακά Ηλεκτρονικά Μάθηµα 6ο. Λιούπης Κίνδυνοι για ένα ολοκληρωµένο CMOS Ηλεκτροστατική εκκένωση (electrostatic discharge ESD) ανταλλαγή στατικών φορτίων και δηµιουργία σπινθήρα, όταν πλησιάσουν δύο σώµατα
Κεφάλαιο 9 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. CMOS Λογικές ομές 2
ΚΥΚΛΩΜΑΤΑ VLSI Πανεπιστήμιο Ιωαννίνων Συνδυαστική Λογική Κεφάλαιο 9 ο Τμήμα Μηχανικών Η/Υ και Πληροφορικής Γ. Τσιατούχας ΚΥΚΛΩΜΑΤΑ VLSI Διάρθρωση 1. Στατική CMOS λογική και λογική 2. Διαφορική λογική 3.
Μικροηλεκτρονική - VLSI
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα Μικροηλεκτρονική - VLSI Ενότητα 6.1: Συνδυαστική Λογική - Βασικές Πύλες Κυριάκης - Μπιτζάρος Ευστάθιος Τμήμα Ηλεκτρονικών Μηχανικών
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I 4 η Εργαστηριακή Άσκηση
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I 4 η Εργαστηριακή Άσκηση Σχεδιασμός Πολύπλοκων Κυκλωμάτων CMOS και Μελέτη της Καθυστέρησης Εξόδου (Critical Path Delay) Άδειες Χρήσης Το παρόν υλικό διατίθεται
Ψηφιακά Ηλεκτρονικά. Μάθηµα 4ο.. Λιούπης
Ψηφιακά Ηλεκτρονικά Μάθηµα 4ο. Λιούπης Λογική συζευγµένου εκποµπού Emitter-coupled logic (ECL) Χρησιµοποιούνται BJT transistor, µόνο στην ενεργή περιοχή Εµφανίζονται µικρές αλλαγές δυναµικού µεταξύ των
7.1 Θεωρητική εισαγωγή
ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 7 ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΜΑΝ ΑΛΩΤΕΣ FLIP FLOP Σκοπός: Η κατανόηση της λειτουργίας των βασικών ακολουθιακών κυκλωµάτων. Θα µελετηθούν συγκεκριµένα: ο µανδαλωτής (latch)
Πανεπιστήµιο Αιγαίου Τµήµα Μηχανικών Πληροφοριακών και Επικοινωνιακών Συστηµάτων. 3η Άσκηση Logical Effort - Ένα ολοκληρωµένο παράδειγµα σχεδίασης
Πανεπιστήµιο Αιγαίου Τµήµα Μηχανικών Πληροφοριακών και Επικοινωνιακών Συστηµάτων Εισαγωγή σε VLSI 3η Άσκηση Logical Effort - Ένα ολοκληρωµένο παράδειγµα σχεδίασης Μανόλης Καλλίγερος (kalliger@aegean.gr)
Περιεχόμενα. Πρώτο Κεφάλαιο. Εισαγωγή στα Ψηφιακά Συστήματα. Δεύτερο Κεφάλαιο. Αριθμητικά Συστήματα Κώδικες
Πρώτο Κεφάλαιο Εισαγωγή στα Ψηφιακά Συστήματα 1.1 Αναλογικά και Ψηφιακά Σήματα και Συστήματα... 1 1.2 Βασικά Ψηφιακά Κυκλώματα... 3 1.3 Ολοκληρωμένα κυκλώματα... 4 1.4 Τυπωμένα κυκλώματα... 7 1.5 Εργαλεία
ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (2 η σειρά διαφανειών)
ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ Δρ. Δ. Λαμπάκης (2 η σειρά διαφανειών) Τα ψηφιακά ηλεκτρονικά κυκλώματα χωρίζονται σε κατηγορίες ( λογικές οικογένειες ) ανάλογα με την τεχνολογία κατασκευής
Μνήμες RAM. Διάλεξη 12
Μνήμες RAM Διάλεξη 12 Δομή της διάλεξης Εισαγωγή Κύτταρα Στατικής Μνήμης Κύτταρα Δυναμικής Μνήμης Αισθητήριοι Ενισχυτές Αποκωδικοποιητές Διευθύνσεων Ασκήσεις 2 Μνήμες RAM Εισαγωγή 3 Μνήμες RAM RAM: μνήμη
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Άδειες Χρήσης
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗ - VLSI Ενότητα: Συνδιαστικά κυκλώματα, βασικές στατικές λογικές πύλες, σύνθετες και δυναμικές πύλες Κυριάκης
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I 3 η Εργαστηριακή Άσκηση
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I 3 η Εργαστηριακή Άσκηση Μελέτη της Κατανάλωσης Ενέργειας και Φυσικός Σχεδιασμός Πυλών CMOS Πολύπλοκης Λογικής Άδειες Χρήσης Το παρόν υλικό διατίθεται με τους
Υλοποίηση λογικών πυλών µε τρανζίστορ MOS. Εισαγωγή στην Ηλεκτρονική
Υλοποίηση λογικών πυλών µε τρανζίστορ MOS Εισαγωγή στην Ηλεκτρονική Λογική MOS Η αναπαράσταση των λογικών µεταβλητών 0 και 1 στα ψηφιακά κυκλώµατα γίνεται µέσω κατάλληλων επιπέδων τάσης, όπου κατά σύµβαση
Εργαστηριακή άσκηση. Θεωρητικός και πρακτικός υπολογισμός καθυστερήσεων σε αναστροφείς CMOS VLSI
Ε.Μ.Π. - ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΕΙΣΑΓΩΓΗ ΣΤΗ ΣΧΕΔΙΑΣΗ ΣΥΣΤΗΜΑΤΩΝ VLSI
Εργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI
Ε.Μ.Π. - ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΕΙΣΑΓΩΓΗ ΣΤΗ ΣΧΕΔΙΑΣΗ ΣΥΣΤΗΜΑΤΩΝ VLSI
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα
Καθυστέρηση στατικών πυλών CMOS
Καθυστέρηση στατικών πυλών CMOS Πρόχειρες σημειώσεις Γιώργος Δημητρακόπουλος Τμήμα Επιστήμης Υπολογιστών Πανεπιστήμιο Κρήτης Άνοιξη 2008 Παρόλο που οι εξισώσεις των ρευμάτων των MOS τρανζίστορ μας δίνουν
Εργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI
Ε.Μ.Π. - ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΕΙΣΑΓΩΓΗ ΣΤΗ ΣΧΕΔΙΑΣΗ ΣΥΣΤΗΜΑΤΩΝ VLSI
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I 2 η Εργαστηριακή Άσκηση Μελέτη των Παρασιτικών Χωρητικοτήτων και της Καθυστέρησης στα Κυκλώματα CMOS Άδειες Χρήσης Το παρόν υλικό διατίθεται με τους όρους της
Καθυστέρηση αντιστροφέα και λογικών πυλών CMOS. Εισαγωγή στην Ηλεκτρονική
Καθυστέρηση αντιστροφέα και λογικών πυλών MOS Εισαγωγή στην Ηλεκτρονική Ορισµοί καθυστέρησης λογικών πυλών MOS Καθυστερήσεις διάδοσης (propagaion delays) εισόδουεξόδου: Καθυστέρηση ανόδου ph : η διαφορά
4.2 Αναπαράσταση δυαδικών τιμών στα ψηφιακά κυκλώματα
ΚΕΦΑΛΑΙΟ 4 ΤΕΧΝΟΛΟΓΙΕΣ ΥΛΟΠΟΙΗΣΗΣ 4.1 Εισαγωγή Για την υλοποίηση των λογικών πυλών χρησιμοποιήθηκαν αρχικά ηλεκτρονικές λυχνίες κενού και στη συνέχεια κρυσταλλοδίοδοι και διπολικά τρανζίστορ. Τα ολοκληρωμένα
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I 1 η Εργαστηριακή Άσκηση Σχεδιασμός και Προσομοίωση Βασικών Κυκλωμάτων Τεχνολογίας CMOS Άδειες Χρήσης Το παρόν υλικό διατίθεται με τους όρους της άδειας χρήσης
Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Δίοδοι, BJT και MOSFET ως Διακόπτες 2
Πανεπιστήμιο Πατρών Τμήμα Φυσικής Ψηφιακά Ηλεκτρονικά Δίοδοι, BJT και MOSFET ως Διακόπτες Επιμέλεια Διαφανειών: Δ. Μπακάλης Πάτρα, Φεβρουάριος 2009 Ιδανικός διακόπτης ΙΔΑΝΙΚΟΣ ΔΙΑΚΟΠΤΗΣ ΠΡΑΓΜΑΤΙΚΟΣ ΔΙΑΚΟΠΤΗΣ
HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI. 1 ΗΥ330 - Διάλεξη 7η - Ακολουθιακά Κυκλώματα
HY330 Ψηφιακά - Εισαγωγή στα Συστήματα VLSI Διδάσκων: Χ. Σωτηρίου, Βοηθοί: θα ανακοινωθούν http://inf-server.inf.uth.gr/courses/ce330 1 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων Χειμερινό Εξάμηνο 2017-2018 Λογικές Πύλες, Στοιχεία Μνήμης, Συνδυαστική Λογική και Κυματομορφές ΗΥ220 - Βασίλης Παπαευσταθίου & Γιώργος Καλοκαιρινός 1 Τα βασικά της
Χρ. Καβουσιανός Επίκουρος Καθηγητής
Σχεδίαση Μνηµών Χρ. Καβουσιανός Επίκουρος Καθηγητής Εισαγωγή Η Μνήµη είναι ένας πίνακας από θέσεις αποθήκευσης συγκεκριµένου µεγέθους, κάθε µία από τις οποίες έχει µία διακριτή διεύθυνση Θέση 0 Θέση 1
Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων 6: Ταχύτητα Κατανάλωση Ανοχή στον Θόρυβο
Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων 6: Ταχύτητα Κατανάλωση Ανοχή στον Θόρυβο Γιάννης Λιαπέρδος TEI Πελοποννήσου Σχολή Τεχνολογικών Εφαρμογών Τμήμα Μηχανικών Πληροφορικής ΤΕ Εισαγωγή
Πολυσύνθετες πύλες. Διάλεξη 11
Πολυσύνθετες πύλες NMOS και CMOS Διάλεξη 11 Δομή της διάλεξης Εισαγωγή ΗσύνθετηλογικήNMOS ΗσύνθετηλογικήCMOS Η πύλη μετάδοσης CMOS Ασκήσεις 2 Πολυσύνθετες πύλες NMOS και CMOS Εισαγωγή 3 Εισαγωγή Στη λογική
Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων. Δεληγιαννίδης Σταύρος Φυσικός, MsC in Microelectronic Design
Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων Δεληγιαννίδης Σταύρος Φυσικός, MsC in Microelectronic Design TEI Πελοποννήσου Σχολή Τεχνολογικών Εφαρμογών Τμήμα Μηχανικών Πληροφορικής Τ.Ε.
ΑΣΚΗΣΗ 9. Tα Flip-Flop
ΑΣΚΗΣΗ 9 Tα Flip-Flop 9.1. ΣΚΟΠΟΣ Η κατανόηση της λειτουργίας των στοιχείων μνήμης των ψηφιακών κυκλωμάτων. Τα δομικά στοιχεία μνήμης είναι οι μανδαλωτές (latches) και τα Flip-Flop. 9.2. ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ
Ενότητα 3 ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ
Ενότητα 3 ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ Γενικές Γραμμές Οικογένειες Ψηφιακής Λογικής Τάση τροφοδοσίας Λογικά επίπεδα - Περιθώριo θορύβου Χρόνος μετάβασης Καθυστέρηση διάδοσης Κατανάλωση ισχύος Γινόμενο
Κεφάλαιο 6. Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα
Κεφάλαιο 6 Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα 6.1 Εισαγωγή Η εκτέλεση διαδοχικών λειτουργιών απαιτεί τη δημιουργία κυκλωμάτων που μπορούν να αποθηκεύουν πληροφορίες, στα ενδιάμεσα στάδια των
Εργαστηριακή άσκηση. Θεωρητικός και πρακτικός υπολογισμός καθυστερήσεων σε λογικά δίκτυα πολλών σταδίων
Ε.Μ.Π. - ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΕΙΣΑΓΩΓΗ ΣΤΗ ΣΧΕΔΙΑΣΗ ΣΥΣΤΗΜΑΤΩΝ VLSI
«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο
ΤΕΙ Δυτικής Ελλάδας Τμήμα Μηχανικών Πληροφορικής ΤΕ Εργαστήριο Σχεδίασης Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων «Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο 2016-2017 Διάλεξη 5 η :
Άδεια Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε άδειες χρήσης Creative Commons. Για εκπαιδευτικό υλικό, όπως εικόνες, που υπόκειται σε άδεια
Άδεια Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε άδειες χρήσης reative ommons. Για εκπαιδευτικό υλικό, όπως εικόνες, που υπόκειται σε άδεια χρήσης άλλου τύπου, αυτή πρέπει να αναφέρεται ρητώς. Στιλ
Ακολουθιακά Κυκλώµατα. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο Ακολουθιακά Κυκλώµατα (συν.) Ακολουθιακή Λογική: Έννοια
ΗΜΥ 2: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο 25 ΗΜΥ-2: Λογικός Σχεδιασµός Εαρινό Εξάµηνο 25 Κεφάλαιο 6-i: Ακολουθιακά Κυκλώµατα Μανδαλωτές (Latches) και Flip-Flops Ακολουθιακά Κυκλώµατα Συνδυαστική Λογική:
Σχεδίαση κυκλωμάτων ακολουθιακής λογικής
Σχεδίαση κυκλωμάτων ακολουθιακής λογικής Βασικές αρχές Σχεδίαση Latches και flip-flops Γιώργος Δημητρακόπουλος Δημοκρίτειο Πανεπιστήμιο Θράκης Φθινόπωρο 2013 Ψηφιακά ολοκληρωμένα κυκλώματα 1 Ακολουθιακή
Περιεχόµενα. Πρόλογος 11. 0 Εισαγωγή 21
Περιεχόµενα Πρόλογος 11 Σκοπός αυτού του βιβλίου 11 Σε ποιους απευθύνεται αυτό το βιβλίο 12 Βασικά χαρακτηριστικά του βιβλίου 12 Κάλυψη συστηµάτων CAD 14 Εργαστηριακή υποστήριξη 14 Συνοπτική παρουσίαση
Μία μέθοδος προσομοίωσης ψηφιακών κυκλωμάτων Εξελικτικής Υπολογιστικής
Μία μέθοδος προσομοίωσης ψηφιακών κυκλωμάτων Εξελικτικής Υπολογιστικής Βασισμένο σε μια εργασία των Καζαρλή, Καλόμοιρου, Μαστοροκώστα, Μπαλουκτσή, Καλαϊτζή, Βαλαή, Πετρίδη Εισαγωγή Η Εξελικτική Υπολογιστική
Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Ακολουθιακή Λογική. Επιμέλεια Διαφανειών: Δ.
Πανεπιστήμιο Πατρών Τμήμα Φυσικής Ψηφιακά Ηλεκτρονικά Ακολουθιακή Λογική Επιμέλεια Διαφανειών: Δ. Μπακάλης Πάτρα, Φεβρουάριος 2009 Εισαγωγή Είσοδοι Συνδυαστικό Κύκλωμα Έξοδοι Στοιχεία Μνήμης Κατάσταση
Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα
6 η Θεµατική Ενότητα : Σύγχρονα Ακολουθιακά Κυκλώµατα Εισαγωγή Είσοδοι Συνδυαστικό Κύκλωµα Έξοδοι Στοιχεία Μνήµης Κατάσταση Ακολουθιακού Κυκλώµατος : περιεχόµενα στοιχείων µνήµης Η έξοδος εξαρτάται από
Κεφάλαιο 1 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. CMOS Κυκλώματα 2
ΚΥΚΛΩΜΑΤΑ VLSI Πανεπιστήμιο Ιωαννίνων MOS Ψηφιακά Κυκλώματα Κεφάλαιο 1 ο Τμήμα Μηχανικών Η/Υ και Πληροφορικής Γ. Τσιατούχας ΚΥΚΛΩΜΑΤΑ VLSI Διάρθρωση 1. Άλγεβρα oole Χάρτης Karnaugh 2. MOS τρανζίστορ 3.
ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007
ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007 Μάθημα : Ψηφιακά Ηλεκτρονικά Τεχνολογία ΙΙ Τεχνικών Σχολών, Θεωρητικής Κατεύθυνσης
Κεφάλαιο Τρία: Ψηφιακά Ηλεκτρονικά
Κεφάλαιο Τρία: 3.1 Τι είναι αναλογικό και τι ψηφιακό µέγεθος Αναλογικό ονοµάζεται το µέγεθος που µπορεί να πάρει οποιαδήποτε τιµή σε µια συγκεκριµένη περιοχή τιµών π.χ. η ταχύτητα ενός αυτοκινήτου. Ψηφιακό
ΣΧΕ ΙΑΣΜΟΣ ΟΛΟΚΛΗΡΩΜΕΝΩΝ
ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΑΤΡΩΝ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΣΧΕ ΙΑΣΜΟΣ ΟΛΟΚΛΗΡΩΜΕΝΩΝ ΚΥΚΛΩΜΑΤΩΝ Ι ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ Λάµπρος Μπισδούνης Πάτρα 1996 ΠΕΡΙΕΧΟΜΕΝΑ 1. Σχεδιασµός και εξοµοίωση
ΑΣΚΗΣΗ 3 η Ο ΑΝΤΙΣΤΡΟΦΕΑΣ CMOS
ΑΣΚΗΣΗ 3 η Ο ΑΝΤΙΣΤΡΟΦΕΑΣ CMOS ΘΕΩΡΙΑ Οι ασκήσεις 3 και 4 αφορούν τον αντιστροφέα CMOS, ο οποίος είναι η απλούστερη αλ α ταυτόχρονα και σημαντικότερη πύλη για την κατανόηση της λειτουργίας των Ολοκληρωμένων
Ψηφιακά Ηλεκτρονικά. Μάθηµα 2ο.. Λιούπης
Ψηφιακά Ηλεκτρονικά Μάθηµα 2ο. Λιούπης Transistor διπολικής επαφής (BJT) I B B C E I C Στα ψηφιακά κυκλώµατα χρησιµοποιείται κατά κύριο λόγο ως διακόπτης Στο σχήµαφαίνεταιένα τυπικό BJT τύπου NPN I B :
K24 Ψηφιακά Ηλεκτρονικά 9: Flip-Flops
K24 Ψηφιακά Ηλεκτρονικά 9: TEI Πελοποννήσου Σχολή Τεχνολογικών Εφαρμογών Τμήμα Μηχανικών Πληροφορικής ΤΕ ΤΕΧΝΟΛΟΓΙΚΟ Περιεχόμενα 1 2 3 Γενικά Ύστερα από τη μελέτη συνδυαστικών ψηφιακών κυκλωμάτων, θα μελετήσουμε
ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (8 η σειρά διαφανειών)
ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ Δρ. Δ. Λαμπάκης (8 η σειρά διαφανειών) Τα μοντέρνα ψηφιακά κυκλώματα (λογικές πύλες, μνήμες, επεξεργαστές και άλλα σύνθετα κυκλώματα) υλοποιούνται σήμερα
Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Καταχωρητές και Μετρητές 2. Επιμέλεια Διαφανειών: Δ.
Πανεπιστήμιο Πατρών Τμήμα Φυσικής Ψηφιακά Ηλεκτρονικά Καταχωρητές και Μετρητές Επιμέλεια Διαφανειών: Δ. Μπακάλης Πάτρα, Φεβρουάριος 2009 Εισαγωγή Καταχωρητής: είναι μία ομάδα από δυαδικά κύτταρα αποθήκευσης
ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016
ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016 ΤΕΧΝΟΛΟΓΙΑ (ΙΙ) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΠΡΑΚΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Τεχνολογία και
Ψηφιακά Ηλεκτρονικά. Μάθηµα 3ο.. Λιούπης
Ψηφιακά Ηλεκτρονικά Μάθηµα 3ο. Λιούπης Χαρακτηριστική καµπύλη µεταφοράς τάσης TTL V out (volts) εγγυηµένη περιοχή V OH V OH(min) V OL(max) 2.4 Ηκαµπύλη µεταφοράς εξαρτάται από τη θερµοκρασία περιβάλλοντος
Άδεια Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε άδειες χρήσης Creative Commons. Για εκπαιδευτικό υλικό, όπως εικόνες, που υπόκειται σε άδεια
Άδεια Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε άδειες χρήσης Cretive Commons. Για εκπαιδευτικό υλικό, όπως εικόνες, που υπόκειται σε άδεια χρήσης άλλου τύπου, αυτή πρέπει να αναφέρεται ρητώς. ΠΕΡΙΕΧΟΜΕΝΑ:
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα
Μικροηλεκτρονική - VLSI
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα Μικροηλεκτρονική - VLSI Ενότητα 5: Αντιστροφέας CMOS Κυριάκης - Μπιτζάρος Ευστάθιος Τμήμα Ηλεκτρονικών Μηχανικών Τ.Ε. Άδειες Χρήσης
ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΤΕΧΝΟΛΟΓΙΑΣ MOS KAI CMOS
Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 1 ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΤΕΧΝΟΛΟΓΙΑΣ MOS KAI CMOS Α. Αναστροφέας MOSFET. Α.1 Αναστροφέας MOSFET µε φορτίο προσαύξησης. Ο αναστροφέας MOSFET (πύλη NOT) αποτελείται από
ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ
ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΟΛΟΚΛΗΡΩΜΕΝΩΝ ΚΥΚΛΩΜΑΤΩΝ ΚΑΙ ΣΥΣΤΗΜΑΤΩΝ ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ ΑΣΚΗΣΗ 1η: ΜΕΛΕΤΗ ΤΟΥ MOSFET Σκοπός της άσκησης Στην άσκηση αυτή θα μελετήσουμε το τρανζίστορ τύπου MOSFET και τη λειτουργία
Περιεχόμενα. ΚΕΦΑΛΑΙΟ 1 Μοντέλα για Ενεργές Συσκευές Ολοκληρωμένου Κυκλώματος. 1.1 Εισαγωγή
Περιεχόμενα ΚΕΦΑΛΑΙΟ 1 Μοντέλα για Ενεργές Συσκευές Ολοκληρωμένου Κυκλώματος 1.1 Εισαγωγή 1.2 Περιοχή Απογύμνωσης μιας Επαφής pn 1.2.1 Χωρητικότητα της Περιοχής Απογύμνωσης 1.2.2 Κατάρρευση Επαφής 1.3
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο Κυκλώματα CMOS. Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005 Κυκλώματα CMOS Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Κυκλώματα CMOS Περίληψη Τρανζίστορ και μοντέλα διακόπτη ίκτυα CMOS
Ψηφιακά Συστήματα. 7. Κυκλώματα Μνήμης
Ψηφιακά Συστήματα 7. Κυκλώματα Μνήμης Βιβλιογραφία 1. Φανουράκης Κ., Πάτσης Γ., Τσακιρίδης Ο., Θεωρία και Ασκήσεις Ψηφιακών Ηλεκτρονικών, ΜΑΡΙΑ ΠΑΡΙΚΟΥ & ΣΙΑ ΕΠΕ, 2016. [59382199] 2. Floyd Thomas L., Ψηφιακά
Επίπεδο Ψηφιακής Λογικής (The Digital Logic Level)
Επίπεδο Ψηφιακής Λογικής (The Digital Logic Level) Απαντήσεις 1. Η παραγγελία είναι σάντουιτς ή ένα σουβλάκι και τηγανητές πατάτες η οποία μπορεί να αναλυθεί ως σάντουιτς ή (σουβλάκι και τηγανητές πατάτες)
ΑΣΚΗΣΗ 7. ΘΕΜΑ 1ο MINORITY A B C. C out
ΑΣΚΗΣΗ 7 ΘΕΜΑ 1ο MINORITY A B C C out S S C out C OUT = MAJ(A,B,C) = Majority(A,B,C) = 1 when at least 2 (majority) of A, B, and C are equal to 1. Opposite Minority MAJ(A,B,C) = AB + BC + AC (PMOS and
βαθµίδων µε D FLIP-FLOP. Μονάδες 5
Κεφάλαιιο: 6 ο Τίίτλος Κεφαλαίίου:: Μανταλωτές & Flip Flop (Ιούνιος 2004 ΤΕΕ Ηµερήσιο) Να σχεδιάσετε καταχωρητή δεξιάς ολίσθησης τεσσάρων βαθµίδων µε D FLIP-FLOP. Μονάδες 5 (Ιούνιος 2005 ΤΕΕ Ηµερήσιο)
Κεφάλαιο 12 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Μνήμες 2
ΚΥΚΛΩΜΑΤΑ VLSI Πανεπιστήμιο Ιωαννίνων Μνήμες Κεφάλαιο 1 ο Τμήμα Μηχανικών Η/Υ και Πληροφορικής Γ. Τσιατούχας ΚΥΚΛΩΜΑΤΑ VLSI Διάρθρωση 1. Οργάνωση και αρχιτεκτονική μνημών. Μνήμες 3. Μνήμες AM 4. Μνήμες
Περιεχόμενα. Πρόλογος... XI. Κεφάλαιο 1. Συστήματα Βασισμένα σε FPGA Κεφάλαιο 2. Τεχνολογία VLSI Εισαγωγή Βασικές Αρχές...
Περιεχόμενα Πρόλογος... XI Κεφάλαιο 1. Συστήματα Βασισμένα σε FPGA... 1 1.1 Εισαγωγή... 1 1.2 Βασικές Αρχές... 1 1.2.1 Boolean Άλγεβρα... 1 1.2.2 Σχηματικά και Λογικά Σύμβολα... 6 1.3 Ψηφιακή Σχεδίαση
Φόρτιση πυκνωτή μέσω αντίστασης Εάν αρχικά, η τάση στο άκρο του πυκνωτή είναι 0, τότε V DD V(t) για την τάση σε χρόνο t, V(t) θα έχουμε V t ( t ) (1 e ) V DD Αποφόρτιση πυκνωτή Εάν αρχικά, η τάση στο άκρο
Χρ. Καβουσιανός Επίκουρος Καθηγητής
Είσοδος - Έξοδος Χρ. Καβουσιανός Επίκουρος Καθηγητής Συσκευές Εισόδου/Εξόδου Θερµοκρασία Τα ψηφιακά συστήµατα επικοινωνούν µε το περιβάλλον µε µορφοτροπείς (transducers-sensors). Πίεση Φως Ηχος Κίνηση
Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων
Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων Αγγελική Αραπογιάννη Σχολή Θετικών Επιστημών Τμήμα Πληροφορικής και Τηλεπικοινωνιών Η λειτουργία RESET R IN OUT Εάν το σήμα R είναι λογικό «1» στην έξοδο
ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (11 η σειρά διαφανειών)
ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ Δρ. Δ. Λαμπάκης (11 η σειρά διαφανειών) Μελέτη των Παρασιτικών Χωρητικοτήτων και της Καθυστέρησης στα Κυκλώματα CMOS Με βάση το εργαλείο σχεδιασμού Microwind
Ελίνα Μακρή
Ελίνα Μακρή elmak@unipi.gr Μετατροπή Αριθμητικών Συστημάτων Πράξεις στα Αριθμητικά Συστήματα Σχεδίαση Ψηφιακών Κυκλωμάτων με Logism Άλγεβρα Boole Λογικές Πύλες (AND, OR, NOT, NAND, XOR) Flip Flops (D,
Ψηφιακά Κυκλώματα (1 ο μέρος) ΜΥΥ-106 Εισαγωγή στους Η/Υ και στην Πληροφορική
Ψηφιακά Κυκλώματα ( ο μέρος) ΜΥΥ-6 Εισαγωγή στους Η/Υ και στην Πληροφορική Ψηφιακά κυκλώματα Οι δύο λογικές τιμές, αντιστοιχούν σε ηλεκτρικές τάσεις Υλοποιούνται με τρανζίστορ ή διόδους: ελεγχόμενοι διακόπτες
ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016
ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016 ΤΕΧΝΟΛΟΓΙΑ (ΙΙ) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΠΡΑΚΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Τεχνολογία και
Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα
6 η Θεµατική Ενότητα : Σύγχρονα Ακολουθιακά Κυκλώµατα Εισαγωγή Είσοδοι Συνδυαστικό Κύκλωµα Έξοδοι Στοιχεία Μνήµης Κατάσταση Ακολουθιακού Κυκλώµατος : περιεχόµενα στοιχείων µνήµης Η έξοδος εξαρτάται από
ΠΕΡΙΕΧΟΜΕΝΑ 1 ΣΥΣΤΗΜΑΤΑ ΑΡΙΘΜΩΝ ΚΑΙ ΚΩ ΙΚΕΣ 1
ΠΕΡΙΕΧΟΜΕΝΑ 1 ΣΥΣΤΗΜΑΤΑ ΑΡΙΘΜΩΝ ΚΑΙ ΚΩ ΙΚΕΣ 1 1-1 Σχηµατισµός Μηνύµατος 1 1-2 Βάση Αρίθµησης 2 1-3 Παράσταση Αριθµών στο εκαδικό Σύστηµα 2 Μετατροπή υαδικού σε εκαδικό 3 Μετατροπή εκαδικού σε υαδικό 4
Λογικά Κυκλώματα CMOS. Διάλεξη 5
Λογικά Κυκλώματα CMOS Διάλεξη 5 Δομή της διάλεξης Εισαγωγή Η τεχνολογία αντιστροφέων CMOS Λειτουργία του κυκλώματος Χαρακτηριστική μεταφοράς τάσης Περιθώρια θορύβου Κατανάλωση ισχύος Οι πύλες CMOS NOR
Εισαγωγή στα ακολουθιακά στοιχεία CMOS
Εθνικό Μετσόβιο Πολυτεχνείο Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Τομέας Επικοινωνιών, Ηλεκτρονικής και Συστημάτων Πληροφορικής Εισαγωγή στη Σχεδίαση VLSI Εισαγωγή στα ακολουθιακά στοιχεία
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗ - VLSI Ενότητα: Ο Αντιστροφέας CMOS Κυριάκης - Μπιτζάρος Ευστάθιος Τμήμα Ηλεκτρονικών Μηχανικών Τ.Ε. 1 Άδειες
Σύνθεση Data Path. ιασύνδεσης. Μονάδες. Αριθµό Μονάδων. Τύπο Μονάδων. Unit Selection Unit Binding. λειτουργιών σε. Μονάδες. Αντιστοίχιση µεταβλητών &
Data Path Allocation Σύνθεση Data Path Το DataPath είναι ένα netlist που αποτελείται από τρεις τύπους µονάδων: (α) Λειτουργικές Μονάδες, (β) Μονάδες Αποθήκευσης και (γ) Μονάδες ιασύνδεσης Αριθµό Μονάδων
10o ΕΡΓΑΣΤΗΡΙΟ Στοιχεία Χωροθεσίας (Layout) CMOS
10o ΕΡΓΑΣΤΗΡΙΟ Στοιχεία Χωροθεσίας (Layout) CMOS Εισαγωγή Θα ξεκινήσουμε σχεδιάζοντας της χωροθεσία μεμονωμένων διατάξεων Θα σχεδιάσουμε τα διάφορα επίπεδα της διάταξης (του τρανζίστορ). Τα ΟΚ κατασκευάζονται
Φυσική σχεδίαση ολοκληρωμένων κυκλωμάτων
Φυσική σχεδίαση ολοκληρωμένων κυκλωμάτων Βασικές έννοιες και τεχνικές Γιώργος Δημητρακόπουλος Δημοκριτειο Πανεπιστήμιο Θράκης Φθινόπωρο 2013 Ψηφιακά ολοκληρωμένα κυκλώματα 1 Τι χρειαζόμαστε για να φτιάξουμε
Ψηφιακά Ηλεκτρονικά. Μάθηµα 1ο.. Λιούπης
Ψηφιακά Ηλεκτρονικά Μάθηµα ο. Λιούπης Ύλη του µαθήµατος () Ψηφιακά ολοκληρωµένα κυκλώµατα Πλεονεκτήµατα-µειονεκτήµατα Λογικές οικογένειες Χαρακτηριστικά Λογική άµεσα συζευγµένων transistor Λογική αντίστασης-transistor
7 η Θεµατική Ενότητα : Καταχωρητές, Μετρητές και Μονάδες Μνήµης
7 η Θεµατική Ενότητα : Καταχωρητές, Μετρητές και Εισαγωγή Καταχωρητής: είναι µία οµάδα από δυαδικά κύτταρα αποθήκευσης και από λογικές πύλες που διεκπεραιώνουν την µεταφορά πληροφοριών. Οι µετρητές είναι
Κεφάλαιο 4 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Λογικός Φόρτος 2
ΚΥΚΛΩΜΑΤΑ VLSI Πανεπιστήμιο Ιωαννίνων Λογικός Φόρτος Κεφάλαιο 4 ο Τμήμα Μηχανικών Η/Υ και Πληροφορικής Γ. Τσιατούχας ΚΥΚΛΩΜΑΤΑ VLSI Διάρθρωση. Μοντέλο γραμμικής καθυστέρησης. Λογικός και ηλεκτρικός φόρτος
Βιβλιογραϕικές σηµειώσεις 59. Ασκήσεις 19
ΠΕΡΙΕΧΟΜΕΝΑ Μέρος I Εισαγωγή 1 Η ψηφιακή αφαίρεση 3 1.1 Ψηϕιακά σήµατα 4 1.2 Τα ψηϕιακά σήµατα είναι ανεκτικά στον θόρυβο 5 1.3 Τα ψηϕιακά σήµατα αναπαριστούν σύνθετα δεδοµένα 9 1.3.1 Αναπαράσταση της
Λογικά Κυκλώματα με Διόδους, Αντιστάσεις και BJTs. Διάλεξη 2
Λογικά Κυκλώματα με Διόδους, Αντιστάσεις και BJTs Διάλεξη 2 Δομή της διάλεξης Επανάληψη άλγεβρας Boole Λογική με διόδους Λογική Αντιστάσεων-Τρανζίστορ (Resistor-Transistor Logic ή RTL) Λογική Διόδων-Τρανζίστορ
Κυκλώματα αποθήκευσης με ρολόι
Κυκλώματα αποθήκευσης με ρολόι Latches και Flip-Flops Γιώργος Δημητρακόπουλος Τμήμα Επιστήμης Υπολογιστών Πανεπιστήμιο Κρήτης 1 Γιατί χρειαζόμαστε τα ρολόγια Συνδιαστική λογική Η έξοδος εξαρτάται μόνο
«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο
ΤΕΙ Δυτικής Ελλάδας Τμήμα Μηχανικών Πληροφορικής ΤΕ Εργαστήριο Σχεδίασης Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων «Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο 2016-2017 Διάλεξη 6 η :