VLSI Φυσικό Σχέδιο Συγκριτή

Transcript

1 ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ & ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ VLSI Φυσικό Σχέδιο Συγκριτή Κιντσάκης Αθανάσιος 6667 Μόσχογλου Στυλιανός 6978 Ομάδα 10 29η Ιανουαρίου, 2013 Επιβλέπων: κ. Χατζόπουλος Αλκιβιάδης Επικουρών: κ. Γεράκης Βασίλειος

2 1 V L S I, Φ υ σ ι κ ό Σ χ έ δ ι ο Σ υ γ κ ρ ι τ ή Εισαγωγή Στόχος της παρούσας εργασίας είναι να παρουσιάσουμε μία υλοποίηση σε μορφή φυσικού σχεδίου (layout), σε επίπεδο transistors CMOS, έναν δυναμικό, latched (μανδαλωμένο) συγκριτή. Θα πρέπει να τονίσουμε ότι η εργασία έχει υλοποιηθεί εξ ολοκλήρου στο πρόγραμμα Virtuoso, της σουίτας λογισμικού που παρέχει η Cadence. Ευχαριστούμε θερμά τον υποψήφιο διδάκτορα κ. Γεράκη Βασίλειο για την αμέριστη αρωγή του σε όποιες τυχόν απορίες είχαμε. Το αρχικό κυκλωματικό διάγραμμα Παρακάτω, παραθέτουμε το αρχικό κυκλωματικό διάγραμμα που μας δόθηκε προκειμένου να υλοποιήσουμε τόσο το σχηματικό, όσο και το φυσικό σχέδιό του. Σχ. 1 Το κυκλωματικό σχέδιο Όπως παρατηρούμε, αυτό απαρτίζεται από πέντε transistors τύπου PMOS, τέσσερα εκ των οποίων είναι συνδεμένα με την τάση τροφοδοσίας V DD, καθώς και από πέντε transistors τύπου NMOS, ένα εκ των οποίων συνδέεται με τη γη (ground). Επίσης, πέραν των transistors, υπάρχουν pins εισόδου και εξόδου στο άνωθεν κύκλωμα. Συγκεκριμένα, έχουμε τα pins εισόδου V INP, V INN και C LK. Το C LK το θεωρούμε pin εισόδου, καθώς εισάγει τον απαραίτητο παλμό συγχρονισμού. Επίσης, έχουμε τα pins

3 2 V L S I, Φ υ σ ι κ ό Σ χ έ δ ι ο Σ υ γ κ ρ ι τ ή εξόδου O UTN και O UTP. Το σχηματικό σχέδιο Το σχηματικό σχέδιο παρουσιάζεται παρακάτω. Κρίθηκε σκόπιμο στη συγκεκριμένη ενότητα να αναφέρουμε κάποιες πιθανόν αυτονόητες διαδικασίες που ακολουθήσαμε, οι οποίες ωστόσο είναι πολύ βασικές για τη σωστή υλοποίηση του φυσικού σχεδίου. Καταρχάς, τα PMOS με τη λειτουργία sideways τοποθετήθηκαν έτσι ώστε να κοιτάνε όλα προς την παροχή τάσης V DD. Επίσης, τα bulks των PMOS συνδέθηκαν με την παροχή τάσης V DD, ενώ τα bulks των NMOS συνδέθηκαν με τη γη (ground). Από εκεί και πέρα, το σχηματικό σχέδιο είναι πανομοιότυπο με αυτό του προηγούμενου σχήματος. Επιβεβαιώσαμε τη σωστή διεκπεραίωση της συγκεκριμένης διαδικασίας μέσω της λειτουργίας check and save, η οποία δεν έβγαλε κανένα λάθος (error) ή προειδοποίηση (warning). Σχ. 2 Tο σχηματικό σχέδιο Το φυσικό σχέδιο Το φυσικό σχέδιο, ή αλλιώς layout, πραγματοποιήθηκε στο αντίστοιχο

4 3 V L S I, Φ υ σ ι κ ό Σ χ έ δ ι ο Σ υ γ κ ρ ι τ ή εργαλείο που παρέχει επίσης το Virtuoso (layout XL). Η τεχνολογία που χρησιμοποιήθηκε ήταν η default του συστήματος. Επίσης, χρησιμοποιήθηκαν τα default W και L τόσο για τα PMOS, όσο και για τα NMOS. Α- ξίζει να σημειώσουμε ότι η συγκεκριμένη τεχνολογία είναι από τις πιο ευρέως χρησιμοποιούμενες. Σχ. 3 Το φυσικό σχέδιο Παρατηρούμε ότι στην αριστερή μεριά βρίσκονται όλα τα PMOS, που σκεπάζονται από nwell. Επίσης, στην περίπτωση της τροφοδοσίας, χρησιμοποιήθηκε η οπή τύπου NTAP, προκειμένου να συνδέσει μέταλλο με nwell. Ακόμη, στην περίπτωση της γείωσης, το pin της γης σκεπάζεται από pwell (σημειωτέον δε ότι το pwell είναι μαύρο, οπότε και είναι το default χρώμα του background). Προκειμένου να συνδεθεί λοιπόν το συγκεκριμένο pin με το pwell, χρησιμοποιήσαμε οπή τύπου M1_P. Επιπλέον, οι συνδέσεις από μέταλλο σε μέταλλο, έγιναν, ως φαίνεται με metal1 πάχους 0.36, ενώ οι συνδέσεις μετάλλου πολυπυριτίου έγιναν με οπή της μορφής M1_Poly. Σημειωτέον ότι το πάχος του πολυπυριτίου (poly) ήταν Μόνον από gates (πύλες), είτε PMOS είτε NMOS, ξεκινούσε υλικό τύπου poly. Έλεγχος DRC Αυτός ο έλεγχος είναι αρμόδιος για την επιβεβαίωση της τήρησης των

5 4 V L S I, Φ υ σ ι κ ό Σ χ έ δ ι ο Σ υ γ κ ρ ι τ ή κανόνων υλοποίησης για τη συγκεκριμένη τεχνολογία (αποστάσεις transistors, πάχη υλικών, κ.λπ.). Το συγκεκριμένο βήμα (Verify -> DRC) ε- κτελούταν κάθε φορά που προσθέταμε κάποιο στοιχείο πάνω στο layout, προκειμένου να είμαστε σίγουροι ότι υλοποιούμε κάτι προς τη σωστή κατεύθυνση. Σε περίπτωση που μας έβγαζε error σχετικό με την απόσταση, απομακρύναμε τα transistors μεταξύ τους. Το ίδιο ακριβώς κάναμε και σε περίπτωση που έβγαζε error απόστασης μεταξύ π.χ. μετάλλου και πολυπυριτίου. Σχ. 4 Έλεγχος DRC Έλεγχος LVS Αυτός ο έλεγχος είναι πολύ βασικός και συγκρίνει αν το σχηματικό σχέδιο που φτιάξαμε (schematic) ταιριάζει απολύτως με το αντίστοιχο φυσικό (layout). Εξ ου και ο τίτλος του (LVS, Layout Versus Schematic). Ωστόσο, πριν προχωρήσουμε στην εξέταση του συγκεκριμένου ελέγχου, θα πρέπει το φυσικό μας σχέδιο να είναι σε τέτοια μορφή, ώστε να μπορεί να συγκριθεί με το σχηματικό. Αυτή η μορφή θα είναι η extracted, η οποία και εξάγεται από το μενού Verify -> Extract.

6 5 V L S I, Φ υ σ ι κ ό Σ χ έ δ ι ο Σ υ γ κ ρ ι τ ή Σχ. 5 Το extracted σχέδιο Σχ. 6 Έλεγχος LVS

7 6 V L S I, Φ υ σ ι κ ό Σ χ έ δ ι ο Σ υ γ κ ρ ι τ ή Αφού πάρουμε το extracted σχέδιο, προχωράμε εν συνεχεία στην υλοποίηση του LVS. Σαν πρώτο input δίνουμε το σχηματικό σχέδιο, ενώ σα δεύτερο το αντίστοιχο extracted από το φυσικό που πριν λίγο φτιάξαμε. Εν τέλει, εκτελούμε τον έλεγχο και έχουμε: Παρατηρούμε από το σχήμα 6 ότι το αποτέλεσμα είναι the net lists match. Αυτό σημαίνει ότι υπάρχει πλήρης αντιστοιχία μεταξύ τόσο του σχηματικού, όσο και του φυσικού σχεδίου και η διαδικασία μας έχει φθάσει στο τέλος. Πλέον, κάποιος μπορεί να συνεχίσει με το simulation, ώστε να έχει μια περατωμένη ά- ποψη για την υλοποίηση του συγκριτή, ωστόσο κάτι τέτοιο ξεφεύγει από τις απαιτήσεις της παρούσας εργασίας. Κιντσάκης Αθανάσιος Μόσχογλου Στυλιανός