INTERFEŢE SERIALE. Cap. 4 Interfeţe seriale. Teletransmisii de date. Fig Nivelele de tensiune ale interfeţei RS

Transcript

1 4 INTFŢ SIAL 4.1. Introducere Interfaţa serială S-232 este unul din cele mai răspândite echipamente periferice. După cum îi spune şi numele, transmisia şi recepţia se face bit cu bit, necesitând doar un singur fir pentru transmisie. S-232 este un standard, în sensul că toate modelele de calculatoare şi majoritatea instrumentelor de măsură o înglobează. A fost standardizată de către IA (lectronics Industries Association) în anul Aşa cum a fost el conceput, standardul permite comunicaţii doar pe distanţe scurte (până în 20 m) şi viteze de transfer de maxim bps (bps înseamnă biţi pe secundă). Ulterior s-au dezvoltat şi alte standarde (S-422, S-485, S- 449) ce permit fie distanţe mai mari între emiţător şi receptor, fie viteze mai mari fie mai multe dispozitive conectate pe acelaşi cablu. De exemplu S- 422 permite până la 10Mbs şi distanţe de până la 1.6 km. Datele seriale pot fi transmise sincron (clocked) sau asincron (nonclocked). Dacă interfeţele menţionate mai sus sunt asincrone, există şi interfeţe sincrone (I 2 C, SPI), acestea fiind destinate în general distanţelor scurte şi iterfaţării unor periferice cu microprocesoarele Interfaţa serială standard S Caracteristici electrice Caracteristicile electrice definesc tensiunile minime şi maxime ale stărilor logice, semnalele şi semnificaţiile lor şi conectorii. a) tensiunile de linie +25V Bit de start 7 biţi de date (caracterul A) Bit de paritate Biţi de stop +12V +3V -3V -12V 0V V inactiv Fig Nivelele de tensiune ale interfeţei S232 42

2 Nivel 1 logic este corespunzător tensiunilor între -3V şi -25V, dar tipică, este valoarea de -12V. Nivelul 0 logic corespunde tensiunilor situate între 3V şi 25V, tipică fiind valoarea de 12V. Orice valoare între -3V şi 3V înseamnă stare nedeterminată. Când nu există impulsuri transmise linia stă în 1 logic (-12V). O tensiune de 0V înseamnă că linia este întreruptă sau există un scurtcircuit. Figura următoare ilustrează un exemplu de transmisie pe interfaţa serială S-232. Tabelul următor sintetizează caracteristicile electrice ale interfeţei. Tabelul 4.1. SPCIFICAŢII S-232 Mod de lucru Numărul total de emiţătoare şi receptoare pe o linie Lungimea maximă a cablului ata maximă de transmisie Tensiunea maximă / minimă Nivelul de semnal de ieşire (Încărcare încărcat Min.) Nivelul de semnal de ieşire (Fără neîncărcat încărcare Max) Impedanţa de ieşire a emiţătorului (Ohms) Curentul maxim de ieşire în starea de alimentat înaltă impedanţă Curentul maxim de ieşire în starea de nealimentat înaltă impedanţă Slew ate (Max.) Gama tensiunilor de intrare Sensitibilitatea de intrare a receptorului ezistenţa de intrare a receptorului (Ohms) 43 single - ended 1 emiţător 1 receptor 25m 20kb/s +/-25V +/-5V to +/-15V +/-25V 3k to 7k N/A +/-2v 30V/uS +/-15V +/-3V 3k to 7k b) conectori Interfaţa S-232 are două tipuri de conectori disponibili: DB25S şi DB9S. Primul asigură funcţionalitatea totală a interfeţei în timp ce al doilea asigură un spaţiu minimal pentru instrumentaţia tot mai redusă în dimensiuni. Figura următoare prezintă cele două conectoare şi alocarea pinilor. Semnalele S-232 sunt împărţite în 3 categorii: - date (TxD, xd). Sunt două canale de date care permit comunicaţii fullduplex.

3 Fig Conectorii specifici interfeţei S232 - controlul comunicaţiei (TS, CTS). Aceste semnale furnizează suportul prin care se controlează traficul datelor. - timing (TC, C). Pentru comunicaţii sincrone este necesară transmiterea unui semnal de tact pentru sincronizarea receptorului cu emiţătorul. Setul complet de semnale ale interfeţei S-232D sunt adunate în tabelul următor împreună cu numărul pinului corespunzător conectorului Db25. DT înseamnă Data Terminal quipment iar DC înseamnă Data Circuit termination quipment şi definesc care dispozitiv şi pe care fir transmite. DT poate fi de exemplu un calculator PC iar DC poate fi un instrument de măsură interfaţabil. Tabelul 4.2. Pin DB25 Semnalul Direcţia Funcţia 1 FG - Frame ground - înveliş de protecţie, ecran 2 TD sau TxD spre DC Transmisie date 3 d sau xd spre DT ecepţie date 4 TS spre DC equest to send cerere de transmisie 5 CTS spre DT Clear to send liber pentru transmisie 6 DS spre DT Data set ready Dset de date 44

4 pregătit. Similar cu CTS doar că este activat DC. 7 SG - Signal ground Masa semnal 8 DCD spre DT Detcţie semnal recepţionat SDCD spre DT Detecţie semnal recepţionat secundară/selecţie rată (generat de DC) 13 SCTS spre DT Secondary Clear to send Liber pentru transmisie secundar 14 STD spre DT Secondary transmitted data Transmisie date secundară 15 TC spre DT Transmit signal element timing Semnal de sincronizare utilizat de DT pentru transmisie. 16 SD spre DT Secondary received data ecepţie date secundar 17 C spre DT eceiver signal element timing Semnal de sincronizare pentru recepţia datelor, generat de DC 18 DC spre DC Local loop-back (tact de recepţie divizat) 19 STS spre DC Secondary request o send cerere de transmisie secudar 20 DT spre DC Data terminal ready terminal de date pregătit 21 SQ spre DC emote loop back / signal quality detector detector a calităţii semnalului 22 I spre DT ing indicator indică o cerere de comunicaţie. Folosită în comunicaţia cu modemul. 23 DSS spre DC / DT Data signal rate select selecţie rată transmisie date 24 TC spre DC Transmit signal element timing Semnal de sincronizare 45

5 generat de DT 25 TM spre DT Test mode Mod de test Cel mai folosit subset de semnale este cel din tabelul următor: Tabelul 4.3. Pinul Semnalul Funcţia 1 FG Înveliş de protecţie, ecran, şasiu 2 TxD Transmisie date de la DT la DC 3 xd ecepţie date de către DT de la DC 4 TS DT semnalizează că doreşte să trimitădate către DC 5 CTS DC semnalizează că este gata să primească date de la DT 6 DS DC semnalizează că s-a stabilit o legătură 7 SG Masa 8 DT DT semnalizează că DT este operaţional c) formatul datelor În majoritatea aplicaţiilor datele sunt transmise asincron sub formă de pachete, fiecare reprezentând un singur caracter ASCII şi conţinând suficientă informaţie pentru a fi decodificată fără ajutorul unui semnal de tact. De exemplu caracterul A este reprezentat în cod ASCII ca Pentru a o trimite prin interfaţa serială către alt sistem trebuie să adăugăm câţiva biţi pentru a semnaliza începutul şi sfârşitul pachetului. Aceştia sunt bitul de start şi bitul sau biţii de stop. În plus se poate adăuga încă un bit pentru paritate în scopul detecţiei erorilor. Una din configuraţiile cele mai folosite foloseşte 1 bit de start, un bit de paritate şi 2 biţi de stop. Deoarece linia nefolosită se află în 1 logic (-12V), bitul de start este întotdeauna 0 logic (+12V) cu durata de bit. Acesta este urmat de cei 7 biţi de date ai caracterului ASCII. După aceştia urmează bitul de paritate. Funcţie de paritatea aleasă (pară sau impară) bitul poate fi 1 sau 0. Dacă se lucrează cu peritate pară, atunci se adaugă 1 sau 0 funcţie de caracter, a.î. numărul de biţi de 1 să fie par. În cazul parităţii impare numărul de biţi de 1 trebuie să fie impar. Atunci bitul de paritate se alege astfel: dacă există un număr impar de biţi de 1 în caracter atunci bitul de paritate va fi 0, iar dacă 46

6 există un număr par de biţi atunci bitul de paritate va fi 1 astfel încât împreună cu acesta să fie un număr impar. Pentru a genera acest bit sunt necesare doar porţi XO. Un singur bit de paritate poate detecta un număr impar de erori. Dacă numărul erorilor este par atunci acestea nu se pot detecta. În final sunt adăugaţi cei doi biţi de stop. Aceştia sunt amândoi 1. Blocul complet transmis cuprinde 11 biţi. În binar blocul pentru transmiterea lui A este (s-a folosit paritate pară, bitul de paritate fiind 0 deoarece codul ASCII al lui A conţine 2 biţi de 1). Forma de undă asociată acestei transmisii se găseşte în figura 4.1. d) configuraţia hardware Odată cu primul microprocesor Intel a dezvoltat o serie de periferice ce includea şi o interfaţă UAT. Acesta este I8251. Completarea interfeţei se face cu două circuite adaptoare de nivel respectiv Schema electrică este prezentată în figura 4.3. Cele două adaptoare necesită alimentări de ±12V pentru obţinerea celor două nivele logice specifice interfeţei S-232. Fig Structura hardware a unei interfeţe S-232 Într-un sistem cu microprocesor datele sunt verificate sub formă paralelă. Pentru serializarea lor se folosesc regiştri de deplasare atât la emisie cât şi la recepţie. Diferenţa constă în faptul că la emisie datele sunt încărcate paralel şi apoi deplasate serial către linia TxD (figura 4.4. a), iar la emisie acestea se primesc serial în registrul de deplasare şi sunt preluate apoi paralel în sistem (figura 4.4. b). 47

7 LD Q 0 7 egistru Memorare D 0 7 Baud ate LD Clk egistru Combinat D 0 7 SO TxD xd egistru Combinat SI Clk D 0 7 Baud ate a) b) Fig a) conversia paralel-serie; b) conversia serie-paralel Un exemplu reprezentativ de interfaţă serială programabilă este circuitul I-8251 produs de Intel (figura 4.5). Circuitul are o interfaţă compatibilă cu microprocesoarele Intel prezentând 3 magistrale pentru interfaţarea cu acestea: magistrala de date (D 0 7 ), magistrala de adrese CS şi magistrala de control (Clk, eset, D, W, C/ D. I-8251 acceptă date(format ASCII) de la CPU în format paralel le transformă în şir serial şi le trimite prin TxD cu rata programată. În acelaşi timp recepţionează date seriale pe xd cu aceeaşi rată şi le transformă în format paralel pentru a fi preluate de către CPU. USAT va semnaliza către CPU când poate primi un nou caracter pentru transmitere sau când este un nou caracter recepţionat disponibil. CPU poate citi în orice moment starea completă a interfeţei, aceasta incluzând erorile de transmisie şi semnalele de control SYNDT şi TxMPTY. TxD TxDY Tx TxC xd xdy xc SYNDT Tampon Transmisie Date Control Transmisie Tampon ecepţie Date Control ecepţie Tampon Magistrală de Date Logică de Control Scriere / Citire Control Modem D0 7 eset Clk C/D D W CS DS DT CTS TS Fig Schema bloc a interfeţei UAT I

8 Descrierea funcţională a circuitului: Tamponul magistralei de date este un buffer de 8 biţi bidirecţional de tip 3 state. Datele sunt vehiculate în timpul instrucţiunilor IN OUT ale CPU. Cuvintele de control, de comandă şi de stare sunt de asemenea transferate prin el. Logica de control scriere/citire acceptă comenzi de la magistrala de control a sistemului şi generează semnalele interne de control pentru blocurile interne. l conţine egistrul cuvântului de control şi egistrul cuvântului de comandă ce memorează diferite formate de control pentru definirea funcţională a circuitului. Semnalele prezente pe magistrala de control sunt: - eset 1 logic pe această intrare forţează circuitul în modul idle. Acesta rămâne aşa până ce un nou set de cuvinte de control vor fi scrise în regiştrii acestuia. Durata minimă de iniţializare este de 6 perioade de tact. - Clk intrarea furnizează semnal de tact circuitelor interne. Semnalul de tact trebuie să fie cel puţin 30 de ori mai mare decât ratele de transmisie. - W - 0 logic pe această intrare anunţă circuitul că CPU scrie date sau informaţii de stare în regiştrii săi interni. - D - 0 logic pe această intrare anunţă circuitul că CPU citeşte date sau informaţii de stare din regiştrii săi interni. - C/ D - această intrare este în legătură cu W şi D. Semnalul semnalizează dacă informaţia de pe magistrala de date este o dată sau un cuvânt de comandă / o informaţie de stare: 1= control/stare, 0=data. - CS - 0 logic pe această intrare selectează circuitul. Activarea semnalelor de scriere / citire nu vor avea efect decât simultan cu activarea acestuia. Tabelul următor prezintă stările semnalelor de control la diferitele operaţii: Tabelul 4.4. C/ D D W CS Operaţia 0 0 Date 8251 Magistrala de date 0 0 Magistrala de date Date 8251 Stare Magistrala de date 1 0 Magistrala de date Control X 1 Magistrala de date 3 state X X X 1 Magistrala de date 3 state Controlul modem-ului permite un set de intrări şi ieşiri de control ce pot fi folosite pentru a simplifica interfaţarea cu orice modem. le pot fi folosite şi 49

9 în alte scopuri. Acestea sunt: - DS - Data Set eady intrare inversoare. CPU poate testa starea acesteia printr-o operaţie de citire a stării. a este utilizată pentru a testa dacă există date disponibile. - DT - Data Terminal eady este o ieşire inversoare. Poate fi pusă în starea 0 logic prin bitul corespunzător din cuvântul de comandă. Indică faptul că se pot primi date. - TS - equest to send - este o ieşire inversoare. Poate fi pusă în starea 0 logic prin bitul corespunzător din cuvântul de comandă. Indică faptul că echipamentul doreşte să trimită date. - CTS - Clear to send 0 logic pe această intrare anunţă I-8251să transmită date dacă bitul TxD este validat în cuvântul de comandă. Dacă fie Tx nable sau CTS trece în 1 logic, circuitul transmite ceea ce este în curs şi apoi se opreşte. Tamponul de transmisie date acceptă date paralele de la tamponul magistralei de date, adaugă biţii suplimentari funcţie de modul de comunicaţie ales şi le converteşte într-un şir de biţi serial pe care îl transmite pe ieşirea TxD pe frontul negativ al TxC. Transmisia începe atunci când CTS =0. Controlul transmisiei se ocupă de activităţile asociate transmisiei datelor seriale. Acceptă şi generează semnale necesare acestei operaţii: - TxDY - Transmitter eady această ieşire semnalizează CPU că transmiţătorul este gata pentru a recepţiona date. Semnalul poate fi folosit ca semnal de cerere de întrerupere sau poate fi testat de către CPU prin citirea stării. l indică faptul că registrul de date al transmiţătorului este gol/plin. - Tx Transmitter mpty în modul sincron 1 logic pe această ieşire indică faptul că nu a fost încărcat un caracter şi că se transmit caractere de SYNC cu scopul de a umple golul. - TxC - Transmitter Clock - controlează rata cu care se transmite caracterul. În modul de transmisie sincron, rata de transmisie (Baud ate) este egală cu frecvenţa de tact pe această intrare. În modul asincron rata este o fracţiune a acesteia (1, 1/16, 1/64). Frontul negativ al semnalului deplasează datele la ieşirea TxD. Tamponul de recepţie date acceptă datele seriale şi le converteşte în format paralel şi asamblează caracterul transmis. Datele se primesc pe xd şi sunt validate pe frontul pozitiv al xc. Controlul recepţiei acest bloc se ocupă de controlul recepţiei datelor. Mai întâi trebuie detectat un 1 valid pe linia de recepţie, după care se caută 50

10 bitul de start. Aceasta se întâmplă doar în modul asincron. detecţia unei erori de paritate activează bitul corespunzător. Dacă bitul de stop lipseşte atunci se activează bitul Framing error. Semnale: - xdy eceiver eady această ieşire indică faptul că 8251 conţine un caracter şi este gata pentru a-l transmite către CPU. Semnalul poate fi utilizat ca o cerere de întrerupere către acesta sau starea sa poate fi testată prin citirea registrului de stare. xnable ţine xdy în condiţia de reset. În modul asincron acest semnal este activat după detectarea unui bit de start şi asamblarea caracterului în registrul de recepţie. - xc - eceiver Clock controlează rata cu care se recepţionează caracterul. În modul sincron rata este egală cu frecvenţa semnalului pe această intrare. În modul asincron ea este o fracţie din aceasta (1, 1/16, 1/64). În majoritatea transmisiilor rata de transmisie este egală cu cea de recepţie. - SYNDT SYNC detect / BAK Detect În modul sincron semnalul poate fi intrare sau ieşire programabilă prin registrul de control. Când este ieşire semnalul trece în 1 logic pentru a indica detecţia caracter-ului/elor de SYNC. Când este intrare un front pozitiv pe aceasta va determina 8251 să înceapă asamblarea caracterelor pe frontul următor al xc. În modul asincron ieşirea trece în 1 logic după recepţia celor doi biţi de stop după ce în prealabil au fost recepţionaţi bitul start şi cel de paritate. Poate fi citit ca bit de stare. Pentru a iniţializa interfaţa procesorul trebuie să trimită o serie de cuvinte de comandă către aceasta. Acestea vor programa: rata de transmisie, lungimea caracterelor, numărul biţilor de stop, lucrul sincron/asincron şi paritatea. Pentru modul de lucru asincron există şi alte opţiuni suplimentare. Cuvintele de control sunt de tipuri: instrucţiune de mod şi instrucţiune de comandă. Cele două instrucţiuni trebuie să urmeze o secvenţă specifică pentru buna funcţionare a interfeţei (figura 4.6) Instrucţiunea de mod defineşte caracteristicile operaţionale ale interfeţei. a urmează operaţiei de iniţializare (eset intern sau extern). Odată înscris modul, CPU trebuie să înscrie caracterele de SYNC şi instrucţiunile de comandă. Pentru a înscrie încă o dată instrucţiunea de mod, bitul eset din instrucţiunea de comandă trebuie setat pentru a iniţia un reset intern. - Modul asincron de transmisie: când un caracter este trimis de către CPU, I-8251 îi adaugă un bit de start înainte şi un bit de paritate (opţional) şi bitul (biţii) de stop. Biţii cracterului sunt ordonaţi cu cel mai puţin semnificativ primul. Pachetul este trimis serial, bit cu bit, la ieşirea TxD. Pachetul de date 51

11 C/D=1 C/D=1 C/D=1 C/D=1 C/D=0 C/D=1 C/D=0 C/D=1 Instrucţiune de mod Caracter SYNC 1 Caracter SYNC 2 Instrucţiune de comandă Date Instrucţiune de comandă Date Instrucţiune de comandă Doar în modul SYNC. Dacă s-a programat un singur caracter SYNC, atunci al doilea nu mai există. Fig Programarea interfeţei I-8251 este deplasat spre ieşire pe frontul negativ al lui TxC cu o rată egală cu 1, 1/16, 1/64 din frecvenţa TxC, după cum este definit în instrucţiunea de D 7 D 0 D 6 D 5 D 4 D 3 D 2 D 1 S 2 S 1 P PN L 2 L 1 B 2 B 1 Factorul ratei de transmisie Mod SYNC 1X 16X 64X Lungimea caracterului biţi 6 biţi 7 biţi 8 biţi Validarea parităţii cu paritate fără paritate Tipul parităţii pară impară mod. Când nu sunt de transmis caractere, I-8251 ţine linia TxD în 1 logic. - Modul asincron de recepţie: Linia xd este normal ţinută în 1 logic. Un front negativ anunţă începutul unui bit de start. Validitatea acestuia este testată din nou în mijlocul perioadei de bit (doar în modurile 16X sau 64X). Dacă un nivel 0 logic este detectat din nou, atunci se consideră un bit valid 52 Biţi de stop fără 1 bit 1½ biţi 2 biţi Fig Formatul instrucţiunii de mod modul asincron.

12 de start, iar numărătorul de biţi de la recepţie începe să numere. Acesta determină încărcarea biţilor (biţii de date, bitul de paritate şi biţii de stop) prin eşantionarea lor exact la mijlocul perioadei de bit. Dacă se detectează o eroare de paritate atunci fanionul de eroare de paritate (Parity error flag) va fi setat. şantionarea biţilor are loc pe frontul pozitiv al semnalului pe intrarea xc. Dacă se detectează un nivel 0 logic pe durata biţilor de stop, atunci fanionul de eroare de cadru (Framing error flag) va fi setat. Bitul de stop anunţă sfîrşitul caracterului (receptorul are nevoie doar de 1 bit de stop indiferent de cîţi sunt programaţi). Caracterul recepţionat este apoi încărcat în registrul tampon paralel al I Pinul xdy este dus în 1 logic pentru a semnaliza CPU că s-a recepţionat un caracter. Dacă precedentul caracter nua fost citit din registrul tampon, atunci următorul va fi supraînscris peste el. Pentru a semnaliza aceasta, fanionul de supraînscriere (Overun rror flag) va fi setat. Toate fanioanele de eroare pot fi reset-ate cu o instrucţiune de iniţializare a erorilor. - Modul sincron de transmisie: Ieşirea TxD este ţinută în 1 logic atâta timp cât nu se trimit caractere, când CPU trimite primul caracter către I-8251 (care de regulă este un caracter de SYNC). Odată cu trecerea liniei CTS în 0 logic, primul caracter etse transmis serial. Fiecare bit este deplasat către ieşire pe frontul negativ al lui TxC. Odată ce transmisia a început, datele trebuie să succeadă continuu la ieşirea TxD cu rata fixată de TxC. Dacă CPU nu reuşeşte să asigure caracterele de treansmis la timp, caractere de sincronizare (SYNC) vor fi automat inserate. Pinul TxMPTY va fi adus în 1 logic pentru a semnaliza acest lucru şi va fi reset-at odată cu primul caracter înscris în registrul tampon de transmisie. - Modul sincron de recepţie: În acest mod sincronizarea caracterelor poate fi realizată intern sau extern. Dacă a fost programat modul SYNC, o comandă NT HUNT (Intrare vânătoare) trebuie inclusă în prima instrucţiune de comandă. Datele pe xd sunt eşantionate pe frontul crescător al lui xc. Conţinutul registrului tampon de recepţie este comparat la fiecare bit recepţionat cu caracterul SYNC până se detectează o potrivire. Dacă au fost programate 2 caractere de SYNC, atunci şi următorul caracter este de asemenea comparat. Când au fost detectate 2 caractere SYNC, USAT iese din modul vânătoare şi intră în modul de sincronizare a caracterelor. Pinul SYNDT este dus în 1 logic şi va fi reset-at automat după o instrucţiune de citire a stării. Dacă transmisia este cu bit de paritate atunci SYNDT nu va fi set-at până la mijlocul bit-ului de paritate (în locul ultimului bit pentru modul fără paritate). În modul de sincronizare externă, sincronizarea se face aplicând 1 logic pe SYNDT, forţând 8251 să iasă din modul vânătoare. 53

13 Acest nivel va fi părăsit după un tact pe xc. Comanda NT HUNT nu are efect în modul asincron. rorile de paritate şi supraînscriere se testează la fel ca în modul sincron. Paritatea nu se testează în modul vânătoare. Dacă sincronizarea s-a pierdut, CPU poate forţa receptorul să intre în modul vânătoare. Această acţiune va duce în 1 logic toţi biţii din registrul de recepţie pentru a preveni o detecţie falsă a sincronizării. Fanionul SYNDT este reset-at la fiecare cititre a stării. Aceasta nu cauzează întparcerea 8251 în modul vânătoare. Când interfaţa se află în modul sincronizare dar nu în cel de vânătoare, detecţia sincronizării este încă funcţională dar apare doar la terminarea cuvintelor cunoscute. Astfel, dacă o citire a stării indică SYNDT şi a doua citire la fel, atunci caractere de sincronizare au fost recepţionate. În modul extern, detecţia internă a sicronizarii este dezactivataă, iar fanionul de detecţia a sincronizării poate fi activat la sfârşitul oricărui bit. D 6 D 5 D 4 D 3 D 2 D 1 D 0 D 7 SCS SD P PN L 2 L 0 Lungimea caracterului biţi 6 biţi 7 biţi 8 biţi Validarea parităţii cu paritate fără paritate Tipul parităţii pară impară Detecţie SYNC externă SYNDT=intrare SYNDT=ieşire Instrucţiunea de comandă controlează modul de funcţionare al formatului selectat prin instrucţiunea de mod. Toate cuvintele de control scrise în 8251 după instrucţiunea de mod vor însemna instrucţiuni de comandă. Acestea pot fi înscrise la orice moment în interfaţă. Semnificaţia biţilor instrucţiunii de comandă este prezentată în figura Caractere de SYNC 1 caracter SYNC 2 caracter SYNC Fig Formatul instrucţiunii de mod modul sincron.

14 D 7 H D 6 D 5 D 4 D 3 D 2 D 1 D 0 I TS SBK x DT TxN Validarea transmisiei validată invalidată Terminal de date pregătit DT =0 DT =1 Validarea recepţiei validată invalidată Trimite caracterul BAK forţează TxD în 0 logic funcţionare normală Ştergere erori ştergere fanioane erori - Cerere de transmisie TS =0 TS =1 eset intern reset - Modul de vânătoare validează modul vânătoare - Fig Formatul instrucţiunii de comandă Formatul informaţiei de stare: Pentru a putea obţine informaţii despre eventualele erori apărute în timpul comunicaţiei este adesa necesară citirea stării interfeţei. I-8251 permite acest lucru la orice moment. Pentru aceasta se efectuează o citire din interfaţă cu semnalul C/ D = 1. Câţiva dintre biţi au semnificaţii similare cu unii dintre pinii externi. TxDY este o excepţie. Informaţia de stare poate avea o întârziere de maxim 28 de perioade de tact faţă de evenimentul ce a generat starea respectivă. Figura 4.10 prezintă semnificaţia biţilor cuvântului de stare. Biţii D 6, D 2 şi D 1 sunt cei care au corespondenţă cu semnalele externe. 55

15 D 7 DS D 6 D 5 D 4 D 3 D 2 D 1 SYN DT F O P D 0 Tx xdy TxDY MPTY TxDY diferit de pinul TxDY. Bitul semnifică faptul că registrul tampon de transmisie este gol, în timp ce pinul semnifică (registrul tampon gol) AND ( CTS=0) AND (TxN=1). roarea de paritate s-a detectat eroare de paritate nu s-a detectat eroare de paritate roare de sepraînscriere CPU nu a citit toate caracterele recepţionate - roare de cadru nu s-a detectat un bit de stop valid - Fig Formatul cuvântului de stare Set de date pregătit indică DS=0 - În continuare sunt prezentate câteva moduri de utilizare a interfeţei funcţie de tipul de trensmisie ales. Adrese Date I-8251 TxD xd IA - TTL Terminal asincron Control xc TxC I-8253 Fig Transmisie asincronă TxD Adrese xd Date I-8251 xc Control TxC SYNDT Terminal sincron Fig Transmisie sincronă 56

16 Adrese Date Control I-8251 TxD xd DS DT CTS Modem asincron Interfaţă cu linia telefonică TS xc TxC I-8253 Fig Transmisie asincronă prin linia telefonică Adrese Date Control I-8251 TxD xd DS DT CTS TS Modem sincron Interfaţă cu linia telefonică xc TxC SYNDT Calculatoarele de tip PC au cel puţin un port serial, dar de regulă sunt 2, porturi care sunt standardizate. Porturile seriale sun cunoscute sub prescurtarea de COM şi sunt numerotate cu 1, 2, 3... Tabelul următor listează adresele regiştrilor asociaţi celor două porturi. Adresele de bază sunt 3F8h pentru COM1 şi 2F8h pentru COM2. Tabelul 4.5. Fig Transmisie sincronă prin linia telefonică Adresa de bază DLAB D/W Abr. Nume 0 W - egistru transmiţător 0 D - egistru tampon recepţie + 0 Memorie octet inferior pentru 1 D/W - divizorul ratei de transmisie 0 D/W I egistru validare întreruperi + 1 Memorie octet superior pentru 1 D/W - divizorul ratei de transmisie D II egistru identificare întreruperi 57

17 - W FC egistru control FIFO D/W LC Control linie D/W MC Control modem D LS egistru stare linie D MS egistru stare modem D/W - egistru Scratch (uz general) egiştrii portului serial au următoarele semnificaţii: Addresă: Baza D/W - DLAB=0 - Nume: Interrupt nable egister (I). Semnificaţia biţilor: Bit # Nume 0 Validează întreruperea pentru data recepţionată disponibilă 1 Validează întreruperea pentru registru transmiţător gol Validează întreruperea de stare a liniei (INT în LS - Line Status 2 3 egister) Validează întreruperea de stare a modemului (INT în MS - Modem Status egister) 4 validează modul Sleep (16750) 5 Validează modul de consum redus (16750) 6 ezervat Addresa: Baza D - Nume: Interrupt Identification egister (II) Bit # Nume 0 Întrerupere în aşteptare 0 1 Nu există întreruperi în aşteptare B2 B1 Tip întrerupere (prioritate) 0 0 Întrerupere stare modem (4) 1 & Întrerupere pentru registru transmiţător gol (3) Întrerupere pentru dată recepţionată disponibilă (2) 1 1 Întrerupere pentru starea liniei receptorului (1) 0 ezervat pentru 8250, Întrerupere în aşteptare 4 ezervat 5 FIFO de 64 octeţi activat (numai 16750) 6 & 7 B6 B7 0 0 Fără FIFO 0 1 FIFO validat dar neutilizabil 1 1 FIFO validat Addresa: Baza W - Nume: FIFO Control egister (FC). Bit # Nume 58

18 Validare memorii FIFO 1 Şterge FIFO recepţie 2 Şterge FIFO transmisie 3 Selecţie Mod DMA. Schimbă starea pinilor XDY & TXDY din modul 1 în modul 2. 4 ezervat 5 Validare FIFO 64 octeţi (16750 only) 6 & 7 B7 B6 Nivel de trigger pentru întrerupere 0 0 INT pentru 1 octet recepţionat 0 1 INT pentru 4 octeţi recepţionaţi INT pentru 8 octeţi recepţionaţi 1 1 INT pentru 14 octeţi recepţionaţi Adresă: Baza D/W - Nume: Line Control egister (LC) Bit # Nume B1 B0 Lungimea cuvântului Biţi 1 6 Biţi 7 Biţi Biţi 0 1 Bit de Stop 2 2 biţi de Stop pentru cuvinte 6,7 sau 8 biţi sau Biţi de Stop pentru cuvinte de 5 biţi. 3, 4 & 5 B5 B4 B3 X X 0 Fără Paritate Paritate impară Paritate pară 1 Paritate 1 (bit de paritate 1) Paritate 0 (bit de paritate 0) 6 Validare activare Break 7 1 Acces la memoria divizorului 0 Acces la tamponul eceptorului, a Transmiţătorului şi la egistrul de validare a întreruperilor Adresă: Baza D/W - Nume: Modem Control egister (MC) Bit # Nume 0 Foţează Data Terminal eady 1 Forţează equest to Send 2 Ieşire auxiliară 1 59

19 3 Ieşire auxiliară 2 4 Modul buclă înapoi (loopback) 5 Validarea controlului Autoflow (numai 16750) 6 ezervat 7 ezervat Adresă: Baza D - Nume: Line Status egister (LS) Bit # Nume 0 Date disponibile 1 roare de supraînscriere 2 roare de paritate 3 roare de cadru 4 Întrerupere Break 5 egistru TX gol 6 egistru TX şi registrul de deplasare goale 7 roare în FIFO de recepţie Dacă bitul 6 este setat, USAT este ocupată (regiştri de date sunt ocupaţi). Daca doar bitul 5 este setat. un alt octet poate fi înscris pentru transmisie. Bitul 4 când linia de recepţie este ţinută în 0 logic mai mult decât durata unui caracter inclusiv biţii adiţionali Bitul 3 ultimul bit nu e bit de Stop (de regulă când este diferenţă de rate de transmisie) Bitul 1 data din registrul de recepţie nu a fost citită şi a fost supraînscrisă datorită unei noi recepţii. Adresă: Baza D - Nume: Modem Status egister (MS) Bit # Nume 0 Modificare Clear To Send de la ultima citire 1 Modificare Data Set eady de la ultima citire 2 Indicator sonerie în aşteptare 3 Modificare Data Carrier Detect de la ultima citire 4 Clear To Send 5 Data Set eady 6 Indicator sonerie 7 Detecţie purtătoare ata de transmisie se stabileşte conform tabelului următor: Bps (bit/sec) Divizor Latch high byte Latch low byte h 00h h 80h h C0h 60

20 h 30h h 18h h 0Ch h 06h h 03h h 02h h 01h 4.3. Interfaţa serială S-422 TIA/IA-422-B (S422) este un standard industrial ce precizează caracteristicile electrice ale unui circuit de interfaţă echilibrat. A fost introdus pentru a rezolva problemele de limitare ale standardelor nesimetrice (S232). Acestea nu prezintă imunitate la zgomote de mod comun )tipice în medii industriale). Un emiţător S-422 poate suporta până la 10 sarcini (4kΩ tipic pentru o unitate), poate transmite datele până la 1200m şi sunt garantate să suporte un curent de 20 ma pe o sarcină de (adică 2V pe sarcină). D 3,25 ma I V ,25 ma Fig miţătorul şi regiunea de funcţionare pentru S-422 Impedanţa receptorului trebuie să fie egală cu o unitate de sarcină (panta zonei gri din figura de mai sus). Zona de lucru a receptorului este definită între -10 şi +10V (zona gri din figura de mai sus). eceptoarele S-422 au pragurile de detecţie de ±200mV faţă de întregul domeniu de ieşire al emiţătorului de ±6V. De asemenea este garantată o margine de zgomot diferenţială 1.8V între excursia de ieşire a emiţătorului şi pragurile receptorului. 61

21 Pentru distanţe mari sau viteze mari de transmisie este recomandată utilizarea terminatorilor pentru a reduce reflexiile produse de neîmperecherea de impedanţă dintre cablu şi impedanţa de intrare a receptorului. În principiu standardele S-422 şi S-485 sunt similare. Totuşi există şi diferenţe: etajul de ieşire a emiţătorului, domeniul de mod comun al interfeţei, rezistenţa de ieşire a receptorului, şi capabilitatea de sarcină a emiţătorului. Lungimea cablului şi rata de transmisie sunt mărimi complementare. Figura 4.16 prezintă o hartă a regiunii operative a standardului S-422 şi comparaţie cu alte standarde. Datele au fost obţinute folosind cablu torsadat din Cu, cu capacitate de 50pF/m, terminat pe Lungimea cablului (m) 25 S-423 S-232 S ata de transmisie (kbps) Fig Lungimea cablului vs. ata de transmisie Adaptarea de impedanţă printr-un terminator rezistiv paralel este o metodă foarte populară, care aduce avantajul unor lungimi mari de cablu şi rate de transmisie ridicate. Aceasta aduce rezistenţa t la valori apropiate de Z 0 (fig. 4.7) şi minimizează reflexiile. Conexiunea are şi un dezavantaj al disipării inutile de putere pe sarcina rezistivă, tensiune diferenţială mai mică şi margine de zgomot mai redusă. eţelele S-422 folosesc 3 tipuri de configuraţii: t Fig Aplicaţie multi-recepţie cu terminator paralel 62

22 a) Configuraţia punct-punct are un singur emiţător şi un singur receptor. Acestea pot fi gândite ca aplicaţii S-232 cu transmisie diferenţială. b) Configuraţia punct-multipunct este cea din figura 4.17 în care există un emiţător şi mai multe receptoare pe acelaşi cablu. Numărul maxim de receptoare este 10 dacă impedanţa receptorului este 4kΩ şi 20 dacă aceasta este 8kΩ. c) Configuraţia multipunct-multipunct permite pe aceleaşi fire conectarea a mai multor emiţătoare şi receptoare (fig. 4.18). miţătoarele 422 nu sunt proiectate pentru acest gen de configuraţie, dar în anumite condiţii acest lucru este posibil: diferenţe de potenţial între masele emiţătoarelor, disputa între emiţătoare şi capacitatea de comandă a acestora. t t Fig Aplicaţie multipunct-multipunct Deşi standardul S-422 nu prevede nici o specificaţie specială privind descărcările SD, porducătorii de circuite integrate au dezvoltat totuşi un standard minim de protecţie de 2kV pentru atingerea cu corpul omenesc. Software-ul asociat reţelelor S-422 diferă de cel utilizat pentru comunicaţiile pe interfaţa serială standard. Aici se impune o comunicaţie de tip master-slavepentru a evita coliziunile. Pentru a reduce costurile nu se implementează liniile suplimentare de control a comunicaţiei. Tabelul următor rezumă specificaţiile electrice ale standardului S Tabelul 4.6. Specificaţiile electrice ale S-422 Parametrul Condiţii Min Max UM Tensiunea de ieşire a 10 V emiţătorului în gol -10 V Tensiunea de ieţire a t = 2 V emiţătorului în sarcină -2 V ezistenţa de ieşire a A la B 100 Ω emiţătorului Curentul de scurtcircuit al emiţătorului pe ieşire către masă ±150 ma 63

23 Timpul de creştere al t = 10 % din durata ieşirii emiţătorului de bit Tensiunea de mod comun t = ±3 V a emiţătorului Sensibilitatea receptorului V CM 7V ±200 mv Tensiunea de mod comun -7 7 V a receptorului ezistenţa de intrare a receptorului 4000 Ω Tensiunea diferenţială a receptorului operaţională: oponentă: ±10 ±12 V V 4.4. Interfaţa serială S-423 Acest standard nu este folosit pe scară largă. În anii 80 HP producea calculatoarele cu interfaţă serială suportând ambele standarde S-232 şi S S-423 este referit faţă de masă şi este o îmbunătăţire a fratelui mai bătrân S-232 permiţând distanţe mai mari şi rate de transmisie superioare. Acest lucru se obţine printr-o viteză de variaţie (slew-rate) variabilă (S- 232 are o viteză fixă de 30V/µs) ce poate fi programată funcţie de lungimea cablului şi de rată. S-423 permite distanţe de maximum 1200m şi viteze maxime de 100kbps Interfaţa serială S-485 Ca şi S-422, şi S-485 este un sistem de comunicaţie diferenţial sau echilibrat. Semnalul apare între două fire care transmit doar semnalul, ele fiind diferite de masa electrică. Topologiile reţelelor pot fi punct punct, punct - multipunct, multipunct multipunct. Numărul maxim de perechi emiţător receptor pot fi de 32. Multe din caracteristicile emiţătoarelor şi receptoarelor S-485 sunt similare cu S-422.Tensiunile de mod comun pe care le suportă acestea sunt extinse de la +12 la -7 V datorită capabilităţii stării de înaltă impedanţă (tri-state). Figura 4.19 prezintă o configuraţie multipunct-multipunct tipică pe 2 fire. Se observă terminatoarele liniei la ambele capete, dar nu şi la punctele din mijlocul liniei. Masa de semnal este de asemenea recomandată pentru a menţine tensiunile de mod comun în limitele acceptate. S-485 poate fi configurată şi pe 4 fire (fig. 4.20). Dacă în configuraţia anterioară oricare din puncte putea fi Master şi oricare Slave, în configuraţia aceasta Masterul este cel al cărui receptor este singurul de pe linie, restul fiind Slave. Aşadar două din fire sunt utilizate pentru transmiterea informaţiei de la Master către receptoarele Slave, iar două 64

24 A A T/ B t t B T/ A B A B A B B A A B A B T/ T/ Fig Aplicaţie S-485 multipunct-multipunct pe 2 fire A A T/ B t t B T/ A B t t A B MAST SLAV A B B A A B A B T/ SLAV SLAV Fig Aplicaţie S-485 multipunct-multipunct pe 4 fire pentru transmiterea informaţiei de la emiţătoarele Slave către receptorul Master. În concluzie nodurile Slave pot comunica doar către nodul Master, nu şi între ele. De aici şi un avantaj al lipsei coliziunilor deoarece nodurile Slave nu vor vorbi niciodată simultan pentru că nu comunică între ele, şi se poate realiza o comunicaţie duplex. Pe durata cât un nod nu emite, emiţătorul este deconectat de la linia de transmisie. Sunt numeroase cazurile când sistemele prezintă interfeţe S- 232 iar pentru a le conecta în reţele S-485 se folosesc adaptoare S-232 S-485. Pentru a putea conecta sau deconecta emiţătorul de la linie se poate folosi semnalul TS. Când acesta este în 1 logic, emiţătorul este activ şi devine inactiv pentru 0 logic. Cât timp este deconectat, alte noduri pot transmite date pe interfaţă. Figura prezintă forme de undă specifice pentru convertorul S-232 S-485. ste important ca TS să fie dus în 1 logic înainte ca data să fie transmisă, şi trebuie să rămână în această stare 65 T/

25 VSD VTS TxD TTL VSD TxD xd Convertor S-232 TTL integrat TxD TTL T x x Convertor TTL S-485 integrat A B A B V A V B V A V B emiţătorul S-485 dezactivat VTS TS GD GD Fig Schema electrică şi forme de undă pentru convertorul S-232 S-485 până la un moment ulterior transmiterii ultimul bit. Aceasta este realizată prin software-ul ce controlează portul serial. Dacă portul serial provine de la un sistem pentru care nu există linia TS disponibilă atunci emiţătorul poate fi comandat chiar de către linia de date. Pentru aceasta linia de date este triggerată pentru a obţine semnalul de validare a emiţătorului. Figura prezintă schema electrică şi formele de undă asociate pentru această aplicaţie. ste important de ştiut că emiţătorul este dezactivat la un interval fix după ultimul bit de date; tipic această durată se alege de lungimea unui caracter. Dacă intervalul este prea scurt se poate pierde o parte din caracterul de transmis, iar dacă este prea lung atunci sistemul va încerca să pornească emiţătorul înainte ca receptorul să fie pregătit pentru a primi date. Comunicaţia pe S-485 necesită un nod Master care să gestioneze comunicaţia pe interfaţă. Fiecare nod Slave trebuie să aibă o adresă unică pentru a-l deosebi de celelalte. Implementarea pe 4 fire simplifică modul de adresare. Preambulul poate fi chiar adresa nodului. Trebuie avut grija ca Masterul să nu ceară informaţii de la mai multe noduri simultan pentru evitarea coliziunilor. Implementarea pe 2 fire implică o complexitate mai mare. Întârzierea dintre sfârşitul transmisiei şi momentul de înaltă impedanţă este un parametru important. Dacă Slave-ul începe să răspundă înainte ca emiţătorul să fie inactiv, atunci poate apărea o coliziune. Dacă reţeaua are mai multe noduri Master atunci oricare poate iniţia o transmisie şi pot apărea coliziuni. În aceste condiţii proiectantul trebuie să utilizeze metode sofisticate pentru detecţia erorilor pentru autorizarea şi retransmisia datelor în caz de eroare. Pentru reţelele în care convertoare ce necesită alimentare din port, sau dacă întregul nod necesită aceasta, se pot folosi, pentru alimentarea sa, 66

26 VSD VSD TTL NABL V A V B VSD A TxD TxD TTL B xd GD Convertor S-232 TTL integrat C T x x NABL Convertor TTL S-485 integrat Circuit retriggerabil A B GD V A V B emiţătorul S-485 dezactivat 1 durata este stabilită de către componentele şi C, dar începutul intervalului este determinat de frontul fiecărui bit Fig Schema electrică şi forme de undă pentru convertorul S-232 S-485 cu triggerarea liniei de date linii neutilizate ale portului (TS, CTS,...) care se programează în 1 logic. Pentru curenţi mai mari se pot suma liniile prin rezistenţe de valoare mică. Tabelul următor sintetizează caracteristicile electrice ale S-485. Tabelul 4.7. Specificaţiile electrice ale S-485 Parametrul Condiţii Min Max UM Tensiunea de ieşire a emiţătorului în gol V V Tensiunea de ieţire a emiţătorului în sarcină t =54Ω V V ezistenţa de ieşire a emiţătorului A la B 100 Ω Curentul de scurtcircuit al ieşirea la ±250 ma emiţătorului +12 sau -7 Timpul de creştere al ieşirii emiţătorului t =54Ω C t =50pF 30 % din durata de bit Tensiunea de mod comun a t =54Ω V emiţătorului Sensibilitatea receptorului V CM 7V ±200 mv Tensiunea de mod comun a receptorului ezistenţa de intrare a receptorului V 12k Ω 67

27 4.4. Interfaţa USB Interfaţa USB (Universal Serial Bus) a fost dezvoltată în 1995 de câteva din marile companii ale lumii (Compaq, Hewlett Packard, Intel, Lucent, Microsoft, NC şi Philips). Principalul scop al USB a fost acela de a defini o magistrală de extindere care să permită adaugarea de periferice unui calculator PC la fel de simplu cum se conectează un telefon la linia telefonică. Astfel a ajuns să înlocuiască majoritatea porturilor tradiţionale a unui calculator cu o singură interfaţă cât mai prietenoasă. USB este o interfaţă serială ce foloseşte protocoale predefinite. A fost proiectată să nu necesite întreruperi specifice sau DMA, dar să poată recunoaşte dispozitivele ce sunt conectate din mers. Pentru a instala un dispozitiv nou nu sunt necesare cunoştinţe speciale, şi orice dispozitiv să fie distict faţă de altele, iar driver-ul corect va fi utilizat în mod automat. Interfaţa este de tip master-slave. A fost dedicată perifericelor de birou dar a înlocuit cele mai multe dispozitive care se conectau pe portul paralel (LPT) sau pe portul serial (COM). xistă două versiuni de interfaţă USB: versiunea 1.X suportă două viteze (12Mbps şi 1.5Mbps) - viteză mai mică este destinată dispozitivelor ieftine (mouse de exemplu) şi nu necesită cablu ecranat; USB 2.0 ce suportă viteză ridicată (480Mbps) pentru, practic, orice tip de aplicaţie. Această specificaţie a fost introdusă ca răspuns la viteza ridicată a interfeţei Firewire. Magistrala este implementată fizic prin 4 fire, două pentru alimentare şi două pentru date, conectorul rezultând astfel cu 4 pini (figura 4.23.a). Datele sunt vehiculate diferenţial pe 2 fire torsadate, dar şi unele Conector A Conector B Conector mini USB +5V D+ D- GND... +5V = 1 D+ = 3 D- = 2 GND = a) b) Fig Cablul şi conectorul USB referite faţă de masă. Fiecare din semnalele de pe cele 2 fire sunt referite faţă de masă. Al 4 le-a semnal este o tensiune de alimentare (+5V) şi poate fi folosită să alimenteze dispozitivul periferic. În figura 4.23.b sunt prezentate cele 4 tipuri de conectori. Conectorii de tip A şi B au 4 contacte, numerotate ca în figură. Contactele de date sunt pe mijloc (conectorul A) şi respectiv pe partea stângă (conectorul B), iar cele de putere pe margine (conector A) şi respectiv pe partea dreaptă 68

28 (conector B). Conectorul mini USB (mini B) are 5 contacte din care contactul 4 se numeşte ID şi nu este conectat. Primele 3 au aceeaşi numerotare, iar pinul 5 este masa (GND). Toate 3 tipurile au un contact metalic ce le înconjoară, la care este legat ecranul cablului. xistă 3 tipuri de cabluri: - un cablu de viteză ridicată cu conector A la un capăt şi conector B sau mini B la celălalt. - un cablu de captură de viteză mare, conectat direct la echipamentul periferic sau cu un conector specific, şi la celalalt capăt cu un conector de tip A. - un cablu similar cu cel de-al doilea, dar de viteză scăzută. Lungimea maximă a cablului depinde de viteza cu care se face comunicaţia, de atenuare şi de întârzierea de propagare. Pentru un cablu de viteză redusă timpii de creştere şi cei de cădere fixează lungimea maximă. De aceea cablul de viteză redusă este mai scurt decât cel de viteză ridicată. Lungimea oricărui cablu este limitată la 5m. Astfel cel mai îndepărtat perfieric nu poate fi la mai mult de 30m de controller. Un dispozitiv sau un hub poate alimenta doar din portul master (upstream). xistă periferice care nu folosesc sursa de alimentare de pe interfaţă, însă există şi periferice care se alimentează din interfaţă. Curentul maxim ce poate fi consumat este de 100mA în mod normal sau 500mA dacă este permis de către unitatea gazdă. Când perifericul este suspendat consumul cade sub 0.5 ma. Tensinea poate scădea la periferic până la 4.35V şi în plus pe linie pot apărea paraziţi tranzitorii de până la 0.4V datorită dispozitivelor ce se conectează în acel moment. Astfel nici un dispozitiv nu are voie să tragă un curent mai mare de 100mA înainte de a fi configurat. În starea suspendat consumul trebuie să fie mai mic de 0.5 ma datorită rezistenţei de 1.5k spre alimentare care consuma 0.3 ma, dispozitivului îi rămân doar 0.2 ma. Dacă dispozitivul conţine un microcontroller acesta trebuie să aibă un curent care să îndeplinească aceste cerinţe în modul sleep Arhitectura USB USB este o arhitectură de tip stea etajată cu un singur controller gazdă (host) şi până la 127 de dispozitive sclav (slave). Controllerul este conectat într-un hub (de regulă integrat în calculator), iar acesta permite ataşarea unui număr de dispozitive. Fiecare conector poate fi continuat cu încă un hub, şamd, dar cu anumite restricţii. Numărul maxim de ramificaţii este de 6. 69

29 Controller Hub rădăcină Hub Hub Periferic Periferic Hub Hub Periferic Periferic Periferic Hub Periferic Hub Hub Periferic Fig Arhitectura reţelei USB Limitarea numărului de dispozitive provine din faptul că lungimea câmpului de adresă este de 7 biţi, iar valoarea 0 nu poate fi utilizată deoarece are o semnificaţie aparte. În majoritatea sistemelor se ajunge la o limitare de bandă înainte de a atinge cele 127 de periferice. Din cele 5 huburi de pe o ramură, cel puţin două trebuie să aibă alimentare proprie. Toate comunicaţiile pe magistrală sunt iniţiate de către controllerul gazdă. Un periferic nu poate iniţia comunicaţia şi trebuie să aştepte să fie întrebat pentru a tranfera datele către controller. Singura excepţie este atunci când un dispozitiv este în modul suspend şi poate semnala controllerul cu un semnal de trezire. 70