Σχεδίαση Βασικών Κυκλωµάτων. Χρ. Καβουσιανός. Επίκουρος Καθηγητής
|
|
- Δαμιανός Κωνσταντόπουλος
- 6 χρόνια πριν
- Προβολές:
Transcript
1 Σχεδίαση Βασικών Κυκλωµάτων Χρ. Καβουσιανός Επίκουρος Καθηγητής
2 Εισαγωγή Τα αριθµητικά κυκλώµατα χρησιµοποιούνται ευρέως στην σχεδίαση συστηµάτων. Data Paths Επεξεργαστές ASICs Κυρίαρχες Αριθµητικές Πράξεις: Πρόσθεση Πολλαπλασιασµός Όλες οι αριθµητικές πράξεις ανάγονται σε πρόσθεση / πολλαπλασιασµό Σχεδίαση Κυκλωµάτων µε CAD 2
3 Βασικές οµικές Μονάδες οµικές Μονάδες Αποκωδικοποιητής Μετρητές Κωδικοποιητής Καταχωρητές Κωδικοποιητής Προτεραιότητας D, JK, T Flip Flop Πολυπλέκτης Αποπλέκτης Σχεδίαση Κυκλωµάτων µε CAD 3
4 Αποκωδικοποιητής: κύκλωµα που µετατρέπει τη δυαδική πληροφορία των n γραµµών εισόδου σε εως 2 n µοναδικές γραµµές εξόδου (ελαχιστόροι n µεταβλητών). Αποκωδικοποιητής Παράδειγµα: Αποκωδικοποιητής 3-σε-8 Σχεδίαση Κυκλωµάτων µε CAD 4
5 Αποκωδικοποιητής µε επίτρεψη Ο αποκωδικοποιητής µπορεί να παράγει συµπληρωµατικές εξόδους. Ο αποκωδικοποιητής µπορεί να έχει είσοδο επίτρεψης. Σχεδίαση Κυκλωµάτων µε CAD 5
6 Αποπλέκτης (Demultiplexer) Ο αποπλέκτης δέχεται πληροφορίες από µία απλή γραµµή και τις µεταβιβάζει σε µία από τις 2 n δυνατές γραµµές εξόδου ανάλογα µε τις τιµές των n γραµµών επιλογής. Σχεδίαση Κυκλωµάτων µε CAD 6
7 Αποκωδικοποιητής/Αποπλέκτης Επέκταση αποκωδικοποιητή µε χρήση πολλών αποκωδικοποιητών 2 αποκωδικοποιητές 3 σε 8 δίνουν αποκωδικοποιητή 4 σε 6 Συµβολισµοί: Το κυκλάκι δείχνει σε ποια τιµή µία είσοδος/έξοδος είναι ενεργή. x y z 3-8 E Σχεδίαση Κυκλωµάτων µε CAD 7
8 Κωδικοποιητής Προτεραιότητας Το πρόβληµα προέρχεται από τις αδιάφορες καταστάσεις. Ο κωδικοποιητής προτεραιότητας είναι ένα κύκλωµα κωδικοποιητή που περιλαµβάνει συνάρτηση προτεραιότητας και καθορίζει όλες τις αδιάφορες καταστάσεις. Παράδειγµα: Κωδικοποιητής προτεραιότητας 4 εισόδων Σχεδίαση Κυκλωµάτων µε CAD 8
9 Κωδικοποιητής Προτεραιότητας 4 Εισόδων x= D 2 +D 3 y = D 3 +D D 2 V = D +D +D 2 +D 3 Λύνει το πρόβληµα της επιλογής όταν περισσότερες της µίας εισόδων είναι επιλέγοντας αυτή µε τη µεγαλύτερη προτεραιότητα. Σχεδίαση Κυκλωµάτων µε CAD 9
10 Πολυπλέκτης (Multiplexer) Ο πολυπλέκτης είναι ένα συνδυαστικό κύκλωµα που επιλέγει δυαδικές πληροφορίες ανάµεσα σε πολλές γραµµές εισόδου και τις κατευθύνει σε µία γραµµή εξόδου. Η επιλογή της µιας ς συγκεκριµένης µ γραµµής εισόδου γίνεται µέσω µερικών γραµµών επιλογής. Ένας πολυπλέκτης 2 n -σε- γραµµή κατασκευάζεται από έναν αποκωδικοποιητή n-σε-2 n προσθέτοντας σε αυτόν 2 n εισόδους µια για κάθε πύλη ΚΑΙ. Οι έξοδοι των πυλών ΚΑΙ εφαρµόζονται σε µια µοναδική πύλη Η για να δώσουν τη µία γραµµή εξόδου. Σχεδίαση Κυκλωµάτων µε CAD
11 Πολυπλέκτης 4-σε- Παράδειγµα Σχεδίαση Κυκλωµάτων µε CAD
12 Πολυπλέκτες µε Κοινή Είσοδο Επίτρεψης Η είσοδος Επίτρεψης (Ε) τοποθετείται για λόγους επέκτασης. Πολυπλέκτης ουπέτης 8-σε-4 ή 4 Πολυπλέκτες 2-σε- Σχεδίαση Κυκλωµάτων µε CAD 2
13 H λειτουργία του flip flop τροποποιείται µε την τοποθέτηση πρόσθετης εισόδου ελέγχου που καθορίζει πότε θα αλλαχθεί η κατάστασή του. RS Flip-Flop Σχεδίαση Κυκλωµάτων µε CAD 3
14 D Flip-Flop Εξασφαλίζει ότι οι είσοδοι του flip flop δεν θα πάνε ποτέ στο ταυτόχρονα. Ταυτόχρονα όµως δεν πάνε ποτέ ούτε στο οπότε χάνουµε την διατήρηση της προηγούµενης κατάστασης S R Φυλασσόµενος Μανταλωτής D (gated D-latch). Σχεδίαση Κυκλωµάτων µε CAD 4
15 JK Flip-Flop H απροσδιόριστη κατάσταση του RS εδώ προσδιορίζεται και αξιοποιείται. Με JK= διατηρεί την προηγούµενη κατάσταση Σχεδίαση Κυκλωµάτων µε CAD 5
16 T Flip-Flop Είναι µία παραλλαγή του JK µε µία µόνο είσοδο Τ και όταν Τ= αντιστρέφει την κατάστασή του. Σχεδίαση Κυκλωµάτων µε CAD 6
17 Πυροδότηση των Flip-Flops Πυροδότηση είναι η αλλαγή κάποιας εισόδου του flip-flop που προκαλεί αλλαγή στην κατάστασή του. Είδη: level sensitive - edge triggered Είσοδοι Έξοδοι Συνδυαστικό Κύκλωµα Στοιχεία Μνήµης Σε δειγµατοληψία µε τον παλµό ρολογιού (level) το κύκλωµα µπορεί να οδηγηθεί σε αστάθεια. Σε δειγµατοληψία µε την ακµή ρολογιού (edge) το κύκλωµα δεν θα έχει πρόβληµα. Θετικός Παλµός Αρνητικός Παλµός Θετική Ακµή Αρνητική Ακµή Θετική Ακµή Σχεδίαση Κυκλωµάτων µε CAD 7
18 Πυροδότηση των Flip-Flops A CP D SET CLR Q Q Η πυροδότηση εξαλείφει το πρόβληµα της αστάθειας ακολουθώντας δύο διαφορετικές µεθοδολογίες:. Τοποθετεί ένα δεύτερο αποθηκευτικό στοιχείο το οποίο λειτουργεί συµπληρωµατικά µε το ο και κόβει την ανάδραση που δηµιουργεί το πρόβληµα. 2. Επιτρέπει την αποθήκευση να γίνεται στιγµιαία (κατά την άνοδο ή κάθοδο του ρολογιού) ώστε να µην υπάρχει χρόνος ενεργοποίησης της ανάδρασης και πρόκλησης έτσι αστάθειας. Σχεδίαση Κυκλωµάτων µε CAD 8
19 Γραφικά Σύµβολα Flip-Flops Το τρίγωνο δείχνει λειτουργία στη θετική ακµή. Το τρίγωνο µε ένα κύκλο δείχνει λειτουργία στην αρνητική ακµή. Παρέχονται και οι δύο συµπληρωµατικές έξοδοι. Παρέχονται ασύγχρονες είσοδοι θέσης και µηδένισης. Σχεδίαση Κυκλωµάτων µε CAD 9
20 Καταχωρητής Ο απλούστερος δυνατός τύπος καταχωρητή αποτελείται µονάχα από flipflops χωρίς εξωτερικές πύλες. Μανταλωτής: τα flip pflops είναι ευαίσθητα στον παλµό Καταχωρητής: τα flip flops είναι ευαίσθητα στην ακµή του παλµού Σχεδίαση Κυκλωµάτων µε CAD 2
21 Καταχωρητής µε Παράλληλη Φόρτωση Φόρτωση (loading): η µεταφορά πληροφοριών µέσα σε έναν καταχωρητή. Παράλληλη αν γίνεται σε όλα τα bits µαζί. Σειριακή αν γίνεται σε ένα ένα cell χωριστά. Με D-flip flops Ο αντιστροφέας στο ρολόι χρησιµοποιείται για να µειώσει το φορτίο οδήγησης. Η είσοδος µηδενισµού χρησιµοποιείται για να φέρει τον καταχωρητή σε µία γνωστή αρχική κατάσταση, και για να σταµατήσει την λειτουργία του. Σχεδίαση Κυκλωµάτων µε CAD 2
22 Καταχωρητής µε Παράλληλη Φόρτωση Φόρτωση (loading): η µεταφορά πληροφοριών µέσα σε έναν καταχωρητή. Παράλληλη αν γίνεται σε όλα τα bits µαζί. Σειριακή αν γίνεται σε ένα ένα cell χωριστά. Με D-flip flops Ο αντιστροφέας στο ρολόι χρησιµοποιείται για να µειώσει το φορτίο οδήγησης. Η είσοδος µηδενισµού χρησιµοποιείται για να φέρει τον καταχωρητή σε µία γνωστή αρχική κατάσταση, και για να σταµατήσει την λειτουργία του. Σχεδίαση Κυκλωµάτων µε CAD 22
23 Καταχωρητής µε Παράλληλη Φόρτωση Ο λογικός έλεγχος του ρολογιού (επίτρεψη/απόρριψη) δεν πρέπει να γίνεται µε λογικές πύλες αλλά να χρησιµοποιούνται ασύγχρονες είσοδοι. Ο αποµονωτής στην είσοδο φόρτωσης τοποθετείται για λόγους µείωσης φορτίου. Σχεδίαση Κυκλωµάτων µε CAD 23
24 Καταχωρητής µε Παράλληλη Φόρτωση I Ο λογικός έλεγχος του ρολογιού (επίτρεψη/απόρριψη) δεν πρέπει να γίνεται µε λογικές πύλες αλλά να χρησιµοποιούνται ασύγχρονες είσοδοι. I I 2 I 2 I 3 Ο αποµονωτής στην είσοδο φόρτωσης τοποθετείται για λόγους µείωσης φορτίου. I 3 I 4 I 4 Σχεδίαση Κυκλωµάτων µε CAD 24
25 Καταχωρητής Ολίσθησης Καταχωρητής ολίσθησης: Ένας καταχωρητής που ολισθαίνει τα περιεχόµενά του προς τις δύο κατευθύνσεις. Τα δεδοµένα µπορούν να φορτωθούν σειριακά. Σχεδίαση Κυκλωµάτων µε CAD 25
26 Καταχωρητής Ολίσθησης-Παράλληλης Φόρτωσης Σχεδίαση Κυκλωµάτων µε CAD 26
27 Καταχωρητής Ολίσθησης-Παράλληλης Φόρτωσης s s = αναλοίωτος Σχεδίαση Κυκλωµάτων µε CAD 27
28 Καταχωρητής Ολίσθησης-Παράλληλης Φόρτωσης s s = εξία ολίσθηση Σχεδίαση Κυκλωµάτων µε CAD 28
29 Καταχωρητής Ολίσθησης-Παράλληλης Φόρτωσης s s = Αριστερή ολίσθηση Σχεδίαση Κυκλωµάτων µε CAD 29
30 Καταχωρητής Ολίσθησης-Παράλληλης Φόρτωσης s s = Παράλληλη φόρτωση Σχεδίαση Κυκλωµάτων µε CAD 3
31 Σύγχρονος Μετρητής Σύγχρονοι Μετρητές: Οι είσοδοι CP όλων των flip flops πυροδοτούνται από τον κοινό παλµό ρολογιού. Στο δυαδικό µετρητή κάθε flip flop πρέπει να αντιστρέφεται µόνο στην ακµή του ρολογιού και όταν όλα τα λιγότερο σηµαντικά ffs είναι στο. Οι σύγχρονοι µετρητές έχουν οµοιόµορφη δοµή και µπορούν να κατασκευαστούν εύκολα µε πύλες και αντιστρέφοντα flip flops. Ο σύγχρονος µετρητής λειτουργεί το ίδιο και µε πυροδότηση στη θετική ακµή. Σχεδίαση Κυκλωµάτων µε CAD 3
32 Πρόσηµα - Συµπληρώµατα A n- A n-2 A υαδικό ψηφίο προσήµου αλλά και τµήµα του αριθµού : θετικός : αρνητικός Μέτρο: συµπλήρωµα ως προς 2 Για πράξεις : επέκταση προσήµου +7-7 Σχεδίαση Κυκλωµάτων µε CAD 32
33 Αθροιστές + = + = + = + = x y c s Ηµιαθροιστής s=x xor y c=xy x y s Ο ηµιαθροιστής προσθέτει 2 bits c c x y HA s c n c n-... c 3 c 2 c c a n-... a 3 a 2 a a b n-... b 3 b 2 b b + c n s n-... s 3 s 2 s s Κρατούµενο εισόδου Άθροισµα Απαιτείται πρόσθεση τριών bits Πλήρης αθροιστής Κρατούµενο εξόδου Σχεδίαση Κυκλωµάτων µε CAD 33
34 Αθροιστές ++ = ++ = ++ = ++= ++ = ++ = ++= ++ = Πλήρης Αθροιστής a i b i c i c i+ s i c i+ a i b i c i c i+ a i FA s i = a i xor b i xor c i c i+ =c i (a i xor b i )+a i b i s i Τα βασικά αυτά κύτταρα χρησιµοποιούνται για την σχεδίαση των αθροιστών n-bits Σχεδίαση Κυκλωµάτων µε CAD 34 b i s i c i
35 Αθροιστές Ριπής c n c n-... c 3 c 2 c c a n-... a 3 a 2 a a b n-... b 3 b 2 b b + c n s n-... s 3 s 2 s s Κρατούµενο µ εξόδου Κρατούµενο εισόδου Άθροισµα Ξεκινάµεαπό τolsb, προσθέτουµε 3 bits σε κάθε στήλη: (c i+, s i ) (a i +b i +c i ). Το κρατούµενο c i+, τροφοδοτείται στην επόµενη στήλη. a n- b n- a 2 b 2 a b a b c n FA c n-... c 3 FA c 2 FA c FA c s n- s 2 s s Σχεδίαση Κυκλωµάτων µε CAD 35
36 Αθροιστές Ριπής Λόγω της διάδοσης από το κρατούµενο εισόδου στο κρατούµενο εξόδου, ο αθροιστής ονοµάζεται αθροιστής διάδοσης κρατουµένου (ripple carry adder) και θεωρείται αρκετά αργός. a n- b n- a b a b c n... c 2 c c n- c s n- s s Εάν κάθε πύλη έχει καθυστέρηση, τότε απαιτείται χρόνος 2 n για να διαδοθεί το σήµα κρατουµένου από την είσοδο στην έξοδο. Σχεδίαση Κυκλωµάτων µε CAD 36
37 Αθροιστές / Αφαιρέτες Ηαφαίρεση µε λογική συµπληρώµατος ως προς 2 γίνεται ως εξής: A-B=A+B +, µε B το συµπλήρωµα ως προς (αντιστροφή) του Β a n- b n- a b a b... a n- b a b a n- b... Add /Sub Αθροιστής n-bits Αθροιστής n-bits... Αφαιρέτης n-bits... Αθροιστής/Αφαιρέτης n-bits Ηπύλη XOR λειτουργεί σαν ελεγχόµενος αντιστροφέας του xµε σήµα ελέγχου το p x p= x(εάν p=), x (εάν p=) Σχεδίαση Κυκλωµάτων µε CAD 37
38 Σειριακός Αθροιστής Εκτελεί µία πρόσθεση των n bits σε n κύκλους ρολογιού. Καταχωρητής Ολίσθησης Α a i Καταχωρητής Ολίσθησης Β b i FA Q SET c i D s i c i+ Καταχωρητής Ολίσθησης S s i Q CLR Έχει πολύ µικρό κόστος σε υλικό αλλά απαιτεί πολλούς κύκλους ρολογιού για να δώσει αποτέλεσµα. Σχεδίαση Κυκλωµάτων µε CAD 38
39 Σειριακός Αθροιστής FA c s c FA s c 2 c FA s 2 c 3 c 2 Q SET Q CLR D Q SET Q CLR D Q SET Q CLR D () (2) (3) FA s 3 c 4 c 3 Q SET Q CLR D (4) Σχεδίαση Κυκλωµάτων µε CAD 39
40 Σειριακός Αθροιστής / Αφαιρέτης Καταχωρητής Ολίσθησης Α Καταχωρητής Ολίσθησης S FA Καταχωρητής Ολίσθησης Β Q SET D Add/Sub Q CLR Αρχικοποίηση στο για αφαίρεση Σχεδίαση Κυκλωµάτων µε CAD 4
41 Αθροιστής Manchester c i+ =a i b i +c i (a i b i ) c i+ =g i +p i c i s i =p i c i Παρατήρηση: Όταν a i =b i τότε p= και το κρατούµενο είτε διαγράφεται είτε παράγεται εν χρειάζεται αναµονή για το προηγούµενο κρατούµενο Σχεδίαση Κυκλωµάτων µε CAD 4
42 Αθροιστής Manchester x i y i x i y i p i +V g i p i k i c i+ c c c i+ i i s i s i Όταν p= το κρατούµενο διαγράφεται ή γεννιέται ανάλογα µε τις τιµές των x, y οι οποίες είναι ίδιες (αρκεί η χρήση µίας από αυτές) Σχεδίαση Κυκλωµάτων µε CAD 42
43 Αθροιστής Πρόβλεψης Κρατουµένου Με αναδροµική εφαρµογή των σχέσεων προκύπτει επιπεδοποίηση και κάθε κρατούµενο µπορεί να υπολογιστεί ανεξάρτητα από τα προηγούµενα µε επιπλέον κόστος υλικού. Άθροιση 4-bits: c 4 s 3 s 2 s s =a 3 a 2 a a +b 3 b 2 b b +c c =g +p c c 2 =g +p c = g +p (g +p c )= g +p g +p p c c 3 =g 2 +p 2 c 2 = g 2 +p 2 (g +p g +p p c )= g 2 +p 2 g + p 2 p g + p 2 p p c c 4 =g 3 +p 3 c 3 = g 3 +p 3 (g 2 +p 2 g +p 2 p g +p 2 p p c )= g 3 +p 3 g 2 +p 3 p 2 g +p 3 p 2 p g +p 3 p 2 p p c Σχεδίαση Κυκλωµάτων µε CAD 43
44 Αθροιστής Πρόβλεψης Κρατουµένου c 3 =g 2 +p 2 g + p 2 p g + p 2 p p c Παραγωγή κρατουµένου στην βαθµ. 2 ιάδοση του κρατουµένου εισόδου από τις βαθµ.,, 2 Παραγωγή κρατουµένου στην βαθµ. και δάδ διάδοση από την βαθµ. 2 Παραγωγή κρατουµένου στην βαθµ. και διάδοση από τις βαθµ., 2 Με τον ίδιο τρόπο µπορούµε να εκφράσουµε οποιοδήποτε κρατούµενο. Σχεδίαση Κυκλωµάτων µε CAD 44
45 Αθροιστής Πρόβλεψης Κρατουµένου c c a c p b p p Το κρατούµενο δεν χρειάζεται να διαδοθεί. a b g p c 2 p 2 Οι όροι διάδοσης (p) παραγωγής (g), παράγονται παράλληλα. Οι µονάδες πρόβλεψης κρατουµένου είναι πολύ περίπλοκες, ειδικά για πολλά bits. a 2 b 2 g p 2 g 2 c 3 p 3 c 4 c 4 a p 3 3 b 3 Μονάδα CLA g 3 Σχεδίαση Κυκλωµάτων µε CAD 45 s s s 2 s 3
46 Αθροιστής Πρόβλεψης Κρατουµένου Για σχεδίαση αθροιστών µε περισσότερα από 4 bits ακολουθούµε άλλη τακτική σχεδίασης µονάδων πρόβλεψης κρατουµένου. Άθροιση 4-bits: (a i+3 a i+2 a i+ a i ) + (b i+3 b i+2 b i+ b i )+ c i p i+3 g i+3 p i+2 g i+2 p i+ g i+ p i g i Γεννήτρια κρατουµένου 4-Bit c i p i=>i+3 g i=>i+3 Γεννήτρια και διαδοτής κρατουµένου όλου του block c i+3 c i+2 c i+ g i i+3 = g i+3 +p i+3 g i+2 +p i+3 p i+2 g i+ +p i+3 p i+2 p i+ g i p i i+3 = p i+3 p i+2 p i+ p i Σχεδίαση Κυκλωµάτων µε CAD 46
47 p i g i c i Αθροιστής Πρόβλεψης Κρατουµένου c i+ p i+ g i+ p i+2 g i+2 c i+2 c i+3 p i=>i+3 εν παράγει κρατούµενο εξόδου. Παράγει τα σήµατα γέννησης και διάδοσης κρατουµένου για όλο το block. Τα σήµατα block αντικατοπτρίζουν την συµπεριφορά όλου του block. g i=>i+3 p i+3 g i+3 Μονάδα CLA για 4-bit block Σχεδίαση Κυκλωµάτων µε CAD 47
48 Αθροιστής Πρόβλεψης Κρατουµένου Μονάδα πρόβλεψης κρατουµένου 6-bits p 5 g 5 p 4 g 4 p 3 g 3 p 2 g 2 p g p g p 9 g 9 p 8 g 8 p 7 g 7 p 6 g 6 p 5 g 5 p 4 g 4 p 3 g 3 p 2 g 2 p g p g c 2 c 8 c 4 Γεννήτρια κρατουµένου 4-Bit Γεννήτρια κρατουµένου 4-Bit Γεννήτρια κρατουµένου 4-Bit Γεννήτρια κρατουµένου 4-Bit p 2=>5 g 2=>5 c 5 c 4 c 3 p 8=> g 8=> c c c 9 p 4=>7 g 4=>7 c 7 c 6 c 5 p =>3 g =>3 c 3 c 2 c Γεννήτρια κρατουµένου 4-Bit c p =>5 g =>5 c 2 c 8 c 4 p 5 g 5... p g p g Γεννήτρια κρατουµένου 6-Bit c p =>5 g =>5 c 5... c 2 c Σχεδίαση Κυκλωµάτων µε CAD 48 c
49 Αθροιστής Πρόβλεψης Κρατουµένου Αθροιστής πρόβλεψης κρατουµένου 6-bits b 5 a 5 b a b a p 5 g 5 p g p g... c Γεννήτρια κρατουµένου 6-Bit g c 5 =>5 p... =>5 c c s 5 s s c 6 Σχεδίαση Κυκλωµάτων µε CAD 49
50 Αθροιστής Παράκαµψης Κρατουµένου Στόχος η ελαχιστοποίηση του χρόνου διάδοσης κρατουµένου. Χειρότερη περίπτωση: το κρατούµενο εισόδου πρέπει να διαδοθεί έως το κρατούµενο εξόδου a 32 b 32 c 4_ Αθροιστής 4-bits c p 3 p 2 p p c 4 Λογική Παράκαµψης s 32 Σχεδίαση Κυκλωµάτων µε CAD 5
51 ... Αθροιστής Παράκαµψης Κρατουµένου a 7654 b 7654 a 32 b 32 c 8_ Αθροιστής 4-bits c 4_ Αθροιστής 4-bits p 7 p 6 p 5 p 4 p 3 p 2 p c 8 c 4 Λογική Παράκαµψης s 7654 Λογική Παράκαµψης s 32 Νέα χειρότερη περίπτωση: το κρατούµενο παράγεται στην πρώτη βαθµίδα και πρέπει να διαδοθεί έως το κρατούµενο εξόδου Μείωση κρίσιµου µονοπατιού. Σχεδίαση Κυκλωµάτων µε CAD 5 p c
52 Αθροιστής Επιλογής Κρατουµένου Άθροιση n-bits. c n c n-... c 3 c 2 c c a n-... a 3 a 2 a a b n-... b 3 b 2 b b + c n s n-... s 3 s 2 s s Κρατούµενο εισόδου Άθροισµα Κρατούµενο εξόδου Άθροιση n/2-bits + n/2-bits. c n c n-... c n/2+ c n/2 a n-... a n/2+ a n/2 b n-... b n/2+ b n/2 + c n s n-... s n/2+ s n/2 Κρατούµενο εισόδου c n/2-... c 3 c 2 c c a n/2-... a 3 a 2 a a... b 3 b 2 b b + s n/2-... s 3 s 2 s s b n/2- Κρατούµενο εξόδου Σχεδίαση Κυκλωµάτων µε CAD 52
53 c Αθροιστής Επιλογής Κρατουµένου a b a 3... b 3... Αθροιστής 4-bits () c 4 Αθροιστής 4-bits (2) a b c 8_ c 8 Αθροιστής 4-bits (3) c 8_ Πολυπλέκτης s s 3... Σχεδίαση Κυκλωµάτων µε CAD 53
54 c Αθροιστής Επιλογής Κρατουµένου a b a...8 b...8 a 3... b 3... Αθροιστής 4-bits c 8_ Αθροιστής 4-bits c 2_ Αθροιστής 4-bits c 4 Πολυπλέκτης Πολυπλέκτης a b c 8 a...8 b...8 c 2 s 3... Αθροιστής 4-bits c 8_ Αθροιστής 4-bits c 2_ Tο αποτέλεσµα κάθε βαθµίδας καθυστερεί (λόγω των κυκλωµάτων επιλογής). s s...8 Έχουµε το περιθώριο να κάνουµε λίγο πιο αργή κάθε επόµενη πράξη υπολογίζοντας περισσότερα bits αθροίσµατος. 8 βαθµίδες: Οι βαθµίδες υπολογισµού µειώνονται: 32 bits 5 βαθµίδες:4, 5, 6, 8, 9 Σχεδίαση Κυκλωµάτων µε CAD 54...
55 Αθροιστής Αποθήκευσης Κρατουµένου + a a a 2 C FA S a 3 a 4 a 5 C 2 FA S 2 a 6 a 7 C 3 FA FA C 2 2 S 2 2 C S 2 2 HA HA S 3 C 3 S 3 υαδικός αριθµός άσσων HA 4 C 4 S Sum 3 Sum 2 Sum Sum Σχεδίαση Κυκλωµάτων µε CAD 55
56 Πολλαπλασιαστές Βασική πράξη πολλαπλασιασµού Λογική πράξη ΚΑΙ Πολλαπλασιασµός 4x4 Πολλαπλασιασµός a3 a2 a a x b3 b2 b b ΚΑΙ Πρόσθεση a3b a2b ab ab a3b a2b ab ab Ολίσθηση a3b2 a2b2 ab2 ab2 + a3b3 a2b3 ab3 ab3 p7 p6 p5 p4 p3 p2 p p Σχεδίαση Κυκλωµάτων µε CAD 56
57 Πολλαπλασιαστές x n x n 2 x x y x n x n 2 x x y n y n 2 y c n αθροιστής s n s 2 s x n x n 2 x x y y c s x n x n 2 x x y n y n 2 y y c n αθροιστής c s n s 2 s s x n x n 2 2 x x y 2 Πολύ ακριβή σε υλικό υλοποίηση x n x n 2 x x y n y n 2 y c n αθροιστής s n s 2 s y c s p 2n x n x n 2 x x y n x n 2 x x y n y n 2 y c n x n αθροιστής s n p 2n 2 s 2 s p n+ p n y c s p n Σχεδίαση Κυκλωµάτων µε CAD 57 p 2 p p
58 Πολλαπλασιαστές Πολλαπλασιασµός 4x4 Χρειαζόµαστε δύο καταχωρητές µήκους 4 bits για τα a, b, έναν καταχωρητή µήκους 8 bits για το αποτέλεσµα και έναν αθροιστή. Οι καταχωρητές πρέπει να έχουν την δυνατότητα ολίσθησης. Oλισθαίνουµε δεξιά κάθε φορά το προηγούµενο άθροισµα µερικών γινοµένων, και το προσθέτουµε στο νέο µερικό γινόµενο. Σχεδίαση Κυκλωµάτων µε CAD 58
59 Πολλαπλασιαστές a3 a2 a a x b3 b2 b b a3b a2b ab ab a3b a2b ab ab a3b2 a2b2 ab2 ab2 + a3b3 a2b3 ab3 ab3 Πολλαπλασιασµός a 3.. µε το b µε το b µε το b 2 µε το b 3 p7 p6 p5 p4 p3 p2 p p Σχεδίαση Κυκλωµάτων µε CAD 59
60 Πολλαπλασιαστές Προϋποθέτει την δυνατότητα ολίσθησης του πολλαπλασιαστή και του αποτελέσµατος στους αντίστοιχους καταχωρητές. Έχει µικρό απαιτούµενο κόστος σε υλικό. Απαιτεί n κύκλους ρολογιού για να δώσει το αποτέλεσµα Πολλαπλασιαστέος Πολλαπλασιαστής Αποτέλεσµα... + Σχεδίαση Κυκλωµάτων µε CAD 6
61 Πολλαπλασιαστές Πίνακα Μπορούµε να παράγουµε όλα τα µερικά γινόµενα ταυτόχρονα χρησιµοποιώντας nxm πύλες AND (n=µήκος λέξης Α, m=µήκος λέξης Β). Κατόπιν προσθέσουµε όλα τα µερικά γινόµενα µεταξύ τους. a3 a2 a a x b3 b2 b b a 2 b a b a3b a2b ab ab a3b a2b ab ab a3b2 a2b2 ab2 ab2 + a3b3 a2b3 ab3 ab3 p7 p6 p5 p4 p3 p2 p p Με όµοιο τρόπο x y C 2a C C 2b FA S x y HA a b 2 Ηµιαθροιστής Τετριµµένο p 2 Σχεδίαση Κυκλωµάτων µε CAD 6
62 p 7 Πολλαπλασιαστές Πίνακα a 3 a 2 a a Σε κάθε επίπεδο όλοι οι αθροιστές είναι ριπής κρατουµένου HA FA FA HA FA FA FA HA Τα κρίσιµα µονοπάτια είναι πολλά FA FA FA HA υσκολία βελτιστοποίησης p p5 p 4 p 3 p 2 p p 6 Σχεδίαση Κυκλωµάτων µε CAD 62 b b b 2 b 3
63 ιαφορετική οµαδοποίηση κρατουµένων εξόδου κάθε βαθµίδας Πολλαπλασιαστές Πίνακα a 3 a 2 a a HA HA HA b b b 2 FA FA FA FA FA FA Σαφές µοναδικό κρίσιµο µονοπάτι b 3 FA FA HA p p p p 2 p 7 p 6 p5 4 3 p Σχεδίαση Κυκλωµάτων µε CAD 63
64 οµές ιοχέτευσης Combinational Circuit Combinational Circuit 2 Combinational Circuit 3 Combinational Circuit 4 Σχεδίαση Κυκλωµάτων µε CAD 64 Combinational Circuit Reg Combinational Circuit 2 Reg2 Combinational Circuit 3 Reg3 Combinational Circuit 4 Reg4
65 ιαδροµές εδοµένων Η επεξεργασία των δεδοµένων γίνεται από µονάδες επεξεργασίας οι οποίες διασυνδέονται σε διαδροµές δεδοµένων (datapaths). +/- + x x Μονάδα Ελέγχου (FSM) Σχεδίαση Κυκλωµάτων µε CAD 65
66 ιαδροµές εδοµένων Παράδειγµα: Υπολογισµός µιγαδικού πολλάπλασιασµού a=a r +j a i, b=b r +j b i p = a b = (a r b r -a i b i ) + j (a r b i -a i b r ) a_r a_i a_sel clk ± clk b_r b_i b_sel pp_ce pp2_ce sub p_r_ce p_i_ce clk D CE D CE clk Q Q D CE D CE clk Q p_r Q p_i Σχεδίαση Κυκλωµάτων µε CAD 66
67 a_r a_i a_sel b_r b_i b_sel pp_ce pp2_ce sub p_r_ce p_i_ce clk ιαδροµές εδοµένων. pp =a r b r 4. pp =a r b i 2. pp 2 =a i b i Μαζί 5. pp 2 =a i b r 3. p_r = pp pp 2 6. p_i = pp + pp 2 D CE ± Q D CE clk clk Q p_r D Q CE clk D CE clk Q p_i Σχεδίαση Κυκλωµάτων µε CAD 67
68 Σύγχρονος Χρονισµός µε Ρολόϊ είσοδοι Είσοδοι έξοδοι Έξοδοι tco Q t pd D2 t su Τµήµα τήα ελέγχου clk t co t c Q t pd t slack t su D2 Σχεδίαση Κυκλωµάτων µε CAD 68
69 Σύγχρονος Χρονισµός µε Ρολόϊ t co t su Η FSM (control unit) t pd-s t pd-c t pd-o συµµετάσχει στην καθυστέρηση του κυκλώµατος t pd-ns t su Σχεδίαση Κυκλωµάτων µε CAD 69
70 ιαµοίραση Ρολογιού Ειδικό πλέγµα ρολογιού χρησιµοποιείται για την διαµοίραση του ρολογιού Σχεδίαση Κυκλωµάτων µε CAD 7
71 Απόκλιση Ρολογιού (Clock Skew) Q D2 Η απόκλιση ρολογιού οδηγεί σηµαντικά προβλήµατα σε σύγχρονα ολοκληρωµένα µεγάλης πολυπλοκότητας GALS Globally Asynchronous Locally Synchronous clk Q clk2 D2 t h Σχεδίαση Κυκλωµάτων µε CAD 7
72 Μεταστάθεια Η ασλυγχρονη επικοινωνία µεταξύ σύγχρονων συστηµάτων (µε διαφορετικά ρολόγια) µπορεί να οδηγήσει σε µεταστάθεια ασύγχρονη είσοδος D Q D Q σύγχρονη είσοδος clk clk clk Τα διαδοχικά flip flop δίνουν χρόνο σταθεροποίησης του flip flop Σχεδίαση Κυκλωµάτων µε CAD 72
7 η Θεµατική Ενότητα : Καταχωρητές, Μετρητές και Μονάδες Μνήµης
7 η Θεµατική Ενότητα : Καταχωρητές, Μετρητές και Εισαγωγή Καταχωρητής: είναι µία οµάδα από δυαδικά κύτταρα αποθήκευσης και από λογικές πύλες που διεκπεραιώνουν την µεταφορά πληροφοριών. Οι µετρητές είναι
Διαβάστε περισσότεραΚυκλώµατα µε MSI. υαδικός Αθροιστής & Αφαιρέτης
5 η Θεµατική Ενότητα : Συνδυαστικά Κυκλώµατα µε MSI υαδικός Αθροιστής & Αφαιρέτης A i B i FA S i C i C i+1 D Σειριακός Αθροιστής Σειριακός Αθροιστής: απαιτεί 1 πλήρη αθροιστή, 1 στοιχείο µνήµης και παράγει
Διαβάστε περισσότεραΠανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Καταχωρητές και Μετρητές 2. Επιμέλεια Διαφανειών: Δ.
Πανεπιστήμιο Πατρών Τμήμα Φυσικής Ψηφιακά Ηλεκτρονικά Καταχωρητές και Μετρητές Επιμέλεια Διαφανειών: Δ. Μπακάλης Πάτρα, Φεβρουάριος 2009 Εισαγωγή Καταχωρητής: είναι μία ομάδα από δυαδικά κύτταρα αποθήκευσης
Διαβάστε περισσότεραΚυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα
6 η Θεµατική Ενότητα : Σύγχρονα Ακολουθιακά Κυκλώµατα Εισαγωγή Είσοδοι Συνδυαστικό Κύκλωµα Έξοδοι Στοιχεία Μνήµης Κατάσταση Ακολουθιακού Κυκλώµατος : περιεχόµενα στοιχείων µνήµης Η έξοδος εξαρτάται από
Διαβάστε περισσότεραPLD. Εισαγωγή. 5 η Θεµατική Ενότητα : Συνδυαστικά. PLAs. PLDs FPGAs
5 η Θεµατική Ενότητα : Συνδυαστικά Κυκλώµατα µε MSI και Εισαγωγή Οι προγραµµατιζόµενες διατάξεις είναι ολοκληρωµένα µε εσωτερικές πύλες οι οποίες µπορούν να υλοποιήσουν οποιαδήποτε συνάρτηση αν υποστούν
Διαβάστε περισσότεραΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ
Θεµατική Ενότητα ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ Ακαδηµαϊκό Έτος 2006 2007 Γραπτή Εργασία #2 Ηµεροµηνία Παράδοσης 28-0 - 2007 ΠΛΗ 2: Ψηφιακά Συστήµατα ΠΡΟΤΕΙΝΟΜΕΝΕΣ ΛΥΣΕΙΣ Άσκηση : [5 µονάδες] Έχετε στη
Διαβάστε περισσότερα2 η Θεµατική Ενότητα : Σύνθετα Συνδυαστικά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός
2 η Θεµατική Ενότητα : Σύνθετα Συνδυαστικά Κυκλώµατα Επιµέλεια διαφανειών: Χρ. Καβουσιανός Σύνθετα Συνδυαστικά Κυκλώµατα Πύλες AND Πύλες OR Πύλες NAND Τυχαία Λογική Πύλες NOR Πύλες XNOR Η ολοκληρωµένη
Διαβάστε περισσότεραΠανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Συνδυαστική Λογική. Επιμέλεια Διαφανειών: Δ.
Πανεπιστήμιο Πατρών Τμήμα Φυσικής Ψηφιακά Ηλεκτρονικά Συνδυαστική Λογική Επιμέλεια Διαφανειών: Δ. Μπακάλης Πάτρα, Φεβρουάριος 2009 Ψηφιακά Κυκλώματα Τα ψηφιακά κυκλώματα διακρίνονται σε συνδυαστικά (combinational)
Διαβάστε περισσότεραΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers)
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers) ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy) Περίληψη q Καταχωρητές Παράλληλης
Διαβάστε περισσότεραΚυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα
6 η Θεµατική Ενότητα : Σύγχρονα Ακολουθιακά Κυκλώµατα Εισαγωγή Είσοδοι Συνδυαστικό Κύκλωµα Έξοδοι Στοιχεία Μνήµης Κατάσταση Ακολουθιακού Κυκλώµατος : περιεχόµενα στοιχείων µνήµης Η έξοδος εξαρτάται από
Διαβάστε περισσότερα6 η Θεµατική Ενότητα : Σχεδίαση Συστηµάτων σε Επίπεδο Καταχωρητή
6 η Θεµατική Ενότητα : Σχεδίαση Συστηµάτων σε Επίπεδο Καταχωρητή Εισαγωγή Η σχεδίαση ενός ψηφιακού συστήµατος ως ακολουθιακή µηχανή είναι εξαιρετικά δύσκολη Τµηµατοποίηση σε υποσυστήµατα µε δοµικές µονάδες:
Διαβάστε περισσότεραΠερίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Παράδειγµα: Καταχωρητής 2-bit. Καταχωρητής 4-bit. Μνήµη Καταχωρητών
ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Κεφάλαιο 7 i: Καταχωρητές Περίληψη Καταχωρητές Παράλληλης Φόρτωσης Καταχωρητές Ολίσθησης Σειριακή Φόρτωση Σειριακή Ολίσθηση Καταχωρητές Ολίσθησης Παράλληλης Φόρτωσης
Διαβάστε περισσότερα1 η Θεµατική Ενότητα : Αριθµητικά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός
η Θεµατική Ενότητα : Αριθµητικά Κυκλώµατα Επιµέλεια διαφανειών: Χρ. Καβουσιανός Άθροιση + + + + a +b 2c+s + Κρατούµενο προηγούµενης βαθµίδας κρατούµενο άθροισµα Μεταφέρεται στην επόµενη βαθµίδα σηµαντικότητας
Διαβάστε περισσότερα3 η Θεµατική Ενότητα : Σύγχρονα Ακολουθιακά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός
3 η Θεµατική Ενότητα : Σύγχρονα Ακολουθιακά Κυκλώµατα Επιµέλεια διαφανειών: Χρ. Καβουσιανός Εισαγωγή Είσοδοι Συνδυαστικό Κύκλωµα Έξοδοι Στοιχεία Μνήµης Κατάσταση Ακολουθιακού Κυκλώµατος : περιεχόµενα στοιχείων
Διαβάστε περισσότερα26-Nov-09. ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο Καταχωρητές 1. Διδάσκουσα: Μαρία Κ. Μιχαήλ
ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2009 Καταχωρητές Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Περίληψη Καταχωρητές Παράλληλης
Διαβάστε περισσότεραΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Καταχωρητές 1
ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Καταχωρητές Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Περίληψη Καταχωρητές Παράλληλης Φόρτωσης Καταχωρητές
Διαβάστε περισσότεραΠανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση
Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Ψηφιακή Σχεδίαση Ενότητα 12: Σύνοψη Θεμάτων Δρ. Μηνάς Δασυγένης mdasyg@ieee.org Εργαστήριο Ψηφιακών Συστημάτων και Αρχιτεκτονικής Υπολογιστών http://arch.icte.uowm.gr/mdasyg
Διαβάστε περισσότεραΕργαστήριο Ψηφιακής Σχεδίασης
ΠΑΝΕΠΙΣΤΗΜΙΟ ΙΩΑΝΝΙΝΩΝ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ Εργαστήριο Ψηφιακής Σχεδίασης 8 Εργαστηριακές Ασκήσεις Χρ. Καβουσιανός Επίκουρος Καθηγητής 2014 Εργαστηριακές Ασκήσεις Ψηφιακής Σχεδίασης 2 Εργαστηριακές Ασκήσεις
Διαβάστε περισσότεραΑΣΚΗΣΗ 9. Tα Flip-Flop
ΑΣΚΗΣΗ 9 Tα Flip-Flop 9.1. ΣΚΟΠΟΣ Η κατανόηση της λειτουργίας των στοιχείων μνήμης των ψηφιακών κυκλωμάτων. Τα δομικά στοιχεία μνήμης είναι οι μανδαλωτές (latches) και τα Flip-Flop. 9.2. ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ
Διαβάστε περισσότεραΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ
ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ Κ. Δεμέστιχας Εργαστήριο Πληροφορικής Γεωπονικό Πανεπιστήμιο Αθηνών Επικοινωνία μέσω e-mail: cdemest@aua.gr, cdemest@cn.ntua.gr 1 5. ΑΛΓΕΒΡΑ BOOLE ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ ΜΕΡΟΣ Β 2 Επαναληπτική
Διαβάστε περισσότερα6.1 Καταχωρητές. Ένας καταχωρητής είναι μια ομάδα από f/f αλλά μπορεί να περιέχει και πύλες. Καταχωρητής των n ψηφίων αποτελείται από n f/f.
6. Καταχωρητές Ένας καταχωρητής είναι μια ομάδα από f/f αλλά μπορεί να περιέχει και πύλες. Καταχωρητής των n ψηφίων αποτελείται από n f/f. Καταχωρητής 4 ψηφίων Καταχωρητής με παράλληλη φόρτωση Η εισαγωγή
Διαβάστε περισσότεραΑ. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ
ΠΛΗ21 ΟΣΣ#2 14 Δεκ 2008 ΠΑΤΡΑ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ 7-segment display 7-segment display 7-segment display Αποκωδικοποιητής των 7 στοιχείων (τμημάτων) (7-segment decoder) Κύκλωμα αποκωδικοποίησης του στοιχείου
Διαβάστε περισσότεραΠανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Ακολουθιακή Λογική. Επιμέλεια Διαφανειών: Δ.
Πανεπιστήμιο Πατρών Τμήμα Φυσικής Ψηφιακά Ηλεκτρονικά Ακολουθιακή Λογική Επιμέλεια Διαφανειών: Δ. Μπακάλης Πάτρα, Φεβρουάριος 2009 Εισαγωγή Είσοδοι Συνδυαστικό Κύκλωμα Έξοδοι Στοιχεία Μνήμης Κατάσταση
Διαβάστε περισσότεραΠΛΗ10 Κεφάλαιο 2. ΠΛH10 Εισαγωγή στην Πληροφορική: Τόμος Α Κεφάλαιο: : Αριθμητική περιοχή της ALU 2.5: Κυκλώματα Υπολογιστών
ΠΛH10 Εισαγωγή στην Πληροφορική: Τόμος Α Κεφάλαιο: 2 2.3 : Αριθμητική περιοχή της ALU 2.5: Κυκλώματα Υπολογιστών Στόχοι Μαθήματος: Να γνωρίσετε τις βασικές αρχές αριθμητικής των Η/Υ. Ποια είναι τα κυκλώματα
Διαβάστε περισσότεραΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ
ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΣΥΝΔΥΑΣΤΙΚΗ ΛΟΓΙΚΗ 2017, Δρ. Ηρακλής Σπηλιώτης Συνδυαστικά και ακολουθιακά κυκλώματα Τα λογικά κυκλώματα χωρίζονται σε συνδυαστικά (combinatorial) και ακολουθιακά (sequential).
Διαβάστε περισσότεραΚαταστάσεων. Καταστάσεων
8 η Θεµατική Ενότητα : Εισαγωγή Ησχεδίαση ενός ψηφιακού συστήµατος µπορεί να διαιρεθεί σε δύο µέρη: τα κυκλώµατα επεξεργασίας δεδοµένων και τα κυκλώµατα ελέγχου. Το κύκλωµα ελέγχου δηµιουργεί σήµατα για
Διαβάστε περισσότεραΆσκηση 3 Ένα νέο είδος flip flop έχει τον ακόλουθο πίνακα αληθείας : I 1 I 0 Q (t+1) Q (t) 1 0 ~Q (t) Κατασκευάστε τον πίνακα
Άσκηση Δίδονται οι ακόλουθες κυματομορφές ρολογιού και εισόδου D που είναι κοινή σε ένα D latch και ένα D flip flop. Το latch είναι θετικά ενεργό, ενώ το ff θετικά ακμοπυροδοτούμενο. Σχεδιάστε τις κυματομορφές
Διαβάστε περισσότεραΘέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το κατωτέρω διάγραμμα
Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα επαναληπτικής εξέτασης 2016 Θέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το κατωτέρω διάγραμμα καταστάσεων,
Διαβάστε περισσότεραΑκολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος
1 Συνδυαστικό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται ΜΟΝΟ από τις εισόδους του Εάν γνωρίζουμε τις τιμές των εισόδων του κυκλώματος, τότε μπορούμε να προβλέψουμε ακριβώς τις εξόδους του Ακολουθιακό κύκλωμα
Διαβάστε περισσότεραΗ κανονική μορφή της συνάρτησης που υλοποιείται με τον προηγούμενο πίνακα αληθείας σε μορφή ελαχιστόρων είναι η Q = [A].
Κανονική μορφή συνάρτησης λογικής 5. Η κανονική μορφή μιας λογικής συνάρτησης (ΛΣ) ως άθροισμα ελαχιστόρων, από τον πίνακα αληθείας προκύπτει ως εξής: ) Παράγουμε ένα [A] όρων από την κάθε σειρά για την
Διαβάστε περισσότερα9. OIΚΟΥΜΕΝΙΚΕΣ ΠΥΛΕΣ ΠΟΛΛΑΠΛΩΝ ΕΙΣΟ ΩΝ
ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ 61 9. OIΚΟΥΜΕΝΙΚΕΣ ΠΥΛΕΣ ΠΟΛΛΑΠΛΩΝ ΕΙΣΟ ΩΝ I. Βασική Θεωρία Οι πύλες NAND και NOR ονομάζονται οικουμενικές πύλες (universal gates) γιατί κάθε συνδυαστικό κύκλωμα μπορεί να υλοποιηθεί
Διαβάστε περισσότεραΗλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης Θέμα 1ο (3 μονάδες)
Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης 2016 Θέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το ανωτέρω διάγραμμα καταστάσεων,
Διαβάστε περισσότεραΨηφιακά Κυκλώματα (1 ο μέρος) ΜΥΥ-106 Εισαγωγή στους Η/Υ και στην Πληροφορική
Ψηφιακά Κυκλώματα ( ο μέρος) ΜΥΥ-6 Εισαγωγή στους Η/Υ και στην Πληροφορική Ψηφιακά κυκλώματα Οι δύο λογικές τιμές, αντιστοιχούν σε ηλεκτρικές τάσεις Υλοποιούνται με τρανζίστορ ή διόδους: ελεγχόμενοι διακόπτες
Διαβάστε περισσότεραΨηφιακή Σχεδίαση Ενότητα 10:
Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Ψηφιακή Σχεδίαση Ενότητα 10: Καταχωρητές & Μετρητές Δρ. Μηνάς Δασυγένης mdasyg@ieee.org Εργαστήριο Ψηφιακών Συστημάτων και Αρχιτεκτονικής Υπολογιστών http://arch.icte.uowm.gr/mdasyg
Διαβάστε περισσότερα8.1 Θεωρητική εισαγωγή
ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 8 ΣΤΟΙΧΕΙΑ ΜΝΗΜΗΣ ΚΑΤΑΧΩΡΗΤΕΣ Σκοπός: Η µελέτη της λειτουργίας των καταχωρητών. Θα υλοποιηθεί ένας απλός στατικός καταχωρητής 4-bit µε Flip-Flop τύπου D και θα µελετηθεί
Διαβάστε περισσότεραK24 Ψηφιακά Ηλεκτρονικά 9: Flip-Flops
K24 Ψηφιακά Ηλεκτρονικά 9: TEI Πελοποννήσου Σχολή Τεχνολογικών Εφαρμογών Τμήμα Μηχανικών Πληροφορικής ΤΕ ΤΕΧΝΟΛΟΓΙΚΟ Περιεχόμενα 1 2 3 Γενικά Ύστερα από τη μελέτη συνδυαστικών ψηφιακών κυκλωμάτων, θα μελετήσουμε
Διαβάστε περισσότερα7.1 Θεωρητική εισαγωγή
ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 7 ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΜΑΝ ΑΛΩΤΕΣ FLIP FLOP Σκοπός: Η κατανόηση της λειτουργίας των βασικών ακολουθιακών κυκλωµάτων. Θα µελετηθούν συγκεκριµένα: ο µανδαλωτής (latch)
Διαβάστε περισσότεραΑκολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος
1 Συνδυαστικό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται ΜΟΝΟ από τις εισόδους του Εάν γνωρίζουμε τις τιμές των εισόδων του κυκλώματος, τότε μπορούμε να προβλέψουμε ακριβώς τις εξόδους του Ακολουθιακό κύκλωμα
Διαβάστε περισσότερα4.1 Θεωρητική εισαγωγή
ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 4 ΥΑ ΙΚΟΣ ΑΘΡΟΙΣΤΗΣ-ΑΦΑΙΡΕΤΗΣ Σκοπός: Να µελετηθούν αριθµητικά κυκλώµατα δυαδικής πρόσθεσης και αφαίρεσης. Να σχεδιαστούν τα κυκλώµατα από τους πίνακες αληθείας
Διαβάστε περισσότεραΕλίνα Μακρή
Ελίνα Μακρή elmak@unipi.gr Μετατροπή Αριθμητικών Συστημάτων Πράξεις στα Αριθμητικά Συστήματα Σχεδίαση Ψηφιακών Κυκλωμάτων με Logism Άλγεβρα Boole Λογικές Πύλες (AND, OR, NOT, NAND, XOR) Flip Flops (D,
Διαβάστε περισσότεραΕνότητα 9 ΑΡΙΘΜΗΤΙΚΑ & ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ
Ενότητα 9 ΑΡΙΘΜΗΤΙΚΑ & ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ Γενικές Γραμμές Προσημασμένοι Ακέραιοι Δυαδικοί Αριθμοί Ημιαθροιστής - Ημιαφαιρέτης Πλήρης Αθροιστής - Πλήρης Αφαιρέτης Αθροιστής Διάδοσης Κρατούμενου Επαναληπτικές
Διαβάστε περισσότεραw x y Υλοποίηση της F(w,x,y,z) με πολυπλέκτη 8-σε-1
Άσκηση 1 Οι λύσεις απαντήσεις που προτείνονται είναι ενδεικτικές και θα πρέπει να προσθέσετε Α) Αρχικά σχεδιάζουμε τον πίνακα αληθείας της λογικής έκφρασης: w x y z x G1 =x y G2 =z w F = G1 G2 Είσοδοι
Διαβάστε περισσότεραΠεριεχόμενα. Πρώτο Κεφάλαιο. Εισαγωγή στα Ψηφιακά Συστήματα. Δεύτερο Κεφάλαιο. Αριθμητικά Συστήματα Κώδικες
Πρώτο Κεφάλαιο Εισαγωγή στα Ψηφιακά Συστήματα 1.1 Αναλογικά και Ψηφιακά Σήματα και Συστήματα... 1 1.2 Βασικά Ψηφιακά Κυκλώματα... 3 1.3 Ολοκληρωμένα κυκλώματα... 4 1.4 Τυπωμένα κυκλώματα... 7 1.5 Εργαλεία
Διαβάστε περισσότερα100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ
100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 1) Να μετατρέψετε τον δεκαδικό αριθμό (60,25) 10, στον αντίστοιχο δυαδικό 11111,11 111001,01 111100,01 100111,1 111100,01 2)
Διαβάστε περισσότεραΕισαγωγή στην πληροφορική
Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Εισαγωγή στην πληροφορική Ενότητα 4: Ψηφιακή Λογική, Άλγεβρα Boole, Πίνακες Αλήθειας (Μέρος B) Αγγελίδης Παντελής Τμήμα Μηχανικών Πληροφορικής και Τηλεπικοινωνιών
Διαβάστε περισσότερα3. Πρόσθεση Πολλαπλασιασμός 4. Πρόσθεση στο πρότυπο ΙΕΕΕ Πολλαπλασιασμός στο πρότυπο ΙΕΕΕ
ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ MHXANIKOI Η/Υ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΕΠΙΠΕ Ο ΨΗΦΙΑΚΗΣ ΛΟΓΙΚΗΣ - ΙΙ Γ. Τσιατούχας 3 ο Κεφάλαιο 1. Γενική δομή CPU ιάρθρωση 2. Αριθμητική και λογική μονάδα 3. Πρόσθεση Πολλαπλασιασμός
Διαβάστε περισσότεραΕργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI
Ε.Μ.Π. - ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΕΙΣΑΓΩΓΗ ΣΤΗ ΣΧΕΔΙΑΣΗ ΣΥΣΤΗΜΑΤΩΝ VLSI
Διαβάστε περισσότεραΟργάνωση Η/Υ. Γιώργος ηµητρίου. Μάθηµα 3 ο. Πανεπιστήµιο Θεσσαλίας - Τµήµα Μηχανικών Η/Υ, Τηλεπικοινωνιών και ικτύων
Γιώργος ηµητρίου Μάθηµα 3 ο Πανεπιστήµιο Θεσσαλίας - Τµήµα Μηχανικών Η/Υ, Τηλεπικοινωνιών και ικτύων Μονάδα Επεξεργασίας εδοµένων Υποµονάδες πράξεων n Αριθµητική/Λογική Μονάδα (ΑΛΜ - ALU): Βασικές αριθµητικές
Διαβάστε περισσότεραΑΠΟ ΤΑ ΘΕΜΑΤΑ ΤΩΝ ΠΑΝΕΛΛΗΝΙΩΝ ΕΞΕΤΑΣΕΩΝ ΚΕΦΑΛΑΙΟ 7-8 (ΚΑΤΑΧΩΡΗΤΕΣ & ΑΠΑΡΙΘΜΗΤΕΣ)
ΑΠΟ ΤΑ ΘΕΜΑΤΑ ΤΩΝ ΠΑΝΕΛΛΗΝΙΩΝ ΕΞΕΤΑΣΕΩΝ 2009 205 ΚΕΦΑΛΑΙΟ 7-8 (ΚΑΤΑΧΩΡΗΤΕΣ & ΑΠΑΡΙΘΜΗΤΕΣ) ΑΠΟ ΘΕΜΑ Α Ερωτήσεις. Γιατί στους ασύγχρονους απαριθμητές τα flip-flops δεν αλλάζουν ταυτόχρονα κατάσταση; 2. Να
Διαβάστε περισσότεραΗλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης 2017
Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης 2017 Θέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το κατωτέρω διάγραμμα καταστάσεων,
Διαβάστε περισσότεραΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΚΑΡΑΓΚΙΑΟΥΡΗΣ ΝΙΚΟΛΑΟΣ
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ 3/02/2019 ΚΑΡΑΓΚΙΑΟΥΡΗΣ ΝΙΚΟΛΑΟΣ ΘΕΜΑ 1 ο 1. Να γράψετε στο τετράδιό σας το γράμμα καθεμιάς από τις παρακάτω προτάσεις και δίπλα τη λέξη ΣΩΣΤΟ, αν είναι σωστή ή τη λέξη ΛΑΘΟΣ, αν είναι
Διαβάστε περισσότεραΜοντέλα Αρχιτεκτονικής στην Σύνθεση
Μοντέλα Αρχιτεκτονικής στην Σύνθεση Σχεδιαστικά Στυλ & Αρχιτεκτονική Ο σχεδιαστής επιλέγει Σχεδιαστικό στυλ prioritized interrupt instruction buffer bus-oriented datapath serial I/O direct memory access
Διαβάστε περισσότεραC D C D C D C D A B
Απλοποίηση µέσω Πίνακα Karnaugh: Παράδειγµα - 2 Στον παρακάτω πίνακα έχει ήδη γίνει το «βήμα- 1». Επομένως: Βήμα 2: Δεν υπάρχουν απομονωμένα κελιά. Βήμα 3: Στο ζεύγος (3,7) το κελί 3 γειτνιάζει μόνο με
Διαβάστε περισσότεραξργ Μονάδα επεξεργασίας ξργ δδ δεδομένων Μονάδα ελέγχου
ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ Κεφάλαιο 3 Κεντρική Μονάδα Επεξεργασίας ξργ Κεντρική Μονάδα Επεξεργασίας ξργ Μονάδα επεξεργασίας ξργ δδ δεδομένων Μονάδα ελέγχου Μονάδα επεξεργασίας ξργ δεδομένων Δομή Αριθμητικής
Διαβάστε περισσότεραΨηφιακή Λογική Σχεδίαση
Ψηφιακή Λογική Σχεδίαση Γ. Θεοδωρίδης Ψηφιακή Λογική Σχεδίαση Γ. Θεοδωρίδης 1 Κεφάλαιο 7 Καταχωρητές Ψηφιακή Λογική Σχεδίαση Γ. Θεοδωρίδης 2 Καταχωρητές ΣΕΙΡΙΑΚΟΙ ΚΑΙ ΠΑΡΑΛΛΗΛΟΙ ΚΑΤΑΧΩΡΗΤΕΣ ς-εισόδου-σειριακής-εξόδου
Διαβάστε περισσότεραΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων
ΗΜΥ-2: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 28 Αριθμητικές Συναρτήσεις και Κυκλώματα Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Πρόσθεση
Διαβάστε περισσότεραΕνότητα ΑΡΧΕΣ ΑΚΟΛΟΥΘΙΑΚΗΣ ΛΟΓΙΚΗΣ LATCHES & FLIP-FLOPS
Ενότητα ΑΡΧΕΣ ΑΚΟΛΟΥΘΙΑΚΗΣ ΛΟΓΙΚΗΣ LATCHES & FLIP-FLOPS Γενικές Γραμμές Ακολουθιακή Λογική Μεταστάθεια S-R RLatch h( (active high h&l low) S-R Latch with Enable Latch Flip-Flop Ασύγχρονοι είσοδοι PRESET
Διαβάστε περισσότεραΠερίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Μετρητής Ριπής (Ripple Counter) Μετρητές (Counters) Μετρητής Ριπής (συν.
ΗΜΥ-2: Λογικός Σχεδιασµός Εαρινό Κεφάλαιο 7 ii: Μετρητές Πανεπιστήµιο Κύπρου Τµήµα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Μετρητής Ριπής Περίληψη Σύγχρονος υαδικός Μετρητής Σχεδιασµός µε Flip-Flops
Διαβάστε περισσότεραΑκολουθιακά Κυκλώµατα. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο Ακολουθιακά Κυκλώµατα (συν.) Ακολουθιακή Λογική: Έννοια
ΗΜΥ 2: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο 25 ΗΜΥ-2: Λογικός Σχεδιασµός Εαρινό Εξάµηνο 25 Κεφάλαιο 6-i: Ακολουθιακά Κυκλώµατα Μανδαλωτές (Latches) και Flip-Flops Ακολουθιακά Κυκλώµατα Συνδυαστική Λογική:
Διαβάστε περισσότεραΕισαγωγή. Συνδυαστικά: Οι έξοδοι είναι συνάρτηση των εισόδων
4 η Θεµατική Ενότητα : Συνδυαστική Λογική Εισαγωγή Λογικά Κυκλώµατα Συνδυαστικά: Οι έξοδοι είναι συνάρτηση των εισόδων Ακολουθιακά: Οι έξοδοι είναι συνάρτηση των εισόδων και της κατάστασης των στοιχείων
Διαβάστε περισσότεραΠΕΡΙΕΧΟΜΕΝΑ. Πρόλογος...9 ΚΕΦ. 1. ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ - ΚΩΔΙΚΕΣ
ΠΕΡΙΕΧΟΜΕΝΑ Πρόλογος...9 ΚΕΦ. 1. ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ - ΚΩΔΙΚΕΣ 1.1 Εισαγωγή...11 1.2 Τα κύρια αριθμητικά Συστήματα...12 1.3 Μετατροπή αριθμών μεταξύ των αριθμητικών συστημάτων...13 1.3.1 Μετατροπή ακέραιων
Διαβάστε περισσότεραΚεφάλαιο 6. Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα
Κεφάλαιο 6 Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα 6.1 Εισαγωγή Η εκτέλεση διαδοχικών λειτουργιών απαιτεί τη δημιουργία κυκλωμάτων που μπορούν να αποθηκεύουν πληροφορίες, στα ενδιάμεσα στάδια των
Διαβάστε περισσότεραΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΕΙΡΙΑΚΗ ΠΡΟΣΘΕΣΗ
ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ & ΗΛΕΚΤΡΟΝΙΚΗΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ & μ-υπολογιστων ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΕΙΡΙΑΚΗ ΠΡΟΣΘΕΣΗ Θεωρητικό Μέρος Οι σειριακές λειτουργίες είναι πιο
Διαβάστε περισσότεραΚεφάλαιο 3 Κεντρική Μονάδα Επεξεργασίας
ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ Κεφάλαιο 3 Κεντρική Μονάδα Επεξεργασίας Κεντρική Μονάδα Επεξεργασίας Μονάδα επεξεργασίας δεδομένων Μονάδα ελέγχου Μονάδα επεξεργασίας δεδομένων Μονάδα Επεξεργασίας Δεδομένων Μονάδα
Διαβάστε περισσότεραΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 16: Μετρητές (Counters)
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 16: Μετρητές (Counters) ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy) Περίληψη q Μετρητής Ριπής q Σύγχρονος
Διαβάστε περισσότεραΠανεπιστήμιο Θεσσαλίας - Τμήμα Πληροφορικής. Οργάνωση Η/Υ. Γιώργος ηµητρίου. Μάθηµα 2 ο Σύντοµη Επανάληψη
Γιώργος ηµητρίου Μάθηµα 2 ο Σύντοµη Επανάληψη Από την Εισαγωγή στους Η/Υ Γλώσσες Μηχανής n Πεδία εντολής n Μέθοδοι διευθυνσιοδότησης n Αρχιτεκτονικές συνόλου εντολών n Κύκλος εντολής Αλγόριθµοι/Υλικό Αριθµητικών
Διαβάστε περισσότεραΨηφιακά Συστήματα. 7. Κυκλώματα Μνήμης
Ψηφιακά Συστήματα 7. Κυκλώματα Μνήμης Βιβλιογραφία 1. Φανουράκης Κ., Πάτσης Γ., Τσακιρίδης Ο., Θεωρία και Ασκήσεις Ψηφιακών Ηλεκτρονικών, ΜΑΡΙΑ ΠΑΡΙΚΟΥ & ΣΙΑ ΕΠΕ, 2016. [59382199] 2. Floyd Thomas L., Ψηφιακά
Διαβάστε περισσότεραΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ : Κ. ΠΕΚΜΕΣΤΖΗ
ΠΡΑΞΕΙΣ ΜΕ ΠΡΟΣΗΜΑΣΜΕΝΟΥΣ ΑΡΙΘΜΟΥΣ ΚΥΚΛΩΜΑΤΙΚΕΣ ΕΦΑΡΜΟΓΕΣ ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ & ΠΑΡΑΣΤΑΣΗ ΑΡΙΘΜΩΝ Συμπλήρωμα ως προς 2 Booth, Modified Booth Reduntant αριθμητικά συστήματα Signed Digit αριθμητική Κανονική
Διαβάστε περισσότερασύνθεση και απλοποίησή τους θεωρήµατα της άλγεβρας Boole, αξιώµατα του Huntington, κλπ.
Εισαγωγή Εργαστήριο 2 ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ Σκοπός του εργαστηρίου είναι να κατανοήσουµε τον τρόπο µε τον οποίο εκφράζεται η ψηφιακή λογική υλοποιώντας ασκήσεις απλά και σύνθετα λογικά κυκλώµατα (χρήση του
Διαβάστε περισσότεραΦΟΙΤΗΤΡΙΑ : ΒΟΥΛΓΑΡΙ ΟΥ ΜΑΡΙΑ, ΑΕΜ: 2109 ΕΠΙΒΛΕΠΩΝ : ΚΑΛΟΜΟΙΡΟΣ ΙΩΑΝΝΗΣ, ΕΠΙΚΟΥΡΟΣ ΚΑΘΗΓΗΤΗΣ
Τίτλος: «Σχεδίαση και προσοµοίωση παράλληλης αριθµητικής λογικής µονάδας (ALU) για την επεξεργασία δυαδικών αριθµών εύρους 4-bit, µε το πρόγραµµα Multisim» ΦΟΙΤΗΤΡΙΑ : ΒΟΥΛΓΑΡΙ ΟΥ ΜΑΡΙΑ, ΑΕΜ: 2109 ΕΠΙΒΛΕΠΩΝ
Διαβάστε περισσότεραΠερίληψη. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο 2005. υαδική Αφαίρεση. υαδική Αφαίρεση (συν.) Ακόµη ένα παράδειγµα Αφαίρεσης.
ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο 2005 Κεφάλαιο 5 -ii: Αριθµητικές Συναρτήσεις και Κυκλώµατα Πανεπιστήµιο Κύπρου Τµήµα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Αφαίρεση δυαδικών Περίληψη
Διαβάστε περισσότεραΨηφιακή Λογική Σχεδίαση
Ψηφιακή Λογική Σχεδίαση Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών 1 Άδειες Χρήσης Το παρόν υλικό
Διαβάστε περισσότεραΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2008
ΗΜΥ-211: Εργαστήριο Σχεδιασμού Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2009 Ακολουθιακά Κυκλώματα: Μανδαλωτές (Latches), Flip-FlopsFlops και Μετρητές Ριπής Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων
Διαβάστε περισσότεραHY430 Εργαστήριο Ψηφιακών Κυκλωμάτων.
HY430 Εργαστήριο Ψηφιακών Κυκλωμάτων Διδάσκων: Χ. Σωτηρίου, Βοηθός: (θα ανακοινωθεί) http://inf-server.inf.uth.gr/courses/ce430/ 1 Περιεχόμενα Κυκλώματα Πρόσθεσης Half-adder Full-Adder Σειριακό Κρατούμενο
Διαβάστε περισσότεραΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΟΙ ΚΑΤΑΧΩΡΗΤΕΣ ΚΑΙ Η ΥΛΟΠΟΙΗΣΗ ΤΟΥΣ ΜΕ FLIP-FLOP ΚΑΙ ΠΥΛΕΣ
ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΝΙΚΗΣ & ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ & μ-υπολογιστων ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΟΙ ΚΑΤΑΧΩΡΗΤΕΣ ΚΑΙ Η ΥΛΟΠΟΙΗΣΗ ΤΟΥΣ ΜΕ FLIP-FLOP ΚΑΙ ΠΥΛΕΣ Θεωρητικό
Διαβάστε περισσότερα7. Ψηφιακά Ηλεκτρονικά
1 7. Ψηφιακά Ηλεκτρονικά 7.1 Εισαγωγή Στα προηγούμενα μελετήσαμε τη λειτουργία του τρανζίστορ στην ενεργό περιοχή, χαρακτηριστικό της οποίας είναι ότι τα σήματα εισόδου και εξόδου μπορούν να λάβουν συνεχείς
Διαβάστε περισσότερα15 ΤΕΛΟΣ 1ΗΣ ΑΠΟ 5 ΣΕΛΙ ΕΣ
ΑΡΧΗ 1ΗΣ ΣΕΛΙ ΑΣ ΠΑΝΕΛΛΑ ΙΚΕΣ ΕΞΕΤΑΣΕΙΣ ΗMEΡΗΣΙΩΝ ΚΑΙ ΕΣΠΕΡΙΝΩΝ ΕΠΑΓΓΕΛΜΑΤΙΚΩΝ ΛΥΚΕΙΩΝ (ΟΜΑ Α A ) ΚΑΙ ΜΑΘΗΜΑΤΩΝ ΕΙ ΙΚΟΤΗΤΑΣ ΕΠΑΓΓΕΛΜΑΤΙΚΩΝ ΛΥΚΕΙΩΝ (ΟΜΑ Α Β ) ΤΕΤΑΡΤΗ 18 ΙΟΥΝΙΟΥ 2014 ΕΞΕΤΑΖΟΜΕΝΟ ΜΑΘΗΜΑ:
Διαβάστε περισσότεραΨηφιακά Συστήματα. 6. Σχεδίαση Συνδυαστικών Κυκλωμάτων
Ψηφιακά Συστήματα 6. Σχεδίαση Συνδυαστικών Κυκλωμάτων Βιβλιογραφία 1. Φανουράκης Κ., Πάτσης Γ., Τσακιρίδης Ο., Θεωρία και Ασκήσεις Ψηφιακών Ηλεκτρονικών, ΜΑΡΙΑ ΠΑΡΙΚΟΥ & ΣΙΑ ΕΠΕ, 2016. [59382199] 2. Floyd
Διαβάστε περισσότεραΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΣΧΟΛΗ ΘΕΤΙΚΩΝ ΕΠΙΣΤΗΜΩΝ ΚΑΙ ΤΕΧΝΟΛΟΓΙΑΣ ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ ΑΠΑΝΤΗΣΕΙΣ ΘΕΜΑΤΩΝ ΕΞΕΤΑΣΕΩΝ
ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΣΧΟΛΗ ΘΕΤΙΚΩΝ ΕΠΙΣΤΗΜΩΝ ΚΑΙ ΤΕΧΝΟΛΟΓΙΑΣ ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ Θεµατική Ενότητα ΠΛΗ 2: Ψηφιακά Συστήµατα Ακαδηµαϊκό Έτος 24 25 Ηµεροµηνία Εξέτασης 29.6.25 Χρόνος Εξέτασης
Διαβάστε περισσότεραΑρχιτεκτονικές Υπολογιστών
ΑΡΧΙΤΕΚΤΟΝΙΚΕΣ ΥΠΟΛΟΓΙΣΤΩΝ Μάθηµα: Αρχιτεκτονικές Υπολογιστών FLIP-FLOPS ΣΥΧΡΟΝΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΙΑ ΙΚΑΣΙΑ ΑΝΑΛΥΣΗΣ ΚΑΙ ΣΧΕ ΙΑΣΗ ΣΑΚ ιδάσκων: Αναπλ. Καθ. Κ. Λαµπρινουδάκης clam@uipi.gr Αρχιτεκτονικές
Διαβάστε περισσότεραΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ
ΣΧΟΛΗ ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ 1) Οι σύγχρονοι μετρητές υλοποιούνται με Flip-Flop τύπου T
Διαβάστε περισσότεραΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ. Κεφάλαιο 3
ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ Κεφάλαιο 3 Κεντρική Μονάδα Επεξεργασίας Κεντρική Μονάδα Επεξεργασίας Μονάδα επεξεργασίας δεδομένων Μονάδα ελέγχου Μονάδα επεξεργασίας δεδομένων Δομή Αριθμητικής Λογικής Μονάδας
Διαβάστε περισσότεραΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Άλλες Αριθμητικές Συναρτήσεις/Κυκλώματα
ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Αριθμητικές Συναρτήσεις και Κυκλώματα Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Πρόσθεση υαδική Πρόσθεση
Διαβάστε περισσότεραΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Μετρητές 1
ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Μετρητές Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Περίληψη Μετρητής Ριπής Σύγχρονος υαδικός Μετρητής
Διαβάστε περισσότεραΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ Γ ΕΠΑΛ 14 / 04 / 2019
Γ ΕΠΑΛ 14 / 04 / 2019 ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΘΕΜΑ 1 ο 1. Να γράψετε στο τετράδιό σας το γράμμα καθεμιάς από τις παρακάτω προτάσεις και δίπλα τη λέξη ΣΩΣΤΟ, αν είναι σωστή ή τη λέξη ΛΑΘΟΣ, αν είναι λανθασμένη.
Διαβάστε περισσότεραΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ
ΣΧΟΛΗ ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ 1) Οι απαριθμητές ή μετρητές (counters) είναι κυκλώματα που
Διαβάστε περισσότεραΘΕΜΑΤΑ & ΕΝΔΕΙΚΤΙΚΕΣ ΛΥΣΕΙΣ
ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΣΧΟΛΗ ΘΕΤΙΚΩΝ ΕΠΙΣΤΗΜΩΝ ΚΑΙ ΤΕΧΝΟΛΟΓΙΑΣ ΠΡΟΓΡΑΜΜΑ ΣΠΟΥΔΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ Θεματική Ενότητα Ακαδημαϊκό Έτος 2010 2011 Ημερομηνία Εξέτασης Κυριακή 26.6.2011 Ώρα Έναρξης Εξέτασης
Διαβάστε περισσότεραΠράξεις με δυαδικούς αριθμούς
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Εισαγωγή στην Επιστήμη των Υπολογιστών 25-6 Πράξεις με δυαδικούς αριθμούς (αριθμητικές πράξεις) http://di.ionio.gr/~mistral/tp/csintro/ Μ.Στεφανιδάκης Πράξεις με δυαδικούς
Διαβάστε περισσότεραΕΡΓΑΣΤΗΡΙΟ ΗΛΕΚΤΡΟΝΙΚΩΝ ΕΦΑΡΜΟΓΩΝ
ΕΡΓΑΣΤΗΡΙΟ ΗΛΕΚΤΡΟΝΙΚΩΝ ΕΦΑΡΜΟΓΩΝ ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΗΛΕΚΤΡΟΝΙΚΑ ΚΑΙ ΣΥΣΤΗΜΑΤΑ ΟΜΑ Α Α Αριθµητική Λογική Μονάδα των 8-bit 1. Εισαγωγή Γενικά µια αριθµητική λογική µονάδα (ALU, Arithmetic Logic Unit)
Διαβάστε περισσότεραΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙΔΕΥΤΙΚΟ ΙΔΡΥΜΑ ΛΑΜΙΑΣ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ. Τμήμα Ηλεκτρονικής. Πτυχιακή Εργασία
ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙΔΕΥΤΙΚΟ ΙΔΡΥΜΑ ΛΑΜΙΑΣ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ Τμήμα Ηλεκτρονικής Πτυχιακή Εργασία Υλοποίηση σύγχρονων ακολουθιακών κυκλωμάτων σε VHDL για FPGAs/CPLDs και ανάλυση χρονισμών για εύρεση
Διαβάστε περισσότεραΑΣΚΗΣΗ 7 FLIP - FLOP
ΑΣΚΗΣΗ 7 FLIP - FLOP Αντικείμενο της άσκησης: Η κατανόηση της δομής και λειτουργίας των Flip Flop. Flip - Flop Τα Flip Flop είναι δισταθή λογικά κυκλώματα με χαρακτηριστικά μνήμης και είναι τα πλέον βασικά
Διαβάστε περισσότεραΣχεδιασμός Ψηφιακών Συστημάτων
ΗΜΥ 2: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 27 Νοε-7 ΗΜΥ-2: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 27 Ακολουθιακά Κυκλώματα: Μανδαλωτές (Latches) και Flip-Flops Flops Διδάσκουσα:
Διαβάστε περισσότεραΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 12: Ανάλυση Ακολουθιακών Κυκλωµάτων (Κεφάλαιο 6.2) Μηχανές Καταστάσεων ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy)
Διαβάστε περισσότεραΘΕΜΑΤΑ & ΑΠΑΝΤΗΣΕΙΣ Α. ΨΗΦΙΑΚΗ ΣΧΕ ΙΑΣΗ
ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΣΧΟΛΗ ΘΕΤΙΚΩΝ ΕΠΙΣΤΗΜΩΝ ΚΑΙ ΤΕΧΝΟΛΟΓΙΑΣ ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ Θεµατική Ενότητα ΠΛΗ 2: Ψηφιακά Συστήµατα Ακαδηµαϊκό Έτος 2009 200 Ηµεροµηνία Εξέτασης Τετάρτη 2.6.200
Διαβάστε περισσότεραΎλη Λογικού Σχεδιασµού Ι
4 η Θεµατική Ενότητα : Συνδυαστική Λογική Ύλη Λογικού Σχεδιασµού Ι Κεφ 2 Κεφ 3 Κεφ 4 Κεφ 6 Συνδυαστική Λογική 2 Εισαγωγή Λογικά Κυκλώµατα Συνδυαστικά: Οι έξοδοι είναι συνάρτηση των εισόδων Ακολουθιακά:
Διαβάστε περισσότερα8. Στοιχεία μνήμης. Οι δυο έξοδοι του FF είναι συμπληρωματικές σημειώνονται δε σαν. Όταν αναφερόμαστε στο FF εννοούμε πάντα την κανονική έξοδο Q.
8. ΣΟΙΧΕΙΑ ΜΝΗΜΗΣ 8. Εισαγωγή Στα συνδυαστικά κυκλώματα, που μελετήσαμε έως τώρα, δεν υπήρχε κάποια διαδικασία ανάδρασης (Feed Back) -δηλαδή οδήγηση της εξόδου των στοιχείων στην είσοδό τους- επομένως
Διαβάστε περισσότεραΑθροιστές. Ημιαθροιστής
Αθροιστές Η πιο βασική αριθμητική πράξη είναι η πρόσθεση. Για την πρόσθεση δύο δυαδικών ψηφίων υπάρχουν τέσσερις δυνατές περιπτώσεις: +=, +=, +=, +=. Οι τρεις πρώτες πράξεις δημιουργούν ένα άθροισμα που
Διαβάστε περισσότεραΚΕΦΑΛΑΙΟ 6 ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ. 6.1 Εισαγωγή
ΚΕΦΑΛΑΙΟ 6 ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 6. Εισαγωγή Τα ψηφιακά κυκλώματα διακρίνονται σε συνδυαστικά και ακολουθιακά. Τα κυκλώματα που εξετάσαμε στα προηγούμενα κεφάλαια ήταν συνδυαστικά. Οι τιμές των
Διαβάστε περισσότεραΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα. Σχεδίαση Ψηφιακών Συστημάτων. Ενότητα: ΚΑΤΑΧΩΡΗΤΕΣ - ΑΠΑΡΙΘΜΗΤΕΣ
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα ᄃ Σχεδίαση Ψηφιακών Συστημάτων Ενότητα: ΚΑΤΑΧΩΡΗΤΕΣ - ΑΠΑΡΙΘΜΗΤΕΣ Κυριάκης - Μπιτζάρος Ευστάθιος Τμήμα Ηλεκτρονικών Μηχανικών
Διαβάστε περισσότεραa -j a 5 a 4 a 3 a 2 a 1 a 0, a -1 a -2 a -3
ΑΣΚΗΣΗ 5 ΑΘΡΟΙΣΤΕΣ - ΑΦΑΙΡΕΤΕΣ 5.1. ΣΚΟΠΟΣ Η πραγματοποίηση της αριθμητικής πρόσθεσης και αφαίρεσης με λογικά κυκλώματα. 5.2. ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ ΣΥΣΤΗΜΑΤΑ ΑΡΙΘΜΗΣΗΣ: Κάθε σύστημα αρίθμησης χαρακτηρίζεται
Διαβάστε περισσότερα