طراحی فیلتر قابل کنترل توان پایین Gm-C براساس تکنولوژیμm 0.18 با استفاده از زوج اینورتر های CMOS

Transcript

1 طراحی فیلتر قابل کنترل تان پایین Gm-C براساس تکنلژیμm 0.18 با استفاده از زج اینرتر های CMOS مرضیه ابراهیمی کهریزسنگی )1( مهدی دلتشاهی )2( )2( کارشناس ارشد-گره برق دانشگاه آزاد اسالمی احد علم تحقیقات اراک-ایران )2( استادیار-دانشکده مهندسی برق دانشگاه آزاد اسالمی احد نجف آباد نام ارائهدهنده: مرضیه ابراهیمی کهریزسنگی خالصه در این مقاله کاربرد ATO که بر اساس زج اینرترهای SOAC طراحی شده است در یک فیلتر Gm-C بررسی می شد. ATO مرد نظر در این مقاله در تکنلژی 0.18μm درنظر گرفته شده است. این طراحی برای کاربردهایlutooth B SMOO مناسب می باشد. تان مصرفی این فیلتر در حدد 113PW برای منبع لتاژ یک لت می باشد. شبیه سازی تحلیل نتایج با استفاده از نرم افزار HSPICE انجام می شد. فیلترهای زمان پیسته معمال برای فرکانس های میانه استفاده می شد. در این مقاله برای طراحی فیلتر از رش بایاس ماسفت ها در ناحیه زیر آستانه استفاده می شد. به این ترتیب تان مصرفی به طر چشم گیری کاهش می یا بد. کلمات کلیدی: فیلتر Gm-C زج اینرترSOMC اینرتر MTO 1. مقدمه فیلترهای پیسته در زمان برای استفاده در سرعت های متسط تان مصرفی پایین مناسب می باشند. فیلترهای CMOS که به سیله ترانزیسترهای ماسفت طراحی می شند Gm-C بر اساس تکنلژی مدت زیادی است که استفاده می شن. این ترانزیسترها در ناحیه معکس بایاس می شد پهنای باند سیعی تا حدد چند صد مگاهرتز را فراهم می کند. یکی از ساختارهای مرد نظر در این مقاله استفاده از ترارسانا در مدار می باشد. فیلتر Gm-C میان گذر بر پایه تقیت کننده ترارسا نایی( OTA ) با استفاده از اینرترهای CMOS در[ 1] بیان شده است. این مدار در محدده فرکانسی 2.25MHZ تا 3.3MHZ قابل کنترل می باشد. اما برای این فیلتر قابل کنترل منبع لتاز تغذیه متغیر مرد نیاز می باشد. این امر برای مداراهای لتاز پایین مناسب نمی باشد باعث می شد که نسبت عدم پذیرش تان منبع لتاژ( PSRR ) ضعیف شد. برای حل این مشکل OTA بر مبنای اینرترهای CMOS مدار کنترل تنظیم نیاز می باشد. در [2] به کار رفته است. OTA به کار رفته در [1] به د منبع تغذیه لتاژ یکی برای هسته مرکزی فیلتر دیگری برای در [3] یک فیلترزمان پیسته با استفاده از 5 طبقه فیلتر Gm-C پایین گذر به کار برده شده است. فرکانس کار این فیلتر 260MHZ می باشد یک مدار تنظیم اتماتیک در آن به کار رفته است. در این مقاله از د رش خازن های متغیر MOS رشته خازن های دیجیتال برای کنترل تنطیم مدار استفاده می شد. به طر مشابه در [4] یک فیلتر با قابلیت کنترل اتماتیک با استفاده از 4 طبقه Gm-C طراحی شده است. در این مدار ضریب کیفیت (Q) با ثابت نگه داشتن سایر پارامترها بهبد داده شده است. در مقاله [5] یک فیلتر آنالگ زمان پیسته با ساختار خطی یک دنبال کننده لتاژ استفاده کرده است. مقامت فعال استفاده شده در این مدار برای کنترل ترارسانا در ناجیه معکس به کار می رد. مقاله [6] بررسی شده نشان می دهد که کنترل فیلترهای پیسته در زمان Gm-C باکنترل فرکانس مرکزی یا ضریب کیفیت (Q) امکان پذیر می باشد. در این مقاله از د جفت ترانزیستر CMOS استفاده شده است که در ناحیه زیر آستانه بایاس می شند. در این مدار به منبع لتاژ دم بزرگی برای کنترل پارامترهای فیلتر نیازی نیست. همچنین عملکرد مدار در ناحیه زیر آستانه باعث کاهش شدید تان مصرفی می شد عاله بر این نسبت بهره به

2 تان مصرفی DC ترارسانا در ناحیه زیر آستانه قی تر از ناحیه معکس می باشد. در ناحیه زیر آستانه جریان درین به لتاژ گیت سرس ابسته می باشد. با افزایش عرض ترانزیستر در این ناحیه در حالی که بهره باال باقی می ماند تان مصرفی کاهش پیدا می کند. در این مقاله فیلتر Gm-Cدر تکنلژیμm 0.18 طراحی شبیه سازی شده است. 2. ساختار مدارهای مرد نظر 1-2 ساختار ATO با شکل 1 ساختار مداری که از مقاله ]1[ به دست آمده است را نشان می دهد.در این مدار بلک های mg با استفاده از ATO ساخنه شده است.همچنین بلک mg مرد نظر از زج اینرترهای SOAC تشکیل شده است. این زج اینرتر از ]7[ به دست آمده است در شکل 2 نشان داده شده است.مدار شکل 1 کالس OB می باشد برری مقدار MS خرجی کنترل دقیقی دارد. در نقاط AUT+ AUT- مقدار لتاژ DC برابر می باشد. لتاژ نقطه A برابر نقطه OUT+ برابر مجمع جریان های Inv3 Inv8 می باشد. می باشد. مقامت نقطه A نیز برابر می باشد. جریان خرجی این OTA در هرد حالت جریان لتاژ کار می کند اما نکته مهم ایجاد بهترین فرکانس بهترین حالت خطی بدن برای مدار می باشد.که برای رسیدن به این هدف از طراحی نآتا استفاده می شد.[ 8-9 ] شکل 1.مبنای بلک Gm بر اساس زج اینرتر هایCMOS

3 . شکل 2. زج اینرتر CMOS برای اجتناب از به کاربردن منبع تغذیه جداگانه د اینرتر CMOS با یک اینرتر جایگزین می شد. اینرتر استفاده شده در این مدار دارای دنع ردی می باشد یکی از این ردی ها برای پردازش خاندن سیگنال ردی شد.)شکل 2( ردی های دیگر برای تنظیم کردن اینرتر استفاده می د زج CMOS از د ترانزیستر ساخته می شد که در شکل )3( نشان داده شده است.هر د ترانزیستر در ناحیه زیر آستانه (Suthereshold) کار می کنند. جریان درین ترانزیسترهای PMOS/NMOS در رابطه )2( نشان داده شده است.[ 11 ] شکل 3.زجCMOS در ایننن معادلننه n ضننریب شننیب ناحیننه زیرآسننتانه μ ضننریب نفیپننذیری مننی باشنند. خننازن اکسننید ترانزیسننتر اسننت می باشد.لتاژ حرارتی در زمنانی اسنت کنه لتناز سنرس-بدننه) در دمای اتاق 2559 میلی لت در نظر گرفته شده است. (صنفر باشند. لتناژ سنرس بدننه نینز در زمنانی صنفر منی شند کنه د شنرط )لتاژ سرس-بدنه( رعایت شده باشد. جریان درین در این حالت از رابطه )3( به دست می آید. لتاژ آستانه) thereshold ( جریان که در شکل )2( نشان داده شده تسط رابط )4( )5( به دست می آید. در این رابط می باشد.پارامتر گیت-سرس ترانزیسترهای M3 M4 برابر لتاژ گیت سرس بین ترانزیسترهای M1 M2 می باشد پارامتر لتاژ است.)شکل) 2 ((تمامی ترانزیسترها در ناحیه زیر آستانه کار می کنند.با تجه به این که پردازش ترانزیسترها n-well می باشد. بدنه ترانزیسترهای M1 M3 باید به صفر لت بدنه ترانزیسترهای P-MOS به تغذیه مثبت متصل شد. 3 -ساختار فیلتر است. اتصال آبشاری طبقات فیلتر پشت سر هم ساختاری با کیفیت باال از فیلتر را ارائه می دهد. ساختار فیلتر مرد نظر در شکل )4( نشان داده شده فرکانس ضریب کیفیت فیلتر از رابط )6( )7( به دست می آید.

4 شکل 4.فیلتر Gm-C چهارطبقه این فیلتر چهارطبقه با استفاده از رابط )6-7( طراحی شده است با تغییر تغییر می کند. همچنین برای بررسی بحث بیشتر بر ری فیلتر می تان فرکانس قطع فیلتر را تغییر داد.برای یک فیلتر زمان پیسته قابل کنترل باید فرکانس مرکزی ضریب کیفیت با تغییرات پارامتر gm قابل کنترل باشد.از رابطه )8( مشخص می شد که فرکانس مرکزی فیلتر با تغییرات مقادیر ثابت خازن یا خازن های بار ثابت نگه داشته می شند تا رسیدن به فرکانس مرد نظر تغییر می کند. در رش می شد تا به فرکانس مرد نظر رسید.در این مقاله از رش خازن ثابت استفاده می شد. تغییر می کند. در رش ثابت نگه داشتن خازن ثابت فقط مقدار خازن های بار تغییر داده 4 -نتیجه گیری بحث درباره نتایج 0.18 بحث در این مقاله در تکنلژیµm ATOمرد با منبع لتاژ 1V شبیه سازی شده است. مقدار تان مصرفی 131PW می باشد. شکل 5 نتیجه شبیه سازی AC را نشان میدهد. بهره تقیت کننده OTA برابر با 120dB در فرکانس 100MHZ می باشد.همچنین فاز 11.3 درجه در فرکانس 101MHZ را دارا می باشد.

5 شکل 5.نمدار بهره فاز ATO شکل 6 :مشخصه V-I بر اساس تغییرات مشخصه V-I فیلتر نسبت به تغییرات لتاژ کنترلی شده است. در شکل 6 نشان داده شده است.در جدل 1 ابعاد ترانزیستر)طل عرض( آرده جدل : 1 پارامترهای ترانزیستر اینرتر شکل 2 نام ترانزیستر M1 M2 M3 M4 طل (L) عرض( W ) 14u 25u 2u 2u

6 5- مراجع [1]. Barthe lemy, H., Meill, S., Gaubert, J., Dehaese, N., & Bourdel, S.(2008). OTA based on CMOS inverter and application in thedesign of tunable bandpass filter. Analog Integrated Circuits and Signal Processing, 57, [2] Sobhi, J., Koozhkanani, Z. D., & Rahin, A. B. (2010). A lowvoltage and low power programmable continuous-time filterbased on FGMOS inverters. In International Conference on Circuit and Signal Processing (ICCSP 2010), Shanghai, China, Dec [3] Fan, J., Li, W., Li, N., & Ren, J. (2008). A 260 MHz 5-order Gm C biquad low-pass filter with wide frequency tuning range. In IEEE Conference 2008, Beijin, pp [4] Otin, A., Celma, S., & Aldea, C. (2007). A MHz programmable 4th-order Gm C filter with autotuning system. In IEEE Conference 2007, Muenchen, Germany, pp [5] Lo, T.-Y., Kao, C.-S., & Hung, C.-C. (2009). A Gm C continuous-time analog filter for IEEE a/b/g/n wireless LANs.Analog Integrated Circuits and Signal Processing, 58, [6] Ezzati, N., & Abdollahzadeh, S. (2010). High speed and siliconsaving adaptive tuning system for high frequency Gm-C filters.analog Integrated Circuits and Signal Processing, 65, [7] Park, C. S., & Schaumann, R. (1986). A high-frequency CMOS linear transconductance element. IEEE Transactions on Circuits and Systems, 33, doi: /tcs [8] Nauta, B. (1992). A CMOS transconductance-c filter technique for very high frequencies. IEEE Journal of Solid-State Circuits, 27(2), [9] Nauta, B., & Seevinck, E. (1989). Linear CMOS transconductance element for VHF filters. Electronics Letter, 25, [11] Tsividis, Y. (1995). Mixed analog digital VLSI devices and technology (p. 66). New York: McGraw- Hill.