ΙV Η Εμέιημε ησλ MOSFET. Μάζεκα: Ναλνειεθηξνληθή Σερλνινγία ΑΕΙ Πεηξαηά TT Σκήκα Μεραληθώλ Απηνκαηηζκνύ Σ.Ε.

Transcript

1 ΙV Η Εμέιημε ησλ MOSFET Μάζεκα: Ναλνειεθηξνληθή Σερλνινγία ΑΕΙ Πεηξαηά TT Σκήκα Μεραληθώλ Απηνκαηηζκνύ Σ.Ε.

2 ύλνςε Μαζήκαηνο > Σμίκπςνζη διαζηάζεων MOSFET > Πεπιοπιζμοί & Όπια ηηρ ζμίκπςνζηρ > Νέερ Τεσνικέρ > Νέα Υποζηπώμαηα > Νέα Υλικά Πύληρ > Νέερ Τοπολογίερ > Νέα Υλικά Καναλιού 2 Ναλνειεθηξνληθή Σερλνινγία ΑΕΙ Πεηξαηά Σ.Σ. αξάθεο Παλαγηώηεο 11/7/2016

3 Σερλνινγηθή Εμέιημε ησλ MOSFET κίθξπλζε Δηαζηάζεσλ

4 κίθξπλζε Δηαζηάζεσλ (Scaling Down) Η βειηίσζε ηεο απόδνζεο θαη ηεο ηαρύηεηαο ησλ IC βαζίζηεθε ζηελ ζκίθξπλζε (ζπληειεζηήο 1/a) ησλ δηαζηάζεσλ ηνπ ηξαλδίζηνξ θαη θπξίσο ηνπ MOSFET θξαηώληαο ζηαζεξό ην πεδίν Ε κεηαμύ ηνπ Source θαη ηνπ Drain : Μείωζη ηος μήκοςρ (L g ) πύιεο (1/a) Μείωζη ηος πλάηοςρ (W) ησλ δηαζπλδέζεσλ (1/a) Λέπηςνζη ηος πάσοςρ (t ox ) ηνπ νμεηδίνπ πύιεο (1/a) ηόρνο: Αύξηζη απιθμού ηπανζίζηοπ ζηνλ ίδην ρώξν (a 2 ) Μείωζη ηος μήκοςρ πύληρ γηα κεγαιύηεξε ηαρύηεηα (1/a) Αύξηζη ηηρ σωπηηικόηηηαρ ηηρ πύληρ γηα κηθξόηεξε V th (1/a) Μείωζη ηων απωλειών θεπμόηηηαρ (1/a 2 ) ncox W 2 I VGS VTH 1 V S V 2 L D D DSsat 11/7/2016

5 Σερλνινγηθνί Κόκβνη ITRS: International Technology Roadmap for Semiconductors ύκπξαμε εξεπλεηηθώλ θαη βηνκεραληθώλ θνξέσλ γηα ηνλ θαιύηεξν ηεο ηερλνινγηθήο εμέιημεο 180nm 28nm 40nm 65nm 130nm HIR: Heterogenous Integration Roadmap Σν ITRS έθιεηζε ηηο εξγαζίεο ηνπ ην 2016 θαη αληηθαηαζηάζεθε από ην HIR 90nm 5 Ναλνειεθηξνληθή Σερλνινγία ΑΕΙ Πεηξαηά Σ.Σ. αξάθεο Παλαγηώηεο 11/7/2016

6 κίθξπλζε Δηαζηάζεσλ MOSFET Πεξηνξηζκνί θαη Όξηα

7 5 nm Όξηα ηεο κίθξπλζεο ** ** ** Όπια ηηρ μέγιζηηρ ζμίκπςνζηρ (22 nm 5 nm): Φαινόμενα μικροφ καναλιοφ (short-channel effects), όπου το Drain υποβοθκά τθ δθμιουργία καναλιοφ και επθρεάηει το V TH Μειϊνεται το V GS οπότε δεν πάμε ποτζ τελείωσ ςτο «ΟΝ» Αυξημζνο ρεφμα διαρροήσ (I leakage ) διαμζςω του οξειδίου πφλθσ. Σιμερα το πάχοσ είναι 1.2 nm (περίπου ~ 5 άτομα Si). Αντικακιςτϊντασ το SiO2 με HfO2 επιτυγχάνουμε μεγαλφτερο ε r μεγαλφτερο t OX μικρότερο I leakage Υψθλι παραγωγι κερμότθτασ Υψηλή θερμοκραςία Χωρητικότητα των διαςυνδζςεων εξαιτίασ τθσ μείωςθσ του πλάτουσ τουσ και τθσ αφξθςθσ του μικουσ τουσ Μη ικανοποιητική επαναληψιμότητα Αυξημζνο ρεφμα διαρροήσ μεταξφ Drain και Source εξαιτίασ φαινομζνων ςήραγγασ Ναλνειεθηξνληθή Σερλνινγία ΑΕΙ Πεηξαηά Σ.Σ. αξάθεο Παλαγηώηεο 11/7/2016

8 Φαηλόκελα Μηθξνύ Καλαιηνύ Short Channel Effects ηα θαηλόκελα κηθξνύ θαλαιηνύ, ε ηάζε V D : Eπεξεάδεη ηε δεκηνπξγία ηνπ θαλαιηνύ Μεηώλεη ηελ αληίζηαζε ζηελ θαηάζηαζε OFF θαη απμάλεη ην I OFF Μείσζε ηνπ πάρνπο ησλ εκθπηεύζεσλ γηα ην Source θαη ην Drain Μείσζε ηεο ηάζεο ιεηηνπξγίαο V D Μέρξη ηα 22 nm ην θαηλόκελν απηό αληηκεησπηδόηαλ κε ηελ αύμεζε ηνπ doping ηνπ ππνζηξώκαηνο 8 Ναλνειεθηξνληθή Σερλνινγία ΑΕΙ Πεηξαηά Σ.Σ. αξάθεο Παλαγηώηεο 11/7/2016

9 Αύμεζε ηνπ Ρεύκαηνο Δηαξξνήο κέζσ Πύιεο Σν t ox κεηώλεηαη γηα ηελ αύμεζε ηεο επίδξαζεο ηνπ V GS θαη ηε κείσζε ησλ θαηλνκέλσλ Short Channel Νέα Τιηθά Πύιεο Όζν ην t ox πέθηεη ηόζν απμάλεη I leakage Όηαλ ην πάρνο ηνπ SiO 2 έθηαζε ην 1.25 nm ην I leakage εκτινάσθηκε Νέεο Σνπνινγίεο Πύιεο Μεζόδνπο ώζηε λα κπνξέζνπκε λα έρνπκε όιν θαη κεγαιύηεξν C OX ρσξίο κεγάιν I leakage. 9 Ναλνειεθηξνληθή Σερλνινγία ΑΕΙ Πεηξαηά Σ.Σ. αξάθεο Παλαγηώηεο 11/7/2016

10 Αύμεζε ηνπ Ρεύκαηνο Δηαξξνήο κεηαμύ Drain θαη Source ζε θαηάζηαζε OFF 10 1/2 2 * 2 1/2 T exp 2 m q d Ναλνειεθηξνληθή Σερλνινγία ΑΕΙ Πεηξαηά Σ.Σ. αξάθεο Παλαγηώηεο T: Πηζαλόηεηα δηάδνζεο πάλσ από ην θξάγκα θ: ύςνο ηνπ θξάγκαηνο m*: ελεξγόο κάδα ηνπ Si d: πιάηνο ηνπ θξάγκαηνο 11/7/2016

11 Σερλνινγηθή Εμέιημε ησλ MOSFET Νέα Τπνζηξώκαηα

12 Νέα Τπνζηξώκαηα Standard CMOS Si Silicon on Insulator (SOI) SOI: Δηζθίδην Si κε ζηξώκα ζακκέλνπ νμεηδίνπ (Buried Oxide - BOX) 1 κm 12 Ναλνειεθηξνληθή Σερλνινγία ΑΕΙ Πεηξαηά Σ.Σ. αξάθεο Παλαγηώηεο 11/7/2016

13 Σξαλδίζηνξ ζε PD-SOI θαη FD-SOI Πεπιοπιζμόρ ηος Body Effect: Tν θαηλόκελν όπνπ ε VTH επεξεάδεηαη από ηελ ηάζε ηνπ Body Μειωμένα θαινόμενα Short Channel: Μεησκέλε επίδξαζε ηνπ VD ζην ζρεκαηηζκό θαλαιηνύ εμαηηίαο θαιύηεξεο ειεθηξνζηαηηθήο ζπκπεξηθνξάο Οι Fully Depleted διαηάξειρ επιηπέποςν ηη σπήζη μεγαλύηεπων ηάζεων V D εμαηηίαο ηεο πιήξνπο απνγύκλσζεο ηνπ Si Bulk Transistor Partially Depleted Transistor Fully Depleted Transistor 13 Ναλνειεθηξνληθή Σερλνινγία ΑΕΙ Πεηξαηά Σ.Σ. αξάθεο Παλαγηώηεο 11/7/2016

14 Σερλνινγηθή Εμέιημε ησλ MOSFET Νέα Τιηθά Πύιεο

15 Η έλλνηα ηνπ Ιζνδύλακνπ Πάρνπο Ομεηδίνπ Όζν ην t ox πέθηεη ηόζν απμάλεη I leakage Όηαλ ην πάρνο ηνπ SiO 2 έθηαζε ην 1.25 nm ην I leakage εκτινάσθηκε SiON: Όηαλ ην t ox ηνπ SiO N έθηαζε ηα 12.5 nm ην I leakage άξρηζε λα αλεβαίλεη πάξα πνιύ θαη δελ επέηξεπε ηελ πεξαηηέξσ ζκίθξπλζε. Έξεπλα γηα λέα πιηθά πνπ επηηξέπνπλ κεγαιύηεξν πάρνο δηειεθηξηθνύ πύιεο ελώ έρνπλ ηελ ίδηα ρσξεηηθόηεηα (C ox ) > Ομείδην ηνπ Υαθλίνπ (HfO 2 ) Equivalent Oxide Thickness (EOT) Οπιζμόρ: Σν ηζνδύλακν πάρνο ηνπ SiO 2 πνπ ρξεηάδεηαη ώζηε ε ρσξεηηθόηεηα λα είλαη ίζε κε απηή πνπ πεηπραίλεηο κε άιια πιηθά. Δειαδή αλ: t HfO2 C HfO2 t SiO2 C SiO2 Σόηε: EOT: t SiO2 ώζηε C SiO2 = C HfO2

16 Υξήζε Δηειεθηξηθώλ high-ε r (high-k) ncox W 2 I VGS VTH 1 V S V 2 L t ox gate oxide D D DSsat C OX r 0 A t OX Υξήζε HfO 2 αληί SiO 2 p-si => Η αύξηζη ηος ε r (π.σ. με HfO 2 ) μαρ επιηπέπει να αςξήζοςμε και ηο πάσορ t ox και να μειώζοςμε ηο V GS 16 Η αύξηζη ηος t ox μειώνει ηο πεύμα διαπποήρ μέζω ηηρ πύληρ

17 Η εμέιημε ηνπ ΕΟΣ κε βάζε ηα λέα πιηθά πύιεο (10-1 nm) Node: 45nm Gate Dielectric: HfO 2 First use in: Intel Core 2 Extreme QX965

18 Σερλνινγηθή Εμέιημε ησλ MOSFET Νέεο Σνπνινγίεο

19 Η εμέιημε ηνπ ΕΟΣ κε βάζε ηε ζρεδίαζε ηνπ ηξαλδίζηνξ Node: 22nm Transistor Topology: FinFET First use in: Intel Ivy Bridge, Haswell

20 ύγρξνλεο Σνπνινγίεο Transistor I Με ηηο δηαηάμεηο FinFET θαη Gate-All-Around πεξηνξίδνπκε ην θαηλόκελν ηνπ κηθξνύ θαλαιηνύ. Η πεξηνρή απνγύκλσζεο νξίδεηαη από ην πάρνο ηνπ Si θαη όρη από ηεο ηάζε V D 20

21 ύγρξνλεο Σνπνινγίεο Transistor IΙ ncox W 2 I VGS VTH 1 V S V 2 L gate D D DSsat t ox oxide p-si C OX r 0 A t OX Η αύξηζη ηηρ επιθάνειαρ Α μαρ επιηπέπει να αςξήζοςμε και ηο πάσορ t ox 21 Η αύξηζη ηος t ox μειώνει ηο πεύμα διαπποήρ μέζω ηηρ πύληρ

22 ύγρξνλεο Σνπνινγίεο Transistor II TriGate & FinFETs: Node 20 nm 7 nm Χπησιμοποιούνται στοςρ επεξεπγαστέρ τιρ Intel (22 nm): Ivy Bridge, Haswell Gate All Around: Node 5 nm 3.5 nm ε απηήλ ηελ ηερλνινγία ην Si βξίζθεηαη ζε ιεπηέο πηπρέο («Fins»). Η πύιε (Gate) βξίζθεηαη από ηηο 3 πιεπξέο ηνπ transistor. Απμάλεηαη ε ηαρύηεηα θαη κεηώλεηαη ε ελεξγεηαθή θαηαλάισζε. ε απηήλ ηελ ηερλνινγία ε πύιε βξίζθεηαη από έλα λαλνλήκα Si. ε εξεπλεηηθό επίπεδν. Πηζαλόλ InGaAs 22 Ναλνειεθηξνληθή Σερλνινγία ΑΕΙ Πεηξαηά Σ.Σ. αξάθεο Παλαγηώηεο 11/7/2016

23 ύγρξνλεο Σνπνινγίεο Transistor IΙI Gate-All-Around FETs FinFETS 1 κm 23 Ναλνειεθηξνληθή Σερλνινγία ΑΕΙ Πεηξαηά Σ.Σ. αξάθεο Παλαγηώηεο 11/7/2016

24 Σερλνινγηθή Εμέιημε ησλ MOSFET Νέα Τιηθά Καλαιηνύ

25 Νέα Τιηθά γηα Μεγαιύηεξε Κηλεηηθόηεηα Φνξέσλ Μεγαιύηεξε Κηλεηηθόηεηα Φνξέσλ ncox W I VGS VTH V S V 2 L 2 1 D D DSsat Σύνθεηοι Ημιαγωγοί GaAs InP InGaAs Υξεζηκνπνηνύληαη ζηα αλαινγηθά ηκήκαηα ησλ ηειεπηθνηλσληαθώλ ζπζηεκάησλ εμαηηίαο ηεο κεγαιύηεξεο ηαρύηεηαο, ηνπ ρακεινύ ζνξύβνπ θαη ηεο ρακειόηεξεο θαηαλάισζεο Υλικά Βαζιζμένα ζηον Ανθπακα C Graphene Carbon Nanotubes Πνιιά ππνζρόκελεο ηερλνινγίεο. Εηδηθά ην γξαθέλην έρεη πνιύ πςειή θηλεηηθόηεηα όηαλ είλαη ζε αησξνύκελε κεκβξάλε. 1 κm

26 Γξαθέλην (Graphene) Nobel 2010! Andre Geim Konstantin Novoselov 26 Ναλνειεθηξνληθή Σερλνινγία ΑΕΙ Πεηξαηά Σ.Σ. αξάθεο Παλαγηώηεο 11/7/2016

27

28 ΙV Η Εμέιημε ησλ MOSFET Σέινο γηα ζήκεξα Νανοηλεκηπονική Τεσνολογία Θεωπία: Δεπηέξα, 09:00 12:00 Επγαζηήπιο: Σξίηε, 09:00 11:00 28 Ναλνειεθηξνληθή Σερλνινγία ΑΕΙ Πεηξαηά Σ.Σ. αξάθεο Παλαγηώηεο 11/7/2016