Σχετικά έγγραφα
Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων

Βασικές CMOS Λογικές οικογένειες (CMOS και Domino)

Καθυστέρηση στατικών πυλών CMOS

Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων

Εργαστηριακή άσκηση. Θεωρητικός και πρακτικός υπολογισμός καθυστερήσεων σε λογικά δίκτυα πολλών σταδίων

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (9 η σειρά διαφανειών)

Εργαστηριακή άσκηση. Θεωρητικός και πρακτικός υπολογισμός καθυστερήσεων σε αναστροφείς CMOS VLSI

Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων. Δεληγιαννίδης Σταύρος Φυσικός, MsC in Microelectronic Design

Ανάλυση Ηλεκτρικών Κυκλωμάτων

ΛΥΣΕΙΣ ΕΞΕΤΑΣΗΣ ΣΤΟ ΜΑΘΗΜΑ «ΗΛΕΚΤΡΟΝΙΚΑ ΙΙ» ΗΜΕΡΟΜΗΝΙΑ: 23/06/2016 ΜΟΝΟ ΓΙΑ ΤΟΥΣ ΕΠΙ ΠΤΥΧΙΩ ΦΟΙΤΗΤΕΣ

ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ

Κεφάλαιο 4 o και 6 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Καθυστέρηση ιάδοσης Σήματος 2

Κεφάλαιο 11. Κυκλώματα Χρονισμού

Ανάλυση Ηλεκτρικών Κυκλωμάτων

ΔΙΔΑΣΚΩΝ: Λ. ΜΠΙΣΔΟΥΝΗΣ ΛΥΣΕΙΣ ΕΞΕΤΑΣΗΣ ΣΤΟ ΜΑΘΗΜΑ «ΤΕΧΝΟΛΟΓΙΑ ΜΕΤΡΗΣΕΩΝ» ΗΜΕΡΟΜΗΝΙΑ: 28/01/2015

Άσκηση 6 ΔΙΟΔΟΣ ZENER ΚΑΙ ΠΟΛΛΑΠΛΑΣΙΑΣΤΕΣ ΤΑΣΗΣ

Κεφάλαιο 4 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Λογικός Φόρτος 2

Ανάλυση Ηλεκτρικών Κυκλωμάτων

Ανάλυση Ηλεκτρικών Κυκλωμάτων

Δεύτερο Σετ Φροντιστηριακών ασκήσεων Ψηφιακών Ηλεκτρονικών. Δρ. Χ. Μιχαήλ

2 η ενότητα ΤΑ ΤΡΑΝΖΙΣΤΟΡ ΣΤΙΣ ΥΨΗΛΕΣ ΣΥΧΝΟΤΗΤΕΣ

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙΔΕΥΤΙΚΟ ΙΔΡΥΜΑ ΠΕΛΟΠΟΝΝΗΣΟΥ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ Τ.Ε. ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ.

Ανάλυση Ηλεκτρικών Κυκλωμάτων

ΛΥΣΕΙΣ ΕΞΕΤΑΣΗΣ ΣΤΟ ΜΑΘΗΜΑ «ΗΛΕΚΤΡΟΝΙΚΑ ΙΙ» ΗΜΕΡΟΜΗΝΙΑ: 12/09/2013

Ανάλυση Ηλεκτρικών Κυκλωμάτων

ΑΣΚΗΣΗ 7. ΘΕΜΑ 1ο MINORITY A B C. C out

Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων 6: Ταχύτητα Κατανάλωση Ανοχή στον Θόρυβο

4 η διάλεξη Καθυστέρηση Διασυνδέσεων Μοντέλο Elmore

2 η Εργασία Ημερομηνία Αποστολής : 21 Ιανουαρίου Άσκηση 1. Να υπολογίσετε τα παρακάτω όρια χρησιμοποιώντας τον Κανόνα του L Hopital:

ΜΟΝΤΕΛΑ ΕΝΙΣΧΥΤΩΝ ΚΑΙ ΑΠΟΚΡΙΣΗ ΣΥΧΝΟΤΗΤΑΣ ΔΙΑΛΕΞΗ 4

Ανάλυση Ηλεκτρικών Κυκλωμάτων

ΕΡΓΑΣΤΗΡΙO ΗΛΕΚΤΡΟΝΙΚΗΣ ΕΡΩΤΗΣΕΙΣ

Ανάλυση Ηλεκτρικών Κυκλωμάτων

ΔΙΑΓΩΝΙΣΜΑ ΣΤΗΝ ΑΠΛΗ ΑΡΜΟΝΙΚΗ ΤΑΛΑΝΤΩΣΗ

ΗΛΕΚΤΡΙΚΑ ΚΥΚΛΩΜΑΤΑ-ΑΝΑΛΥΣΗ ΚΑΙ ΣΧΕΔΙΑΣΜΟΣ Ι, ΦΕΒΡΟΥΑΡΙΟΣ i 1 i 2

Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Εργαστήριο Κυκλωμάτων και Μετρήσεων

Απόκριση συχνότητας ενισχυτή CE (I)

του διπολικού τρανζίστορ

Πόλωση των Τρανζίστορ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

Εισαγωγή. Στατική Λειτουργία V DD Q P Q N Q N =SAT QP=LIN QN=LIN Q P =SAT. Vi (Volts)

4 η ΕΝΟΤΗΤΑ. Το MOSFET

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Δίοδοι, BJT και MOSFET ως Διακόπτες 2

Κεφάλαιο 3. Λογικές Πύλες

ΚΕΦΑΛΑΙΟ 4 ο : ΑΝΙΣΩΣΕΙΣ ΤΟ 2 Ο ΘΕΜΑ

4 η ενότητα ΕΝΙΣΧΥΤΕΣ ΠΟΛΛΩΝ ΒΑΘΜΙΔΩΝ

Πολυσύνθετες πύλες. Διάλεξη 11

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙΔΕΥΤΙΚΟ ΊΔΡΥΜΑ ΑΘΗΝΑΣ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ ΒΙΟΪΑΤΡΙΚΗΣ ΤΕΧΝΟΛΟΓΙΑΣ

Τελεστικοί Ενισχυτές. Σπύρος Νικολαΐδης Αναπληρωτής Καθηγητής Τομέας Ηλεκτρονικής & ΗΥ Τμήμα Φυσικής

ΑΣΚΗΣΗ 206 ΑΠΛΟΠΟΙΗΣΗ ΚΥΚΛΩΜΑΤΩΝ - ΜΕΤΑΦΟΡΑ ΜΕΓΙΣΤΗΣ ΙΣΧΥΟΣ

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ ΠΑΤΡΑΣ 06/02/2009 ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΙΑΣ

Επιπλέον, για ευκολία στις πράξεις ορίζουμε τις παρακάτω μεταβλητές

12. ΑΝΙΣΩΣΕΙΣ Α ΒΑΘΜΟΥ. είναι δύο παραστάσεις μιας μεταβλητής x πού παίρνει τιμές στο

ΔΙΔΑΣΚΩΝ: Λ. ΜΠΙΣΔΟΥΝΗΣ ΛΥΣΕΙΣ ΕΞΕΤΑΣΗΣ ΣΤΟ ΜΑΘΗΜΑ «ΤΕΧΝΟΛΟΓΙΑ ΜΕΤΡΗΣΕΩΝ» ΗΜΕΡΟΜΗΝΙΑ: 18/09/2013

ΑΠΑΝΤΗΣΕΙΣ. Επιµέλεια: Οµάδα Φυσικών της Ώθησης

ΛΥΣΕΙΣ ΕΞΕΤΑΣΗΣ ΣΤΟ ΜΑΘΗΜΑ «ΗΛΕΚΤΡΟΝΙΚΑ ΙΙ» ΗΜΕΡΟΜΗΝΙΑ: 05/02/2013

ΘΕΜΑ 1 ο (3 μονάδες):

Τελεστικοί Ενισχυτές

Συνδυασμοί αντιστάσεων και πηγών

ΒΟΗΘΗΤΙΚΕΣ ΣΗΜΕΙΩΣΕΙΣ ΣΤΑ ΓΕΝΙΚΑ ΜΑΘΗΜΑΤΙΚΑ

ΑΝΑΛΥΣΗ ΤΟ ΓΕΝΙΚΟ ΠΛΑΝΟ 2019Κ4-1

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΤΕΧΝΟΛΟΓΙΑΣ MOS KAI CMOS

Σχεδίαση Αναλογικών Κυκλωμάτων VLSI

Διαφορικοί Ενισχυτές

Ερωτήσεις στην ενότητα: Γενικά Ηλεκτρονικά

Να σχεδιαστεί ένας ενισχυτής κοινού εκπομπού (σχ.1) με τα εξής χαρακτηριστικά: R 2.3 k,

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I 4 η Εργαστηριακή Άσκηση

ΗΛΕΚΤΡΟΝΙΚΗ IΙ Ενότητα 5

ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ & ΣΥΣΤΗΜΑΤΑ

7 η διάλεξη Ακολουθιακά Κυκλώματα

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I

Να εξετάσετε αν είναι συναρτήσεις πυκνότητας πιθανότητας, κι αν είναι να υπολογίσετε τη συνάρτηση κατανομής πιθανότητας F x (x).

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Οικογένειες Ολοκληρωμένων Κυκλωμάτων Ψηφιακής Λογικής

ΛΥΣΕΙΣ ΕΞΕΤΑΣΗΣ ΣΤΟ ΜΑΘΗΜΑ «ΗΛΕΚΤΡΟΝΙΚΑ ΙΙ» ΗΜΕΡΟΜΗΝΙΑ: 26/01/2017

K15 Ψηφιακή Λογική Σχεδίαση 6: Λογικές πύλες και λογικά κυκλώματα

ΕΡΓΑΣΤΗΡΙΟ ΗΛΕΚΤΡΟΝΙΚΗΣ

Μαθηματικά Προσανατολισμού Γ Λυκείου Κανιστράς Δημήτριος. Συναρτήσεις Όρια Συνέχεια Μια πρώτη επανάληψη Απαντήσεις των ασκήσεων

K15 Ψηφιακή Λογική Σχεδίαση 7-8: Ανάλυση και σύνθεση συνδυαστικών λογικών κυκλωμάτων

ΒΑΣΙΚΕΣ ΑΡΧΕΣ ΨΗΦΙΑΚΗΣ ΤΕΧΝΟΛΟΓΙΑΣ. Κεφάλαιο 3

Δ1. Δ2. Δ3. Δ4. Λύση Δ1. Δ2. Δ3. Δ4.

Ηλεκτρονική. Ενότητα 5: DC λειτουργία Πόλωση του διπολικού τρανζίστορ. Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών

ΤΙ ΕΙΝΑΙ Η ΗΛΕΚΤΡΟΝΙΚΗ;

Εργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI

ΘΕΜΑ : ΒΑΣΙΚΕΣ ΣΥΝΔΕΣΜΟΛΟΓΙΕΣ ΤΕΛΕΣΤΙΚΟΥ ΕΝΙΣΧΥΤΗ. ΔΙΑΡΚΕΙΑ: 1περίοδος

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗΣ

K14 Αναλογικά Ηλεκτρονικά 9: Διαφορικός Ενισχυτής Τελεστικός Ενισχυτής

Ηλεκτρονική. Ενότητα 7: Βασικές τοπολογίες ενισχυτών μιας βαθμίδας με διπολικά τρανζίστορ. Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών

ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΣΧΟΛΗ ΘΕΤΙΚΩΝ ΕΠΙΣΤΗΜΩΝ ΤΜΗΜΑ ΦΥΣΙΚΗΣ

HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI

Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων

Παράδειγμα 14.2 Να βρεθεί ο μετασχηματισμός Laplace των συναρτήσεων

Σχεδίαση Ηλεκτρονικών Κυκλωμάτων RF

Ηλεκτρική και Μηχανική ταλάντωση στο ίδιο φαινόμενο

Ενισχυτής κοινής πηγής (common source amplifier)

Αριθμητική Ανάλυση και Εφαρμογές

Κεφάλαιο 26 DC Circuits-Συνεχή Ρεύματα. Copyright 2009 Pearson Education, Inc.

ΟΜΑΔΑ Α. Α.3. Η λογική συνάρτηση x + x y ισούται με α. x β. y γ. x+y δ. x

6. Τελεστικοί ενισχυτές

Φυσική για Μηχανικούς

Μικροηλεκτρονική - VLSI

Transcript:

Φόρτιση πυκνωτή μέσω αντίστασης Εάν αρχικά, η τάση στο άκρο του πυκνωτή είναι 0, τότε V DD V(t) για την τάση σε χρόνο t, V(t) θα έχουμε V t ( t ) (1 e ) V DD

Αποφόρτιση πυκνωτή Εάν αρχικά, η τάση στο άκρο του πυκνωτή είναι V DD, τότε για την τάση σε χρόνο t, V(t) θα έχουμε V ( t) t e V DD V(t)

Τι είναι το γινόμενο Όπως φαίνεται από τους παραπάνω τύπους δεν ενδιαφέρει μεμονωμένα η αντίσταση και η χωρητικότητα αλλά το γινόμενο τους (γινόμενο ) Για παράδειγμα η συνάρτηση V(t) είναι η ίδια για 10 kω και 10 pf η 0 kω και 5pF Το γινόμενο μονάδες χρόνου ((V/I)x(Q/V)Q/I)

Προσοχή το γινόμενο δεν μας δίνει το χρόνο που θέλει να ολοκληρωθεί η διαδικασία. (Αυτός είναι άπειρος) Το γινόμενο μας επιτρέπει εύκολα να συγκρίνουμε διαφορετικές σχεδιάσεις ως προς την ταχύτητα. (Εάν το γινόμενο είναι φορές μεγαλύτερο αναμένουμε και η διαδικασία να είναι φορές ποιο αργή). Πρακτικά μπορούμε να θεωρήσουμε ότι μια διαδικασία ολοκληρώνεται σε 3 φορές το γινόμενο

MOS και γινόμενο Για να χρησιμοποιήσουμε το γινόμενο θα πρέπει να αντικαταστήσουμε τα τρανζίστορ με πυκνωτές και αντιστάσεις Τυπικά αντικαθιστούμε το τρανζίστορ με μια αντίσταση και ένα πυκνωτή Ο πυκνωτής αντιπροσωπεύει την χωρητικότητα της πύλης (εναλλακτικά μπορούμε να έχουμε και επιπλέον παρασιτικούς πυκνωτές)

Η αντίσταση συνδέει την πηγή με την εκροή. Εάν το τρανζίστορ είναι ενεργό τότε έχουμε μία ισοδύναμη αντίσταση (effective resistace) Εάν το τρανζίστορ δεν είναι ενεργό τότε θεωρούμε ότι δεν υπάρχει σύνδεση μεταξύ πηγής και καταβόθρας (η ισοδύναμη αντίσταση θα είναι άπειρη) Η τιμής της ισοδύναμη αντίστασης είναι αντιστρόφως ανάλογη του πλάτους του τρανζίστορ W ανάλογη του πλάτους του τρανζίστορ W

Η τιμής της ισοδύναμη αντίστασης είναι ανάλογη του μήκους του τρανζίστορ L Στην πραγματικότητα η αντίσταση ανάμεσα στην πηγή και την καταβόθρα ενός τρανζίστορ ρδεν είναι σταθερή αλλά μεταβάλλεται ανάλογα με τις εφαρμοζόμενες τάσεις. Η ισοδύναμη αντίσταση θα ήταν αυτή που θα είχε το ίδιο αποτέλεσμα Για τιμές της τάσης τροφοδοσίας αρκετά μεγαλύτερες της τάσης κατωφλίου η ισοδύναμη αντίσταση είναι αντιστρόφως ανάλογη της τάσης τροφοδοσίας

Προσοχή Δεν υπάρχει γινόμενο για ένα τρανζίστορ Στην τυπική περίπτωση η χωρητικότητα της πύλης και η ισοδύναμη αντίσταση του τρανζίστορ ανήκουν σε διαφορετικά επίπεδα. Τυπικά (εάν αγνοήσουμε παρασιτικές χωρητικότητες) υπολογίζουμε μια ισοδύναμη αντίσταση είτε για το p MOS είτε για το MOS δίκτυο (ανάλογα με ποιο είναι ενεργό)

Ισοδύναμα κυκλώματα για τρανζίστορ D D Άπειρη αντίσταση G G S S Ενεργό MOS Ανενεργό MOS

D D Άπειρη αντίσταση G G S S Ενεργό p MOS Ανενεργό p MOS

Παράδειγμα Θεωρούμε μία πύλη NAND με ισοδύναμη αντίσταση για κάθε MOS τρανζίστορ 6 KΩ και γιαp MOS τρανζίστορ 10 KΩ. Εάν στην έξοδο της πύλης είναι συνδεδεμένος πυκνωτής με χωρητικότητα η 50 ff υπολογίστε το γινόμενο για τις ακόλουθες μεταβολές στην είσοδο 01 σε 11 11 σε 00 Η μόνη χωρητικότητα που λαμβάνουμε υπόψη είναι ηχωρητικότητα η

01 σε 11 Α Β Α Β 6 KΩ 6 KΩ 50 ff ό ( 6ΚΩ 6ΚΩ) 50 ff 1 50 ps 600 ps 0. 6s γινό μενο )

11 σε 00 Α Β 10 KΩ 10 KΩ 50 ff Α Β 10ΚΩ 10ΚΩ γιν ό μενο 50 ff 5 50 ps 50 ps 0. 5 s 10KΩ 10ΚΩ

Κανόνες Για μεταβολή από λογικό 0 σε λογικό 1 χρησιμοποιούμε την ισοδύναμη αντίσταση που δίνει το τμήμα p MOS Το τμήμα MOS πρέπει να έχει άπειρη αντίσταση Αντικαθιστούμε τρανζίστορ p MOS με την ακόλουθη λογική Εάν η πύλη του τρανζίστορ έχει τελική λογική τιμή 0 αντικαθιστάτε από ισοδύναμη αντίσταση Εάν η πύλη του τρανζίστορ έχει τελική ήλογική τιμή ή 1 αντικαθιστάτε από άπειρη αντίσταση

Για μεταβολή από λογικό 1 σε λογικό 0 χρησιμοποιούμε την ισοδύναμη αντίσταση που δίνει το τμήμα MOS Το τμήμα p MOS πρέπει να έχει άπειρη αντίσταση α Αντικαθιστούμε τρανζίστορ MOS με την ακόλουθη λογική Εάν η πύλη του τρανζίστορ έχει τελική λογική τιμή 1 αντικαθιστάτε από ισοδύναμη αντίσταση Εάν η πύλη του τρανζίστορ έχει τελική λογική τιμή 0 αντικαθιστάτε από άπειρη αντίσταση

Ερώτηση Γιατί έχουμε ζεύγος τιμών εισόδου αφού για το γινόμενο χρησιμοποιούμε μόνο τις τελικές τιμές; Γιατί καθυστέρηση υπάρχει (και κατά συνέπεια γινόμενο ) μόνο όταν υπάρχει αλλαγή της λογικής τιμής της εξόδου Δεν έχει νόημα να υπολογίσουμε γινόμενο για αλλαγή στις εισόδους από 10 σε 00.

Παράδειγμα Θεωρήστε τις ακόλουθες πύλες A B A 300 ff B

Όλα τα τρανζίστορ της πύλης NAND είναι ελάχιστου μεγέθους με Ισοδύναμη αντίσταση για τα p MOS τρανζίστορ 10 KΩ Ισοδύναμη αντίσταση για τα MOS τρανζίστορ 5KΩ Χωρητικότητα η πύλης για κάθε τρανζίστορ ρ 50 ff Τα τρανζίστορ του αναστροφέα έχουν ελάχιστο μήκος και για το πλάτος τους υπάρχουν οι ακόλουθες 4 επιλογές i) MOS ελάχιστο πλάτος, p MOS ελάχιστο πλάτος ii) MOS ελάχιστο πλάτος, p MOS 15φορές 1.5 το ελάχιστο πλάτος iii) MOS 1.5 φορές ελάχιστο πλάτος, p MOS 1.5 φορές το ελάχιστο πλάτος iv) MOS ελάχιστο πλάτος, p MOS φορές το ελάχιστο πλάτος

Ποια λύση οδηγεί σε ελάχιστη καθυστέρηση μέσω των δύο πυλών; Ποια λύση έχει τη χαμηλότερη κατανάλωση; Ποια λύση έχει το ελάχιστο γινόμενο ενέργειας καθυστέρησης; Ως καθυστέρηση θεωρήστε τη μέγιστη σε κάθε περίπτωση Θεωρήστε ότι οι μόνες χωρητικότητες η που λαμβάνουμε υπόψη είναι οι χωρητικότητες πύλης κάθε τρανζίστορ ρ και ηχ χωρητικότητα η (300 ff στην έξοδο)

Περίπτωση (i) Καθυστέρηση Για άνοδο στην έξοδο (3 5KΩ) (50fF50fF)(10KΩ 300fF)...4.5s 50fF) (10KΩ Για κάθοδο στην έξοδο (10KΩ) (50fF50fF)(5KΩ 300fF)...5s Ενέργεια ανάλογη της χωρητικότητας a a ((100fF)(300fF))a 400fF (όπου a συνάρτηση της τάσης λειτουργίας) ) Γινόμενο ενέργειας καθυστέρησης (4.5s) a (400fF)a 1.8 18 s pf

Περίπτωση (ii) Καθυστέρηση Για άνοδο στην έξοδο (3 5KΩ) (50fF50fF 1.5)((10KΩ/1.5) 300fF)...3.875s Για κάθοδο στην έξοδο (10KΩ) (50fF50fF (50fF 1.5)(5KΩ 300fF)...75s... Ενέργεια ανάλογη της χωρητικότητας a a ((15fF)(300fF))a 45fF (όπου a συνάρτηση της τάσης λειτουργίας) Γινόμενο ενέργειας καθυστέρησης (3.875s) a (45fF)a 1.646875 s pf

Περίπτωση (iii) Καθυστέρηση Για άνοδο στην έξοδο (3 5KΩ) (50fF 1.5 50fF 1.5 )((10KΩ/1.5) 300fF)...4.5s Για κάθοδο στην έξοδο (10KΩ) (50fF 1.5 50fF 1.5 )((5KΩ/1.5) 300fF)...5s Ενέργεια ανάλογη της χωρητικότητας a a ((150fF)(300fF))a 450fF (όπου a συνάρτηση της τάσης λειτουργίας) ) Γινόμενο ενέργειας καθυστέρησης (4.5s) a (450fF)a 1.915 1 s pf

Περίπτωση (iv) Καθυστέρηση Για άνοδο στην έξοδο (3 5KΩ) (50fF50fF )((10KΩ/) ((10KΩ/) 300fF)...3.75s 3.75s Για κάθοδο στην έξοδο (10KΩ) (50 ff50ff )(5KΩ 300fF)...3s Ενέργεια ανάλογη της χωρητικότητας a a ((150fF)(300fF))a 450fF (όπου a συνάρτηση της τάσης λειτουργίας) ) Γινόμενο ενέργειας καθυστέρησης (3.75s) a (450fF)a 1.6875 1 s pf

γινόμενο με πολλαπλά στάδια IN 1 OUT 1 Σε αυτή την περίπτωση το γινόμενο είναι 1 (1) ) ή 1 1(1) )

Γενικότερη περίπτωση IN 1... OUT 1 Το γινόμενο είναι i 1 ( ) ή ( i j ) i j i j i 1 i j 1

Υπολογισμός γινομένου για δύο τμήματα Ας θεωρήσουμε ένα τμήμα από i1 μέχρι k και ένα δεύτερο τμήμα από ik1 μέχρι Το πρώτο τμήμα έχει συνολική αντίσταση γινόμενο k A i k i 1 i 1 ( ) A i k j i j

Το δεύτερο τμήμα έχει συνολική χωρητικότητα γινόμενο B i i k 1 ( ) B i i k 1 j i j

Το συνολικό γινόμενο είναι i j j k i i i j j k i i i j j i i ) ( ) ( ) ( 1 1 1 k k k k B B k i j j k i i B k j j k i j j k i i )) ( ( )) ( ( 1 1 1 B B k i i A B B k i i k i j j k i i ) ( ) ( )) ( ( 1 1 1 B B A A

ό ό άδ γινόμενο για όμοια στάδια Ας θεωρήσουμε ότι i για κάθε i1,.., και i για κάθε i1,.., 1) ( ) ( ) ( j i (1)) ) ( ) ( ( 1) ( 1 1 1 i i i j i i j i i j i ) 1) ( ( ) 1) ( (1) ( 1 1 1 1 1 i i i i i 1) ( ) 1) ( ( 1 i

Πύλη με εσωτερικές χωρητικότητες Ας θεωρήσουμε την ακόλουθη πύλη A B 3300 ff B 10 ff A 110 ff

Υπολογίστε το γινόμενο για την ακόλουθη μεταβολή στις εισόδους (AB110) (AB111) εάν η ισοδύναμη αντίσταση για κάθε MOS τρανζίστορ είναι 5 KΩ.

Οι αντιστάσεις των τρανζίστορ A, B και είναι ίσες με 5KΩ To γινόμενο είναι A (13) 3) B (3) 3) 3 ((13) (3) 3) 5KΩ (30fF310fF300fF)..4.65s

Γενική περίπτωση πύλης NAND Ας θεωρήσουμε την πύλη NAND εισόδων. Η πύλη θα έχει p MOS τρανζίστορ παράλληλα στο p MOS τμήμα MOS τρανζίστορ σε σειρά στο MOS τμήμα Ας θεωρήσουμε επίσης ότι υπάρχουν παρασιτικές χωρητικότητες προς το υπόβαθρο από την πηγή και την καταβόθρα σε κάθε τρανζίστορ

Για απλότητα ας θεωρήσουμε ότι όλα τα τρανζίστορ είναι ελάχιστου μεγέθους με όλες τις παρασιτικές χωρητικότητες ίσες με και ότι η ισοδύναμη αντίσταση είναι για τα MOS τρανζίστορς και p για τα p MOS. Στην έξοδο θεωρώ χωρητικότητα L Στην περίπτωση που έχω εισόδους θα έχω MOS τρανζίστορς σε σειρά με παρασιτική χωρητικότητα ανάμεσα σε κάθε ζεύγος από τρανζιστορ

Στο τελευταίο MOS συνδέονται παρασιτικές χωρητικότητες από τις καταβόθρες των p MOS τρανζίστορ παρασιτική χωρητικότητα της καταβόθρας του MOS Και τέλος L η χωρητικότητα που οδηγείται από την πύλη

A1 Α... Α A L (1) A 1 A... A1

Για την αποφόρτιση το κύκλωμα έχει στάδια Τα πρώτα 1 στάδια έχουν αντίσταση και χωρητικότητα το καθένα το τελευταίο στάδιο έχει επίσης αντίσταση αλλά χωρητικότητα L (1) Χωρίζουμε το κύκλωμα σε δύο τμήματα Τμήμα Α που περιλαμβάνει τα 1 πρώτα στάδια Τμήμα Β που περιλαμβάνει το τελευταίο στάδιο

Για το πρώτο τμήμα το γινόμενο A είναι A ( 1) ( 1) Και η αντίσταση A είναι A ( 1 )

Για το δεύτερο τμήμα το γινόμενο B είναι B ( ( 1) ) L Και η χωρητικότητα για το δεύτερο τμήμα είναι B ( 1 ) L

Σ λ ό Συνολικό Το συνολικό γινόμενο θα είναι: B B A A ) 1) 1) (( 1)) ( 1) ( 1) ( 1) ( (( )) 1) ( ( ( ) 1) ( ( ) 1) (( 1)) ( ( L L L ) ( ) 1) 1 (( L L

Εναλλακτική Λύση Το πρώτο τμήμα αποτελείται από στάδια με αντίσταση και χωρητικότητα το καθένα και το δεύτερο τμήμα αποτελείται από ένα στάδιο με μηδενική αντίσταση και χωρητικότητα ( 1) L Για το πρώτο τμήμα θα έχω

Το γινόμενο θα είναι ) 1 ( 1) ( Και η αντίσταση θα είναι

Για το δεύτερο τμήμα θα έχω Το γινόμενο, D θα είναι μηδενικό εφόσον η αντίσταση σε αυτό το τμήμα είναι μηδενική Ηχ χωρητικότητα η α D θα είναι D ( 1) L

Σ λ ό Συνολικό Το συνολικό γινόμενο θα είναι D D ) 1)) ( 1) ((( 0 ) 1) ( ( ) ( ) 1) ( ( L L ) ) (( ) 1)) ( 1) ((( L L ) ( L

Αριθμός Γινόμενο Παράδειγμα εισόδων 1 055s 0.55 Για 5 KΩ, 5 ff και L 100 ff έχω τα 1.0 s ακόλουθα αποτελέσματα 3 1.95 s 4.80 s 5 3.75 s 6 480s 4.80 7 5.95 s 8 7.0 s 9 8.55 s 10 10.00 s

Γινόμενο για γραμμή Ας υποθέσουμε ότι έχουμε μία γραμμή με τα ακόλουθα χαρακτηριστικά r10 Ω/μm / (αντίσταση ί ανά μονάδα μήκους) ) c10 af/μm (χωρητικότητα ανά μονάδα μήκους) l1000 μm (μήκος γραμμής) Ποιό είναι το γινόμενο της γραμμής;

Υπόθεση 1 Η γραμμή αποτελείται από 10 τμήματα Άρα κάθε τμήμα έχει μήκος 1000μm/10100μm Η αντίσταση ενός τμήματος θα είναι 100μm επί 10 Ω/μm ίση με 1000Ω Η χωρητικότητα ενός τμήματος θα είναι 100μm επί 10aF/μm ίση με 1000 af

Υποθέτοντας ότι η χωρητικότητα είναι "συγκεντρωμένη" στο τέλος του τμήματος θα έχω ένα κύκλωμα 10 σταδίων με αντίσταση 1000 Ω και χωρητικότητα 1000 af ανά στάδιο. Άρα το γινόμενο είναι (10 1) 10 1000 Ω 1000aF 0. 055s

Υπόθεση Η γραμμή αποτελείται από 100 τμήματα Άρα κάθε τμήμα έχει μήκος 1000μm/10010μm Η αντίσταση ενός τμήματος θα είναι 10μm επί 10 Ω/μm ίση με 100Ω Η χωρητικότητα ενός τμήματος θα είναι 10μm επί 10aF/μm ίση με 100 af

Υποθέτοντας ότι η χωρητικότητα είναι "συγκεντρωμένη" στο τέλος του τμήματος θα έχω ένα κύκλωμα 100 σταδίων με αντίσταση 100 Ω και χωρητικότητα 100 af ανά στάδιο. Άρα το γινόμενο είναι: (100 1) 100 100 Ω 100aF 0. 0505s

Υπόθεση 3 Η γραμμή αποτελείται από τμήματα Άρα κάθε τμήμα έχει μήκος 1000μm/ Η αντίσταση ενός τμήματος θα είναι 1000μm/ επί 10 Ω/μm ίση με 10000Ω/ Η χωρητικότητα ενός τμήματος θα είναι 1000μm/ επί 10 af/μm ίση με 10000aF/

Υποθέτοντας ότι η χωρητικότητα είναι "συγκεντρωμένη" στο τέλος του τμήματος θα έχω ένα κύκλωμα σταδίων με αντίσταση 10000Ω/ και χωρητικότητα 10000aF/ ανά στάδιο. Άρα το γινόμενο είναι ( 10000Ω / ) ( 10000αF / ) ( 1) 0.05s 1 Το όριο για τείνει στο άπειρο είναι 1 lim (0.05s ) 0.05s

Γενική περίπτωση Έχω τμήματα μήκος l/ αντίσταση r(l/) χωρητικότητα c(l/) Γινόμενο r l l ( 1) r c l c 1

Το όριο για τείνει στο άπειρο είναι: r c l 1 lim r c l

Γραμμή με χωρητικότητα στο τέλος της Ας υποθέσουμε ότι έχουμε μία γραμμή με τα ακόλουθα χαρακτηριστικά r10 Ω/μm (αντίσταση ανά μονάδα μήκους) c10 af/μm (χωρητικότητα ανά μονάδα μήκους) l1000 μm (μήκος γραμμής) Μια χωρητικότητα 50 ff στο τέλος της γραμμής Ποιό είναι το γινόμενο του κυκλώματος;

Υποθέτουμε ότι έχουμε δύο τμήματα Τη Γραμμή Τον Πυκνωτή Για τη γραμμή έχω Γινόμενο r c l 10Ω / μm 10aF / μm (1000μm) 100asec1000 A 0. 05s Αντίσταση A r l 10Ω / μm 1000 μm 10KΩ A

Για τον πυκνωτή έχω: Γινόμενο μηδέν, δεν υπάρχει αντίσταση ( B 0) Χωρητικότητα 50 ff, ( B 50 ff) Συνολικά θα έχω: total A A B B 0.05s 10KΩ 50 0.05 s 0.5 s 0. 55 s ff 0

Τι θα γινότανε εάν το μήκος της γραμμής ήταν δεκαπλάσιο; Για τη γραμμή έχω Γινόμενο r c l 10Ω / μm 10aF / μm (10000μm) 100asec10000 A 5s Αντίσταση A r l 10Ω / μm 10000μm 100KΩ

Συνολικά θα έχω: total A A B B 5 s 100KΩ 50 ff 0 5 s 5s 10s

γινόμενο με αναστροφέα στην είσοδο Ας υποθέσω ότι έχω αναστροφέα με τα ακόλουθα χαρακτηριστικά Χωρητικότητα η εισόδου 50 ff Ισοδύναμη αντίσταση και για το MOS και για το p MOS trasistor 10KΩ Πιο είναι το γινόμενο εάν τοποθετήσω τον αναστροφέα στην είσοδο της γραμμής

Η γραμμή παραμένει η ίδια r10 Ω/μm (αντίσταση ανά μονάδα μήκους) c10 af/μm (χωρητικότητα ό ανά μονάδα μήκους) ) l10000 μm (μήκος γραμμής) Μια χωρητικότητα 50 ff στο τέλος της γραμμής

Μπορώ να υποθέσω ότι έχω δύο τμήματα Το πρώτο είναι ο αναστροφέας με Αντίσταση A 10KΩ Γινόμενο A 0, η χωρητικότητα είναι μηδέν Το δεύτερο τμήμα είναι η γραμμή με τον πυκνωτή στην έξοδο της Το γινόμενο το έχουμε υπολογίσει και είναι 10s H χωρητικότητα B θα είναι το άθροισμα της χωρητικότητας της γραμμής lie και της χωρητικότητας στην έξοδο load

Άρα το γινόμενο θα είναι s m m af ff K s l c ff K s K load lie B B A A 10 ) 10000 / 10 (50 10 10 ) (50 10 10 ) ( 10 0 Ω Ω Ω μ μ s s s s ff K s ff ff K s m m a f s l c f 11.5 10 1.5 10 150 10 10 ) 100 (50 10 0 ) 0000 / 0 (50 0 0 ) (50 0 Ω Ω μ μ

Γενική περίπτωση ή δ ί ό ί Γραμμή που οδηγείται από αντίσταση driver Μήκος γραμμής l, αντίσταση ανά μονάδα μήκους r και χωρητικότητα ανά μονάδα μήκους c Χωρητικότητα στη έξοδο load

Χωρίζω το κύκλωμα σε δύο τμήματα Τμήμα Α, περιλαμβάνει την αντίσταση driver Τμήμα Β, περιλαμβάνει την γραμμή και τη χωρητικότητα load Το τμήμα Β το χωρίζω σε δύο τμήματα και D Τμήμα, περιλαμβάνει την γραμμή, με χωρητικότητα L και αντίσταση L Τμήμα D, περιλαμβάνει τη χωρητικότητα load

Το γινόμενο είναι [ ] ) ( 0 D D D driver B B A A 0 ) ( l c r load L load L driver ) ( l r l c r l c load load driver ) ( l c r l r c load driver load driver

Εναλακτική ήλύση Το γινόμενο για τρία διαδοχικά δ τμήματα (καθένα με οποιοδήποτε αριθμό διαδοχικών σταδίων) δίνεται από A B A ( B ) B Χωρίζω το κύκλωμα σε τρία τμήματα Τμήμα Α, αντίσταση driver Τμήμα Β, γραμμή Τμήμα, χωρητικότητα load

Το γινόμενο θα είναι γ μ ) ( ) ( 0 0 ) ( l c r load L load L driver B B A B A ) ( ) ( l r l c l c r l d l d di load L load L driver ) ( ) ( l c r l r c l r l c load load driver ) ( l r c load driver load driver

Εισαγωγή Αναστροφέα στην γραμμή Ας υποθέσουμε ότι εισάγουμε έναν αναστροφέα στο μέσο της γραμμής. Ποιό θα είναι το καινούργιο γινόμενο ; Για την γραμμή έχουμε τις ακόλουθες υποθέσεις r10 Ω/μm (αντίσταση ανά μονάδα μήκους) c10 af/μm (χωρητικότητα ό ανά μονάδα μήκους) ) l10000 μm (μήκος γραμμής)

Για τον αναστροφέα έχουμε τις ακόλουθες υποθέσεις Χωρητικότητα εισόδου 50 ff Ισοδύναμη αντίσταση και για το MOS και για το p MOS trasistor 10KΩ Υποθέτουμε επίσης ότι η γραμμή οδηγείται από αντίσταση 10KΩ και οδηγεί χωρητικότητα 50 ff Εφαρμόζω τον τύπο και παίρνω: r c l sectio driver load ( driver c r load ) l (10aF / μm 10Ω / μm) l 10K Ω50 ff (10KΩ10aF / μm 10Ω / μm50 ff) l 0.1 fs / μ m 0.5s (100 fs / μm 500 fs / μm) l l 0.5s (600 fs / μm ) l (0.05 fs / μm ) l

Στην περίπτωση που έχω ένα τμήμα μήκους l 1 το γινόμενο είναι tio 0 l sec.5s (600 fs / μm) l1 (0.05 fs / μm ) Στην περίπτωση που έχω δύο τμήματα μήκους ll / το γινόμενο είναι ll 1 / το γινόμενο είναι tio (0.5s (600 fs / μm) l (0.05 fs / μm ) l ) sec (0.5s (600 fs / μm) ( l / ) (0.05 fs / μm ) l1 0.5s (600 fs / μm) l1 1 (0.0505 fs / μ m ) ( l 1 1 / ) )

Γενική περίπτωση (η αντίσταση για το πρώτο στάδιο και κυρίως η χωρητικότητα για το δεύτερο στάδιο συχνά διαφέρουν) Στη γενική περίπτωση υποθέτουμε ότι μπορούμε να χωρίσουμε την γραμμή σε τμήματα, αρχικά η καθυστέρηση είναι: di driver load ( di driver c r load ) l r c l

Με στάδια είναι ( driver driver load load ( ( driver driver c c r load r load ) ( l ) l ) r l r c c l ) Υπάρχει ένας βέλτιστος αριθμός από στάδια Για μικρές γραμμές ο απαιτούμενος αριθμός σταδίων είναι μικρός Για μεγάλες γραμμές (μεγάλου μήκους) ο απαιτούμενος αριθμός σταδίων είναι μεγαλύτερος

Για να υλοποιήσω μία AND πύλη 4 εισόδων έχω δύο επιλογές Χρήση δύο NAND πυλών εισόδων και μίας NO πύλης εισόδων Χρήση μίας NAND πύλης 4 εισόδων και μίας NOT πύλης Τα τρανζίστορ έχουν χωρητικότητα στην πύλη 50 ff και ισοδύναμη αντίσταση 8KΩ τα p MOS και 5KΩ τα MOS Στην έξοδο είναι συνδεδεμένος πυκνωτής με χωρητικότητα 100 ff. Υπολογίστε το γινόμενο όταν όλες οι είσοδοι γίνονται από λογικό "0" λογικό "1"

Υλοποίηση με χρήση NO πύλης Για το πρώτο επίπεδο το γινόμενο θα είναι ( 5ΚΩ) (50 ff 50 ff) 10KΩ 100 ff 1s Για το δεύτερο επίπεδο το γινόμενο θα είναι ( 8ΚΩ ) 100 ff 16KΩ 100 ff 1. 6s Και άρα συνολικά έχω 1s1.6s.6s

Υλοποίηση με χρήση NOT πύλης Για το πρώτο επίπεδο το γινόμενο θα είναι ( 4 5ΚΩ) (50 ff 50 ff) 0KΩ 100 ff s Για το δεύτερο επίπεδο το γινόμενο θα είναι 8 ΚΩ 100 ff 8KΩ 100 ff 0. 8s Και άρα συνολικά έχω s0.8s.8s

Υπολογισμός γινομένου για χωρητικότητα στην έξοδο 300 ff (εξετάζω πρώτα τη λύση με NO πύλη) Για το πρώτο επίπεδο το γινόμενο θα είναι ( 5ΚΩ) (50 ff 50 ff) 10KΩ 100 ff 1s Για το δεύτερο επίπεδο το γινόμενο θα είναι ( 8ΚΩ ) 300 ff 16KΩ 300 ff 4. 8s Και άρα συνολικά έχω 1s4.8s5.8s 58s

Με χρήση NOT Για το πρώτο επίπεδο το γινόμενο θα είναι ( 4 5ΚΩ) (50 ff 50 ff) 0KΩ 100 ff s Για το δεύτερο επίπεδο το γινόμενο θα είναι 8ΚΩ 300 ff. 4s Και άρα συνολικά έχω s.4s4.4s

Αύξηση του p MOS τρανζίστορ της NOT πύλης Με αύξηση του μεγέθους αυτού του τρανζίστορ έχω δύο συνέπειες μείωση της αντίστασης μέσω του p δικτυώματος της NOT πύλης (θα επιταχύνει το κύκλωμα η NOT πύλη θα φορτίζει ταχύτερα) αύξηση της χωρητικότητας που οδηγεί η NAND πύλη Προσοχή η αύξηση της χωρητικότητας οδηγεί σε αύξηση του χρόνου της NAND πύλης και για τη φόρτιση και την αποφόρτιση

Με διπλασιασμό του πλάτους έχω Για το πρώτο επίπεδο το γινόμενο θα είναι ( 4 5ΚΩ) (50 ff 100 ff) 0KΩ 150 ff 3s Για το δεύτερο επίπεδο το γινόμενο θα είναι (8 ΚΩ / ) 300 ff 8KΩ 300 ff 1. s Και άρα συνολικά έχω 3s1.s4.s

Εάν οι είσοδοι αλλάζουν από 1111 σε 1110 έχω Αρχική υλοποίηση Για το πρώτο επίπεδο το γινόμενο θα είναι ( 8ΚΩ) (50 ff 50 ff) 8KΩ 100 ff 0. 8s Για το δεύτερο επίπεδο το γινόμενο θα είναι 5 ΚΩ 300 ff 1. 5s Και άρα συνολικά έχω 0.8s1.5s.3s

Με διπλασιασμό του p MOS Για το πρώτο επίπεδο το γινόμενο θα είναι ( 8ΚΩ ) (50 ff 100 ff ) 8KΩ 150 ff 1. s Για το δεύτερο επίπεδο το γινόμενο θα είναι 5 ΚΩ 300 ff 1. 5s Και άρα συνολικά έχω 1.s1.5s.7s

Ποιος θα ήταν ο παράγοντας πολλαπλασιασμού του p MOS που δίνει βέλτιστη λύση; Έστω α ο παράγοντας που δίνει την βέλτιστη λύση, Ορίζω το γινόμενο για μεταβολή στην είσοδο από 0000 σε 1111 ώς 1(α) Ορίζω το γινόμενο για μεταβολή στην είσοδο από 1111 σε 1110 ώς (α) Βρίσκω συναρτήσεις 1(α) και (α), το βέλτιστο α θα είναι εκείνο που ελαχιστοποιεί τη συνάρτηση F(α), με F(α)max(1(α),(α)) (α))

Μεταβολή λή0000 σε 1111 Για το πρώτο επίπεδο το γινόμενο θα είναι ( 4 5ΚΩ ) (50 ff a 50 ff ) 0KΩ 50 ff ( a 1) ( a 1) s Για το δεύτερο επίπεδο το γινόμενο θα είναι ( 8ΚΩ / a ) 300 ff 8KΩ 300 ff.4s / a Και άρα συνολικά έχω 1(α)(α1.4/α)s(α1

Μεταβολή λή1110 σε 1111 Για το πρώτο επίπεδο το γινόμενο θα είναι 8 ΚΩ (50 ff a 50 ff ) 8KΩ 50 ff ( a 1) ( a 1) 0.4s Για το δεύτερο επίπεδο το γινόμενο θα είναι 5 ΚΩ 300 ff 1. 5s Και άρα συνολικά έχω (α)(0.4α1.9)s (04α1

Διακρίνουμε τις ακόλουθες περιπτώσεις Εάν για την τιμή του α, α' που ελαχιστοποιείται η 1(α), 1(α') > (α'), το ζητούμενο α είναι το α' Εναλλακτικά εάν για την τιμή του α, α' που ελαχιστοποιείται η (α), (α') > 1(α'), το ζητούμενο α είναι το α' Εά έ ό ύ δ ύ ό β ί Εάν κανένα από τα προηγούμενα δεν ισχύει τότε βρίσκουμε και ελέγχουμε τις τιμές για τις 1(α)(α),

Το ελαχιστοποιείται για α0, ((α)(0.4α1.9)s) σε αυτή την περίπτωση το 1(α) τείνει στο άπειρο Για το ελάχιστο του 1(α)(α1.4/α)s παραγωγίζω και παίρνω 1 (.4/α )0 ή ισοδύναμα α1.55 με 1(1.55)4.1s και (1.55).5s Άρα η βέλτιστη λύση είναι για α1 55 με γινόμενο Άρα η βέλτιστη λύση είναι για α1.55 με γινόμενο 4.1s

Οδήγηση μεγάλης χωρητικότητας Στο πρώτο στάδιο έχω αναστροφέα με τα ακόλουθα χαρακτηριστικά Χωρητικότητα εισόδου 100 ff Ισοδύναμη αντίσταση 5KΩ και για τα p MOS και για τα MOS τρανζίστορ Θέλω να οδηγήσω χωρητικότητα 700 ff

Εξετάζω τις ακόλουθες περιπτώσεις Οδηγώ την έξοδο μέσω του υπάρχοντος αναστροφέα Οδηγώ την έξοδο μέσω μίας σειράς τριών αναστροφέων Υπόθεση για κάθε αναστροφέα η ισοδύναμη αντίσταση του p MOS και του MOS τρανζίστορ είναι ίση Ας υποθέσω ότι το μέγεθος του δεύτερου αναστροφέα είναι p φορές το μέγεθος του πρώτου και ότι το μέγεθος του τρίτου αναστροφέα είναι q φορές το μέγεθος του πρώτου

γινόμενο με χρήση ενός αναστροφέα Στην περίπτωση που έχω μόνο έναν αναστροφέα το γινόμενο θα είναι 5 ΚΩ 700 ff 13. 5s Ση Στην περίπτωση που έχω τρεις ρεςαα αναστροφείς το ο γινόμενο θα είναι το άθροισμα των γινομένων των τριών επιπέδων

Για το πρώτο επίπεδο το γινόμενο είναι 5KΩ p 100 ff p 0. 5s Για το δεύτερο επίπεδο το γινόμενο είναι 5KΩ p q q 100 ff p 0.5 s

Για το τρίτο επίπεδο το γινόμενο είναι 5 K Ω 13. s 700 ff 5 q q Συνολικά το γινόμενο είναι p 0.5s q 0.5s p 13.5 q s

Η βέλτιστη λύση είναι όταν το συνολικό γίνεται ελάχιστο Υπάρχουν δύο παράμετροι ρ για τις οποίες πρέπει να καθορίσουμε τιμή, βρίσκουμε την βέλτιστη τιμή της p ως συνάρτηση ητης ηςqq και την αντικαθιστούμε στη συνάρτηση βρίσκουμε τώρα την βέλτιστη τιμή για την q από την τιμή που έχουμε για την q καθορίζουμε την τιμή της p

Για να βρούμε τη λύση παραγωγίζουμε την εξίσωση Αρχικά παραγωγίζουμε ως προς p θεωρώντας το q ως σταθερά και βρίσκουμε την βέλτιστη τιμή του p όταν το q είναι γνωστό d( p 0.5s q 0.5s p dp 13.5 q s) 0.5s q 0.5s p Με την παραγωγό γ ίση ημε 0 βρίσκουμε τοπικό ελάχιστο q 0.5s q 0.5s 0.5s 0 0.5s p p p q

Σημείωση από την μορφή της εξίσωσης έχουμε ότι για πολύ μεγάλες τιμές του q ήτουp p ητιμήείναι πολύ μεγάλη άρα με την παραγωγό έχουμε τοπικό ελάχιστο Αντικαθιστώ το q με p και το συνολικό γινόμενο γίνεται p 13.5 p 0.5s 0.5s s p p 13.5 p 1s p s

Με την παράγωγο ίση με το 0 παίρνω d 13.5 p 1s s) p 0 1s dp ( 1s 7s p 3 0 p 3 7s p 3 0 7 p 3 Άρα qp 9 και το συνολικό γινόμενο στη βέλτιστη περίπτωση είναι q 7 p 0.5s 0.5s s p q 9 13.5 3 0.5s 0.5s s 3 9 1.5 s 1.5 s 1.5 s 4. 5 s

Γενική περίπτωση δύο επιπέδων Ο πρώτος αναστροφέας έχει ισοδύναμη αντίσταση (και για το p MOS και για το MOS τρανζίστορ). Για το δεύτερο ερο αναστροφέα έχουμε ότι η αντίσταση α του είναι /p και η χωρητικότητα εισόδου είναι p. Εάν η τελική χωρητικότητα που οδηγούμε είναι α ποιο p δίνει βέλτιστο γινόμενο;

Για το πρώτο επίπεδο το γινόμενο είναι p Για το δεύτερο επίπεδο το γινόμενο είναι (/p)α Άρα συνολικά έχω p(/p)α (pα/p) Επομένως θέλω να ελαχιστοποιήσω την ποσότητα Επομένως θέλω να ελαχιστοποιήσω την ποσότητα pα/p για δεδομένο α

Παίρνω την παράγωγο ίση με μηδέν και βρίσκω την τιμή του p για την οποία η συνάρτηση ελαχιστοποιείται (είναι ελάχιστο διότι εάν η τιμή του p τείνει στο άπειρο ή στο 0 η συνάντηση απειρίζεται) a p a p p 0 1 0 α a p p p 0 1 0

Γενική περίπτωση πολλών επιπέδων Εάν x είναι η χωρητικότητα εισόδου του επιπέδου i και y η χωρητικότητα εισόδου του επιπέδου i μπορώ εύκολα να δείξω ότι το επίπεδο i1 θα έχει χωρητικότητα x y Αν θεωρήσω ότι ' η χωρητικότητα του επιπέδου i και α' η χωρητικότητα του επιπέδου i έχω για την χωρητικότητα του επιπέδου i1, i1

i 1 a' y x x y x x x y Η λύση που ικανοποιεί την παραπάνω συνθήκη ηγια k επίπεδα είναι αυτή που έχει χωρητικότητα k i για το i επίπεδο. Το νέο πρόβλημα είναι ποιος είναι ο ιδανικός αριθμός επιπέδων. Η λύση είναι ο αριθμός επιπέδων που δίνει k κοντά στο e.7. 7 Στην πραγματικότητα πρέπει να ελέγξω όλες τις λύσεις με <k<10.

Βελτιστοποίηση του γινομένου Ενέργειας καθυστέρησης Δεν χρησιμοποιούμε p MOS τρανζίστορ με ισοδύναμη αντίσταση ίση με των MOS Εάν ίσες ισοδύναμες αντιστάσεις απαιτούν p MOS k φορές μεγαλύτερα χρησιμοποιούμε τρανζίστορ m φορές μεγαλύτερα όπου m η τετραγωνικά ρίζα του k.

Βελτιστοποίηση του γινομένου Ενέργειας καθυστέρησης Έχουμε ξανά τις ίδιες υποθέσεις όπως και στην προηγούμενη περίπτωση αλλά επιπλέον θεωρούμε ότι η ενέργεια είναι ανάλογη της χωρητικότητας άρα ότι Ε ανάλογο του pα Άρα θέλουμε να ελαχιστοποιήσουμε το (pα/p)(pα) (pα/p)(pα) που η παράγωγος του δίνει τριτοβάθμια εξίσωση.

Η λύση που θα πάρω είναι ανάμεσα σε αυτή που βελτιστοποιεί την ταχύτητα (προηγούμενα προβλήματα) και ελάχιστου μεγέθους τρανζίστορ που ελαχιστοποιούν την κατανάλωση Προσοχή, χρήση τρανζίστορ ελάχιστου μεγέθους σε κάποια επίπεδα οδηγεί σε μεγάλα ρεύματα βραχυκύκλωσης σε άλλα. Σημείωση η εάν έχω πολλά επίπεδα η κατανάλωση προέρχεται κυρίως από τα τελευταία επίπεδα. Μπορώ να αγνοήσω την κατανάλωση στα πρώτα επίπεδα και απλώς σε αυτά να βελτιστοποιήσω την καθυστέρηση.

Ασκήσεις με αδιαβατικά κυκλώματα Έχω ένα αδιαβατικό κύκλωμα με δύο σήματα χρονισμού τροφοδοσίας Powerlk1 και Powerlk. Με χρήση του Powerlk1 παράγω τα σήματα ελέγχου για το κύκλωμα που τροφοδοτείται από το Powerlk.

Ερώτηση 1. Εάν το Powerlk1, απαιτεί 5s για να φορτίσει την έξοδο του και 5s για την αποφόρτιση Το Powerlk, απαιτεί 10s για να φορτίσει την έξοδο του και 10s για την αποφόρτιση Ποιος είναι ο συνολικός χρόνος που απαιτείται για τον υπολογισμό τριών αποτελεσμάτων; Δικαιολογήστε στην απάντηση η σας

Στα αδιαβατικά κυκλώματα δεν μπορούμε να έχουμε επικάλυψη του χρόνου υπολογισμού διαφορετικών αποτελεσμάτων. Για κάθε αποτέλεσμα απαιτούνται τα ακόλουθα. Φόρτιση 5s, Powerlk1, Φόρτιση 10s, Powerlk, Αποφόρτιση 10s, Powerlk, Αποφόρτιση 5s, Powerlk1,

Το πρώτο αποτέλεσμα θα δοθεί σε 15s Για κάθε επόμενο αποτέλεσμα θα απαιτούνται επιπλέον 30s. Το δεύτερο θα δοθεί στα 45s Το τρίτο θα δοθεί στα 75s Τέλος θα απαιτηθούν επιπλέον 15s για τις τελικές αποφορτίσεις. (90s σύνολο)

Ερώτηση η Εάν η ενέργεια που απαιτεί κάθε σήμα χρονισμού τροφοδοσίας είναι σταθερή και ίση με Ε, τι θα γίνει εάν διπλασιάσω την χωρητικότητα που οδηγείται από το Powerlk; Συγκρίνετε Απαιτούμενο χρόνο Γινόμενο ενέργειας καθυστέρησης

Για το τμήμα που οδηγείται από το σήμα χρονισμού τροφοδοσίας Powerlk1 δεν θα αλλάξει τίποτα Για το τμήμα που οδηγείται από το σήμα χρονισμού τροφοδοσίας Powerlk η χωρητικότητα έχει διπλασιαστεί ενώ η ενέργεια και η αντίσταση παραμένουν σταθερές.

Αρχικά για το αρχικό κύκλωμα έχουμε E T old V Για το νέο κύκλωμα έχουμε E () () V T T ew Άρα για τον χρόνο που απαιτεί το νέο κύκλωμα έχουμε ( ) V T T old ( ew () V... T ew 4 T old

Αρχικά ο απαιτούμενος χρόνος ήταν 5s10s10s5s30s Ο νέος απαιτούμενος χρόνος είναι 5s4 10s 4 10s5s90s Το παλαιό γινόμενο ενέργειας καθυστέρησης ήταν 30 (E E) 60 E 30s (EE)60s E Το νέο γινόμενο καθυστέρησης είναι 90s (EE)180s E (τριπλάσιο ρ του παλαιού) )

Ερώτηση η3 Τι θα γίνει εάν εκτός από διπλασιασμό της χωρητικότητας στη έξοδο διπλασιάσουμε και το πλάτος των τρανζίστορ που οδηγούνται από το σήμα χρονισμού τροφοδοσίας Powerlk1. Ο διπλασιασμός του πλάτους των τρανζίστορ θα έχει δύο αποτελέσματα Διπλασιασμός της χωρητικότητας στο πρώτο επίπεδο Υποδιπλασιασμός της αντίστασης του δευτέρου επιπέδου

Όπως έχουμε ήδη δείξει διπλασιασμός της χωρητικότητας θα οδηγήσει σε τετραπλασιασμό του χρόνου Για το δεύτερο επίπεδο έχουμε έναν καινούργιο απαιτούμενο ο χρόνο για τον οποίο ισχύει E ( ) T ew () V

Άρα τελικά θα έχουμε T old () V ( ) V... Tew T T ew old Ο νέος απαιτούμενος χρόνος είναι 4 5s 10s 10s 4 5s80s Το νέο γινόμενο καθυστέρησης είναι ο έο γ όμε ο αθυσ έρησης ε α 80s (EE)160s E

Ερώτηση 4 Εάν διπλασιάσουμε την αρχική χωρητικότητα εξόδου με ποιο παράγοντα α πρέπει να πολλαπλασιάσουμε το πλάτος των τρανζίστορ που οδηγούνται από το σήμα χρονισμού τροφοδοσίας Powerlk1 ώστε να ελαχιστοποιήσουμε τον συνολικά απαιτούμενο χρόνο; Όλες οι άλλες παράμετροι παραμένουν σταθερές

Εά Τ Τ ό λ ό ό Εάν Τ old1 και Τ ew1 αρχικός και τελικός χρόνος για το πρώτο επίπεδο θα έχω 1 1 V T E 1 1 ) ( ) ( V T E α α Όπου η χωρητικότητα που οδηγεί αρχικά το σήμα 1 1 T old 1 T ew Όπου 1 η χωρητικότητα που οδηγεί αρχικά το σήμα χρονισμού τροφοδοσίας Powerlk1 και άρα έχω 1 1 1 1 1 1... ) ( ) ( ew T old a T V a T a V T 1 ew1 T old T

Εάν Τ old και Τ ew αρχικός και τελικός χρόνος για το δεύτερο επίπεδο θα έχω E () V E ( ) V T old T ew a Όπου η χωρητικότητα που οδηγεί αρχικά το σήμα χρονισμού τροφοδοσίας Powerlk και άρα έχω T old V ( ) 4 a ( ) V... Tew Told Tew a

Έχω επίσης ότι Τ old1 5s και T old 10sT old1 χω επίσης ότι old1 5 s αι old 0 s old1 Για το συνολικό χρόνο θα έχω ότι είναι Για το συνολικό χρόνο θα έχω ότι είναι 4 4 T T a T T a 1 1 1 8 8 old old old old T a T T a T a T a T a T a Για να βρω το βέλτιστο α πρέπει να βρω το α που 1 1 1 old old old T a a T a T a Για να βρω το βέλτιστο α πρέπει να βρω το α που ελαχιστοποιεί την ποσότητα a a 8 a

Για να βρω την τιμή του α που ελαχιστοποιεί την βρ η μή χ η ποσότητα παραγωγίζω και εξισώνοντας με 0 βρίσκω τις λύσεις που δίνουν ελάχιστα και μέγιστα 0 8 0 8 a a a 4 4 8 0 0 3 3 a a a a a a a Η λύση αυτή δίνει ελάχιστο και όχι μέγιστο γιατί 1.5874 a a Η λύση αυτή δίνει ελάχιστο και όχι μέγιστο γιατί όταν α τείνει στο 0 ή στο άπειρο η προς ελαχιστοποίηση ποσότητα απειρίζεται ελαχιστοποίηση ποσότητα απειρίζεται