Ψηφιακά Συστήματα. 7. Κυκλώματα Μνήμης

Ψηφιακά Συστήματα 7. Κυκλώματα Μνήμης

Βιβλιογραφία 1. Φανουράκης Κ., Πάτσης Γ., Τσακιρίδης Ο., Θεωρία και Ασκήσεις Ψηφιακών Ηλεκτρονικών, ΜΑΡΙΑ ΠΑΡΙΚΟΥ & ΣΙΑ ΕΠΕ, 2016. [59382199] 2. Floyd Thomas L., Ψηφιακά ηλεκτρονικά, ΣΤΕΛΛΑ ΠΑΡΙΚΟΥ & ΣΙΑ ΟΕ, 2007. [14795] 3. Πογαρίδης Δ., Σχεδίαση Ψηφιακών Συστημάτων, ΙΩΝ, 2004. 4. Φανουράκης Κ., Πάτσης Γ., Τσακιρίδης Ο., Σημειώσεις Θεωρίας, Ψηφιακών Ηλεκτρονικών, 2014. 2

Κυκλώματα Μνήμης Εισαγωγή: Θα μελετήσουμε κυκλώματα με ανάδραση, τα οποία έχουν μνήμη, κάτι που είναι απαραίτητο στην αποθήκευση των πληροφοριών στα ψηφιακά συστήματα. Τα βασικά στοιχεία μνήμης είναι τα λεγόμενα Flip-Flop (FF). Το χαρακτηριστικό τους είναι ότι θυμούνται την προηγούμενη κατάσταση, όπου βρισκόταν, για να αποφασίσουν ποια θα είναι η επόμενη κατάστασή τους με κατάλληλη είσοδο. Τα FF μπορούμε να πούμε ότι παρέχουν μνήμη ενώ με τα συνδυαστικά κυκλώματα μπορούμε να επεξεργαστούμε πληροφορίες. Στα FF υπάρχει ανάδραση από την έξοδο στην είσοδο και η έξοδος εξαρτάται τόσο από τις τιμές της εισόδου όσο και από την προηγούμενη τιμή της εξόδου. Δηλαδή θυμάται το κύκλωμα την προηγούμενη τιμή της εξόδου του, άρα θεωρούμε ότι έχει μνήμη. 3

Κυκλώματα Μνήμης Τα ακολουθιακά κυκλώματα (Α.Κ): αποτελούνται από στοιχεία μνήμης σε συνδυασμό με στοιχεία συνδυαστικής λογικής και χωρίζονται σε δυο κατηγορίες: α) Σύγχρονα Ακολουθιακά Κυκλώματα (ΣΑΚ) στα οποία η εφαρμογή των εισόδων η εκτέλεση των λειτουργιών και η παροχή εξόδου γίνονται σε καθορισμένο χρόνο με την χρήση ρολογιού (Clock=Ck ή CP=Clock Pulse) δηλαδή μιας γεννήτριας τετραγωνικών παλμών. β) Ασύγχρονα Ακολουθιακά Κυκλώματα (ΑΑΚ) στα οποία οι διάφορες λειτουργίες δεν γίνονται σε καθορισμένο χρόνο με την εφαρμογή των εισόδων. Δηλαδή δεν έχουν ρολόι (Clock) σε όλες τις βαθμίδες παρά μόνο σε μια. Κάθε βαθμίδα επηρεάζει την επόμενη ανάλογα με την είσοδό της. Η ταχύτητα εκτέλεσης εξαρτάται από το κύκλωμα και μόνο. 4

Κυκλώματα Μνήμης Α.Α.Κ.: τα στοιχεία μνήμης είναι λογικές πύλες που προκαλούν καθυστέρηση διάδοσης στα σήματα που διαδίδονται μέσα απ αυτές και ονομάζονται μανταλωτές (latches). Κάποιες από τις εξόδους του συνδυαστικού κυκλώματος που περιέχεται σε ένα ακολουθιακό κύκλωμα συνδέονται με τα στοιχεία μνήμης, οι έξοδοι των οποίων τροφοδοτούν κάποιες εισόδους του συνδυαστικού κυκλώματος (βρόγχος ανάδρασης - feedback). Σ.Α.Κ.: μία γεννήτρια κύριου ρολογιού (master clock generator) τροφοδοτεί το κύκλωμα με παλμούς ρολογιού που διανέμονται παντού στο κύκλωμα ώστε να επιτευχθεί ο συγχρονισμός (synchronization). Τα Σ.Α.Κ. όπου οι παλμοί ρολογιού εφαρμόζονται στα στοιχεία μνήμης (flip-flops) ονομάζονται σύγχρονα ακολουθιακά κυκλώματα με ρολόι (clocked sequential circuits). 5

Flip-Flop Flip-Flop: Το FF είναι ένα δυο καταστάσεων ηλεκτρονικό κύκλωμα (σχεδιάζεται και με διακριτά στοιχεία) που είναι γνωστότερο ως δισταθής πολυδονητής - Bistable Multivibrator και μπορεί να πάρει δύο μόνο καταστάσεις μηδέν ή ένα (0 ή 1). Οι δυο έξοδοι του FF είναι συμπληρωματικές και σημειώνονται: & ത. Όταν αναφερόμαστε στο FF εννοούμε πάντα την κανονική έξοδο. Τα πιο γνωστά FF είναι τα τύπου SR, JK, JK-MS, D, T και χρησιμοποιούνται στους απαριθμητές (Counters), καταχωρητές (Registers) και γενικά όπου απαιτείται κύκλωμα μνήμης. 6

Set - Reset (SR-Latch) (I) SR - Μανταλωτής (Latch): Το βασικό κύκλωμα ενός μανταλωτή μπορεί να υλοποιηθεί με δύο πύλες NAND ή με δύο πύλες NOR. Η έξοδος κάθε πύλης συνδέεται χιαστί με την είσοδο της άλλης πύλης δημιουργώντας ένα βρόγχο ανάδρασης (feedback), με αποτέλεσμα το κύκλωμα να κατατάσσεται στα Α.Α.Κ. Η ιδιότητα του Latch είναι ότι βρίσκεται σε μια από τις δύο σταθερές καταστάσεις ( = 1 κατάσταση ένα- 1 ή = 0 κατάσταση μηδέν- 0 ) από όπου και το όνομα δισταθές ή δυαδικό κύκλωμα. Έστω: 1) = 0 και Α2 = 0 ത = 1 και Α1 = 1 = 0 (δηλαδή όπως αρχικά) 2) = 1 και Α2 = 1 ത = 0 και Α1 = 0 = 1 (δηλαδή όπως αρχικά) NAND X Υ (Χ Υ) 0 0 1 0 0 1 1 0 1 1 1 0 7

Set - Reset (SR-Latch) (II) SR - Μανταλωτής (Latch): Αν τώρα θέλουμε να αποθηκεύσουμε μια κατάσταση π.χ = 1 ή να θυμόμαστε την κατάσταση = 0, χρειαζόμαστε δύο ακόμα εισόδους τις B1 και B2. Επεξήγηση: α) Έστω Β1=1 & Β2=0 τότε 1) αν =0 και Α2=0 ഥ=1 και Α1=1 =0 (όπως αρχικά) 2) αν =1 και Α2=1 ഥ=1 και Α1=1 =0 (μηδενισμός ) β) Έστω Β1=0 & Β2=1 τότε 1) αν =0 και Α2=0 ഥ=1 & Α1=1 =1 (τοποθέτηση) 2) αν =1 και Α2=1 ഥ=0 & Α1=0 =1 (όπως αρχικά) B1 A1 1 γ) Έστω Β1=1 & Β2=1 τότε 1) αν =0 και Α2=0 ഥ=1 & Α1=1 =0 (όπως αρχικά) 2) αν =1 και Α2=1 ഥ=0 & Α1=0 =1 (όπως αρχικά) A2 2 B2 Βασικό τμήμα FF -Latch δ) Ο συνδυασμός Β1=0 και Β2=0 δεν επιτρέπεται αφού και οι δύο έξοδοι θα είναι ένα-"1" κάτι το οποίο δεν είναι σωστό σύμφωνα με τον ορισμό του FF. 8

Set - Reset (SR-FF) (I) SR - FF: Με σκοπό η όλη διαδικασία να γίνεται σε καθορισμένο χρονικό διάστημα, η σύνδεση του κυκλώματος με το περιβάλλον (τα εξωτερικά σήματα) και τους παλμούς συγχρονισμού δηλαδή το ρολόι (Ck), απαιτεί δυο ακόμη πύλες NAND, οι έξοδοι των οποίων θα συνδέονται στις εισόδους Β1, Β2 του Latch μέρους. Το όλο κύκλωμα αποτελεί το πρώτο βασικό κύκλωμα (τον πυρήνα) δύο καταστάσεων και είναι γνωστό σαν Set-Reset Flip Flop ή πιο απλά SR-FF. Η ονομασία προέρχεται από την εργασία που εκτελεί κάθε είσοδος όταν ενεργοποιείται, δηλαδή για Set S=1 η έξοδος =1 ενώ για Reset R=1 η έξοδος =0. S B1 3 S = 1 A1 Ck R 4 A2 R= B2 Βασικό τμήμα FF -Latch 2 9

Set - Reset (SR-FF) (II) SR FF συνέχεια: Οι πύλες Ν1, Ν2 αποτελούν το Latch τμήμα και οι πύλες Ν3, Ν4 το τμήμα ελέγχου και προγραμματισμού του FF, με την προσθήκη του παλμού έχουμε ένα συγχρονισμένο με ρολόι SR-FF. Όταν ο παλμός είναι μηδέν Ck=0 τότε οι έξοδοι των Ν3, Ν4, είναι ένα 1, ανεξάρτητα από τις τιμές των S, R, επομένως δεν αλλάζει η κατάσταση του FF στο χρόνο ενός παλμού (1-bit time). Όταν ο παλμός είναι ένα Ck=1 τότε λειτουργούν οι σύγχρονοι είσοδοι S, R και ανάλογα με την τιμή τους και την τιμή της εξόδου, πριν τον παλμό, έχουμε την νέα έξοδο. S B1 3 S = 1 A1 Ck R 4 A2 R= B2 Βασικό τμήμα FF -Latch 2 10

Set - Reset (SR-FF) (IV) SR FF συνέχεια: Λειτουργία: Το SR-FF έχει δυο σύγχρονες εισόδους S, R και δυο εξόδους και ത. Η επόμενη κατάσταση της εξόδου n+1 εξαρτάται από τις τιμές των δυο εισόδων και από την προηγούμενη τιμή της εξόδου n. Αυτό προκύπτει και από τον πίνακα καταστάσεων (State Table). Το κύκλωμα του FF S N3 N1 Ck Πίνακας καταστάσεων (αναλυτικός) α/α S R n n+1 0 0 0 0 0 n 1. R=S =0 n+1 = 1 0 0 1 1 n n 2 0 1 0 0 0 3 0 1 1 0 0 2. S R n+1 =S 4 1 0 0 1 1 5 1 0 1 1 1 6 1 1 0?? 3. S=R=1 n+1 =? 7 1 1 1?? R N4 S N2 Latch R 12 Block διάγραμμα SR-FF

Set - Reset (SR-FF) (V) SR FF συνέχεια: Η χαρακτηριστική εξίσωση του SR-FF, η οποία εξάγεται από τον πίνακα καταστάσεων (Π.Κ), είναι: SR n 0 0 1 1 00 01 2 3 1 6 7 11 10 d d 4 5 1 1 n 1 S R n Από τον Π.Κ προκύπτει ο πίνακας διέγερσης (Excitation Table) του FF. Ο Π.Δ καθορίζει ποιες πρέπει να είναι οι είσοδοι S, R ώστε το FF να μεταβεί από την κατάσταση n στην n+1. Για να πάμε από την κατάσταση n=0 την κατάσταση n+1=1 πρέπει οι είσοδοι να είναι S=1 & R=0 ή R=1. Πίνακας καταστάσεων S R n+1 0 0 n 0 1 0 1 0 1 1 1 Μη επιτρεπτή Πίνακας διέγερσης n n+1 S R 0 0 0 Χ 0 1 1 0 1 0 0 1 1 1 Χ 0 13

Set - Reset (SR-FF) (VI) SR FF συνέχεια: Εκτός από τις σύγχρονες εισόδους S, R οι οποίες λειτουργούν όταν το Ck είναι ένα, έχουμε και δύο άλλες εισόδους τις ασύγχρονες ή κατ ευθεία (Direct) εισόδους, με τις οποίες μπορούμε να ρυθμίσουμε την κατάσταση του FF, ανεξάρτητα από τους παλμούς του Ck. Όταν Ck=0 τότε η έξοδοι των πυλών Ν3, Ν4 θα είναι 1, ανεξάρτητα με τις τιμές που θα έχουν οι είσοδοι S, R οπότε ισχύει n+1 = n. Αν θέλουμε το FF στην κατάσταση =1, τότε αρκεί να κάνουμε την ασύγχρονη είσοδο μηδέν Preset=Pr=0. Η πύλη Ν1 θα έχει έξοδο ένα, ανεξάρτητα από τις τιμές των άλλων εισόδων της, άρα και =1, επομένως το FF έχει (όπως λέμε) τοποθετηθεί (set). Αν θέλουμε το FF στην κατάσταση =0, τότε αρκεί να κάνουμε την ασύγχρονη είσοδο μηδέν Clear=Cr=0. Η πύλη Ν2 θα έχει έξοδο ένα, ανεξάρτητα από τις τιμές των άλλων εισόδων της, άρα και η συμπληρωματική έξοδος του FF θα είναι 1, επομένως η κανονική έξοδος θα είναι μηδέν =0, και το FF έχει καθαρισθεί (reset). S Ck Pr N3 N1 Pr S R N4 Cr κύκλωμα N2 Latch R Cr Block διάγραμμα 14

Set - Reset (SR-FF) (VII) SR FF συνέχεια: Η ενεργοποίηση των ασύγχρονων εισόδων γίνεται είτε σε δυναμικό 0 είτε σε δυναμικό 1 και αναφέρεται στις προδιαγραφές του κατασκευαστή. Συνήθως στα TTL-FF ενεργοποιούνται σε δυναμικό 0 ενώ στα CMOS-FF σε δυναμικό ένα- 1. Η λειτουργία των ασύγχρονων εισόδων γίνεται όταν το Ck=0 και στον πίνακα που ακολουθεί φαίνονται οι ασύγχρονοι είσοδοι και η έξοδος του FF. Ασύγχρονες Eίσοδοι Έξοδοι Pr Cr 0 0 Μη προσδιορίσιμη 0 1 Set: το FF προτοποθετείται στην κατάσταση 1 1 0 Reset: το FF καθαρίζεται (ή τοποθετείται στο 0) 1 1 Λειτουργούν οι S & R και η έξοδος καθορίζεται από Π.Κ. του FF S Ck R N3 N4 Pr Cr N1 N2 15 Latch

Set - Reset (SR-FF) (VIII) SR FF συνέχεια: Το FF που λειτουργεί με παλμό Ck λέγεται συγχρονιζόμενο με ρολόι FF ή Clocked SR-FF και όσο το Ck=1 η έξοδος παρακολουθεί όλες τις μεταβολές των εισόδων S, R, ενώ όταν το Ck=0 ή έξοδος "κλειδώνεται" και δεν παρακολουθεί τις μεταβολές των εισόδων, δηλαδή "θυμάται" ένα γεγονός μέχρι να διακοπεί η τροφοδοσία. Επειδή δεν είναι επιθυμητό να αλλάζει η έξοδος όσο ο παλμός του Ck=1, τα FF κατασκευάζονται ώστε να διεγείρονται μόνο με το μέτωπο του παλμού, είτε με την ανερχόμενη πλευρά (από 0 σε 1) είτε με την κατερχόμενη πλευρά (από 1 σε 0) του παλμού του Ck. Λέγεται ακμοπυροδότητο ή διέγερσης μετώπου (Edge Triggered) και πιο συγκεκριμένα με διέγερση θετικού μετώπου (Positive Edge Triggered = PETr) για την άνοδο του παλμού, ή με διέγερση αρνητικού μετώπου (Negative Edge Triggered = NETr) για την κάθοδο του παλμού. 16

Set - Reset (SR-FF) (IX) SR - Μανταλωτής (Latch): To Latch τμήμα ενός SR-FF μπορεί να πραγματοποιηθεί και με πύλες NOR. Επεξήγηση: NOR α) Έστω S=0 & R=0 τότε X Υ Χ + Υ 1) αν =0 και Α1=0 ഥ=1 και Α2=1 =0 (όπως αρχικά) 2) αν =1 και Α1=1 ഥ=0 και Α2=0 =1 (όπως αρχικά) β) Έστω S=0 & R=1 τότε 1) αν =0 και Α1=0 ഥ=1 & Α2=1 =0 (όπως αρχικά) 2) αν =1 και Α1=1 ഥ=0 & Α2=0 =0 (μηδενισμός) S A1 0 0 1 0 1 0 1 0 0 1 1 0 Ν1 γ) Έστω S=1 & R=0 τότε 1) αν =0 και Α1=0 ഥ=0 & Α2=0 =1 (τοποθέτηση) 2) αν =1 και Α1=1 ഥ=0 & Α2=0 =1 (όπως αρχικά) A2 R Ν2 Βασικό τμήμα FF -Latch δ) Ο συνδυασμός S=1 και R=1 δεν επιτρέπεται αφού και οι δύο έξοδοι θα είναι 0 κάτι το οποίο δεν είναι σωστό σύμφωνα με τον ορισμό του FF. 17

Κυκλώματα Μνήμης Άσκηση 7.1: Να σχεδιαστεί η έξοδος του PETr SR-FF σύμφωνα με το ΛΥΣΗ παλμικό διάγραμμα. παλμικό διάγραμμα SR-FF S R n+1 0 0 n 0 1 0 1 0 1 1 1 Μη επιτρεπτή 18

Κυκλώματα Μνήμης Άσκηση 7.1: Να σχεδιαστεί η έξοδος του PETr SR-FF σύμφωνα με το ΛΥΣΗ παλμικό διάγραμμα. παλμικό διάγραμμα SR-FF S R n+1 0 0 n 0 1 0 1 0 1 1 1 Μη επιτρεπτή 19

JK Flip Flop (I) JK FF: To JK-FF δεν είναι ένα νέο FF αλλά προκύπτει από το βασικό SR-FF, έτσι ώστε να αρθεί η απροσδιοριστία στην περίπτωση όπου S=R=1. Αν στο κύκλωμα ενός SR-FF προσθέσουμε δυο πύλες AND στις εισόδους S,R, όπως φαίνεται στο σχήμα, τότε οι συναρτήσεις των εισόδων S,R του FF θα είναι: S = J. & R K. Με βάση τα J, K και n συμπληρώνουμε τα S, R και τελικά το n+1 του JK-FF J S Πίνακας καταστάσεων JK (αναλυτικός) α/α J K n n S R n+1 0 0 0 0 1 0 0 0 n 1. J=K = 0 n+1=n 1 0 0 1 0 0 0 1 n 2 0 1 0 1 0 0 0 0 3 0 1 1 0 0 1 0 0 2. J K n+1=j 4 1 0 0 1 1 0 1 1 5 1 0 1 0 0 0 1 1 6 1 1 0 1 1 0 1 n 3. J=K= 1 n+1= n 7 1 1 1 0 0 1 0 n K R 20

JK Flip Flop (II) JK FF συνέχεια: Η χαρακτηριστική εξίσωση του JK-FF, η οποία εξάγεται από τον πίνακα καταστάσεων (Π.Κ) και απλοποίηση με Χ.Κ. είναι: JK00 n 0 0 1 2 6 3 01 11 10 1 1 1 7 4 1 1 5 n 1 Jn K Από τον Π.Κ προκύπτει ο πίνακας διέγερσης (Excitation Table) του FF. Ο Π.Δ καθορίζει ποιες πρέπει να είναι οι είσοδοι J, K ώστε το FF να μεταβεί από την n κατάσταση n στην n+1. Πίνακας καταστάσεων J K n+1 0 0 n (unchanged) 0 1 0 (reset) 1 0 1 (set) 1 1 n (toggles) Πίνακας διέγερσης n n+1 J K 0 0 0 Χ 0 1 1 Χ 1 0 Χ 1 1 1 Χ 0 Ck J K Το παλμικό διάγραμμα ενός απλού JK-FF 21

JK Flip Flop (III) JK FF συνέχεια: Εκτός από τις σύγχρονες εισόδους J, K οι οποίες λειτουργούν όταν το Ck=1, έχουμε και τις δύο ασύγχρονες εισόδους (asynchonus inputs) ή κατευθείαν εισόδους (Direct inputs), με τις οποίες μπορούμε να ρυθμίσουμε την κατάσταση του FF, ανεξάρτητα από τους παλμούς του Ck. J Ck N3 Pr N1 J Pr K N4 N2 Latch Cr K Cr 22

JK Flip Flop (III) JK FF συνέχεια: Στο παρακάτω σχήμα φαίνονται τέσσερα J-K FF με είσοδο μηδενισμού της εξόδου (ακροδέκτες clr ή reset) και είσοδο τοποθέτησης της εξόδου (ακροδέκτες set ή preset). Το πρώτο και το τρίτο FF είναι θετικά ακμοπυροδοτούμενα (PETr), ενώ το δεύτερο και τέταρτο αρνητικά (NETr). Οι κύκλοι που υπάρχουν στα clr και set δηλώνουν ότι οι ακροδέκτες αυτοί ενεργούν (μηδενίζουν ή θέτουν την τιμή της εξόδου ) με λογική κατάσταση 0 (Active Low). Η απουσία των κύκλων δηλώνει ότι οι ακροδέκτες αυτοί ενεργούν (μηδενίζουν ή θέτουν την τιμή της εξόδου ) με λογική κατάσταση 1 (Active High). Ισχύει για όλα τα FF: SR, D, T 23

Κυκλώματα Μνήμης Άσκηση 7.2: Να σχεδιαστεί η έξοδος του PETr JK-FF σύμφωνα με το ΛΥΣΗ παλμικό διάγραμμα. J K n+1 0 0 n 0 1 0 1 0 1 1 1 n 24

Κυκλώματα Μνήμης Άσκηση 7.2: Να σχεδιαστεί η έξοδος του PETr JK-FF σύμφωνα με το ΛΥΣΗ παλμικό διάγραμμα. J K n+1 0 0 n 0 1 0 1 0 1 1 1 n 25

Κυκλώματα Μνήμης Άσκηση 7.3: Να σχεδιαστεί η έξοδος του NETr JK-FF σύμφωνα με το ΛΥΣΗ παλμικό διάγραμμα. J K n+1 0 0 n 0 1 0 1 0 1 1 1 n 26

Κυκλώματα Μνήμης Άσκηση 7.3: Να σχεδιαστεί η έξοδος του NETr JK-FF σύμφωνα με το ΛΥΣΗ παλμικό διάγραμμα. J K n+1 0 0 n 0 1 0 1 0 1 1 1 n 27

Κύριο-Εξαρτημένο (Μaster-Slave) Flip Flop Master-Slave FF: Το MS-FF αποτελείται από δυο FF τύπου SR ή JK, συνδεδεμένα το ένα μετά το άλλο. Αν Pr=1, Cr=1 και Ck=1 τότε ενεργοποιείται το Κύριο FF η λειτουργία του οποίου ακολουθεί τον πίνακα καταστάσεων του JK-FF. Λόγω του αντιστροφέα το ρολόι του Εξαρτημένου θα είναι Ck=0, επομένως η έξοδός του n μένει αμετάβλητη, στην διάρκεια του παλμού. Με Ck=0 η έξοδος του Κύριου FF m μένει αμετάβλητη και ενεργοποιείται το Εξαρτημένο. J K Pr Ì Cr m m J K S J K Pr MS JK-FF Cr 28

Κύριο-Εξαρτημένο (Μaster-Slave) Flip Flop Master-Slave FF συνέχεια: Διάγραμμα χρονισμού: T1: Jm=1, Km=0 -> m=1 άρα και m =1, όμως Ck_slave =0 και δεν έχουμε μεταβολή. T2: Js=1, Ks=0 επομένως s=1 και τα δεδομένα μας περνούν στην έξοδο. Παρόμοια και για τις άλλες χρονικές στιγμές. Ck Διάγραμμα χρονισμού Ck J K Pr Ì Cr m m J K S J K m=js t t t t t t t t t t t t t t 29 t t 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

D Flip Flop D FF: Με βάση το JK-FF σχεδιάζονται δυο τύποι FF α) το D-FF και β) το Τ-FF Στο τύπου D-FF (Data ή Delay FF) συνδέουμε την είσοδο J, μέσω ενός αντιστροφέα, με την είσοδο K οπότε στο νέο FF έχουμε μόνο μια είσοδο την D=J. Λόγω του αντιστροφέα έχουμε πάντα J K και ο Π.Κ. περιορίζεται για δυο μόνο περιπτώσεις. D Το παλμικό διάγραμμα ενός απλού D-FF Ck Πίνακας καταστάσεων D-FF D J Pr D Pr D n+1 0 0 1 1 Πίνακας διέγερσης K Block Διάγραμμα Cr Block Διάγραμμα Cr n n+1 D 0 0 0 0 1 1 1 0 0 1 1 1 30

Κυκλώματα Μνήμης Άσκηση 7.4: Να σχεδιαστεί η έξοδος του PETr D-FF σύμφωνα με το ΛΥΣΗ παλμικό διάγραμμα. D n+1 0 0 1 1 31

Κυκλώματα Μνήμης Άσκηση 7.4: Να σχεδιαστεί η έξοδος του PETr D-FF σύμφωνα με το ΛΥΣΗ παλμικό διάγραμμα. D n+1 0 0 1 1 32

Κυκλώματα Μνήμης Άσκηση 7.5: Να σχεδιαστεί η έξοδος του NETr D-FF σύμφωνα με το ΛΥΣΗ παλμικό διάγραμμα. D n+1 0 0 1 1 33

Κυκλώματα Μνήμης Άσκηση 7.5: Να σχεδιαστεί η έξοδος του NETr D-FF σύμφωνα με το ΛΥΣΗ παλμικό διάγραμμα. D n+1 0 0 1 1 34

Master-Slave D - Flip Flop MS-D-FF: Το D-FF μπορεί να προκύψει και από δυο SR-FF (ή δυο JK-FF) συνδεδεμένα εν σειρά σαν ένα τύπου MS-SR-FF. D S (J) Pr m = Ds S (J) R (K) Cr R (K) 35

Master-Slave D - Flip Flop MS-D-FF συνέχεια: Το παλμικό διάγραμμα ενός τέτοιου FF φαίνεται στο σχήμα όπου m είναι η έξοδος του κύριου (Master) FF και Ds η είσοδος του εξαρτημένου (Slave) FF. Τα δεδομένα από την είσοδο D εμφανίζονται στην έξοδο μετά από τον χρόνο tp ενός παλμού του Ck και για τον λόγο αυτό αναφέρεται και σαν τύπου Delay- FF (συσκευή καθυστέρησης ενός ψηφίου). Χρησιμοποιείται στους καταχωρητές σαν στοιχείο αποθήκευσης πληροφορίας ενός ψηφίου (1 Bit). Διάγραμμα χρονισμού C K m D S (J) Pr m = Ds S (J) D Cks R (K) Cr R (K) m=ds t t t t t t t t t t t t t t 36 t 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 t 16

T Flip Flop T FF: Στο τύπου Τ-FF (Trigger-FF) συνδέουμε την είσοδο J με την είσοδο K οπότε στο νέο FF έχουμε μόνο μια είσοδο την Τ=J=Κ. Εδώ έχουμε πάντα J=K και ο Π.Κ. περιορίζεται για δυο μόνο περιπτώσεις. Πίνακας καταστάσεων T-FF T n+1 T J K Pr Cr T Pr Block Διάγραμμα Cr 0 n 1 n Πίνακας διέγερσης T-FF n n+1 T 0 0 0 0 1 1 1 0 1 1 1 0 37

Τ Flip Flop Τ FF συνέχεια: Με τις ασύγχρονες εισόδους (asynchonus inputs) μπορούμε να ρυθμίσουμε την κατάσταση του FF, ανεξάρτητα από τους παλμούς του Ck. Αν Τ=1 για χρονικό διάστημα Δt >> δt που απαιτεί το FF για να αλλάξει κατάσταση, τότε η έξοδος θα παίζει (toggles) συνεχώς μεταξύ 0 & 1. Η αστάθεια αυτή συνεχίζεται μέχρι να επαναφέρουμε το Τ στο 0. Επειδή δε συνήθως Δt>δt το Τ-FF παρουσιάζει αστάθεια και το πρόβλημα λύνεται με την χρήση ενός MS-JK-FF που συνδέονται σαν Τ. Τ Δt δt 38

Τ Flip Flop Τ FF συνέχεια: Με την χρήση ενός JK-FF, σαν Τ-FF, έχουμε αλλαγή κατάστασης σε κάθε παλμό του Ck, με την άνοδο ή την κάθοδό του. Τα παλμικά διαγράμματα ή διαγράμματα χρονισμού των δυο τύπων Τ-FF : PETr Τ-FF Τ J Pr K Cr Ck NETr Τ-FF Τ Τ J Pr t 1 t 2 t 3 t 4 t 5 t 6 t 7 t 8 K Cr 39

Αναφορές 1. Φανουράκης Κ., Πάτσης Γ., Τσακιρίδης Ο., Θεωρία και Ασκήσεις Ψηφιακών Ηλεκτρονικών, ΜΑΡΙΑ ΠΑΡΙΚΟΥ & ΣΙΑ ΕΠΕ, 2016. [59382199] 2. Floyd Thomas L., Ψηφιακά ηλεκτρονικά, ΣΤΕΛΛΑ ΠΑΡΙΚΟΥ & ΣΙΑ ΟΕ, 2007. [14795] 3. Φανουράκης Κ., Πάτσης Γ., Τσακιρίδης Ο., Σημειώσεις Θεωρίας, Ψηφιακών Ηλεκτρονικών, 2014. 42