ΑΣΚΗΣΗ 6 ΠΟΛΥΠΛΕΚΤΕΣ (MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMUX)

Σχετικά έγγραφα
ΑΣΚΗΣΗ 8 ΠΟΛΥΠΛΕΚΤΕΣ ( MULTIPLEXERS - MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMULTIPLEXERS - DEMUX)

6.1 Θεωρητική εισαγωγή

ΣΧΟΛΗ ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ & ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ

ΑΣΚΗΣΗ 3 ΣΥΝΔΥΑΣΤΙΚΑ ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ: ΑΝΑΛΥΣΗ ΚΑΙ ΣΧΕΔΙΑΣΗ

ΑΣΚΗΣΗ 6 ΑΠΟΚΩΔΙΚΟΠΟΙΗΕΣ ( DECODERS )

ΑΣΚΗΣΗ 9 ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ (COUNTERS)

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009

2 η Θεµατική Ενότητα : Σύνθετα Συνδυαστικά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

Ενότητα 7 ΑΠΟΚΩΔΙΚΟΠΟΙΗΤΕΣ - ΚΩΔΙΚΟΠΟΙΗΤΕΣ ΑΠΟΠΛΕΚΤΕΣ - ΠΟΛΥΠΛΕΚΤΕΣ

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ211

ΑΣΚΗΣΗ 8 ΚΑΤΑΧΩΡΗΤΕΣ - REGISTERS

Συνδυαστικά Κυκλώματα

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Συνδυαστική Λογική. Επιμέλεια Διαφανειών: Δ.

f(x, y, z) = y z + xz

K24 Ψηφιακά Ηλεκτρονικά 6: Πολυπλέκτες/Αποπολυπλέκτες

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ

ΒΑΣΙΚΕΣ ΑΡΧΕΣ ΨΗΦΙΑΚΗΣ ΤΕΧΝΟΛΟΓΙΑΣ. Κεφάλαιο 3

9. OIΚΟΥΜΕΝΙΚΕΣ ΠΥΛΕΣ ΠΟΛΛΑΠΛΩΝ ΕΙΣΟ ΩΝ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016

7.1 Θεωρητική εισαγωγή

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Υπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM).

ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ Ι ΕΞΕΤΑΣΕΙΣ ΦΕΒΡΟΥΑΡΙΟΥ 2010

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

C D C D C D C D A B

ΑΣΚΗΣΗ 4 ΣΧΕΔΙΑΣΗ ΑΡΙΘΜΗΤΙΚΩΝ ΛΟΓΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

ΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

Ψηφιακή Λογική και Σχεδίαση

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης Θέμα 1ο (3 μονάδες)

ΑΣΚΗΣΗ 10 ΣΥΓΧΡΟΝΟΙ ΑΠΑΡΙΘΜΗΤΕΣ

ΜΕΡΟΣ 1 ο : Δυαδικές συναρτήσεις Άλγεβρα Boole Λογικά διαγράμματα

ΑΣΚΗΣΗ 8 η -9 η ΣΧΕΔΙΑΣΗ ΑΡΙΘΜΗΤΙΚΗΣ ΛΟΓΙΚΗΣ ΜΟΝΑΔΑΣ ΤΕΣΣΑΡΩΝ ΔΥΑΔΙΚΩΝ ΨΗΦΙΩΝ

Εργαστήριο Ψηφιακής Σχεδίασης

i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης 2017

Α. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ

5.1 Θεωρητική εισαγωγή

Κυκλώµατα µε MSI. υαδικός Αθροιστής & Αφαιρέτης

w x y Υλοποίηση της F(w,x,y,z) με πολυπλέκτη 8-σε-1

Θέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το κατωτέρω διάγραμμα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2014

Επίπεδο Ψηφιακής Λογικής (The Digital Logic Level)

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΚΑΤΑΧΩΡΗΤΕΣ ΟΛΙΣΘΗΤΕΣ

ΑΣΚΗΣΗ 7 FLIP - FLOP

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

Η κανονική μορφή της συνάρτησης που υλοποιείται με τον προηγούμενο πίνακα αληθείας σε μορφή ελαχιστόρων είναι η Q = [A].

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 3

ΕΙΣΑΓΩΓΗ ΣΤΟΥΣ ΥΠΟΛΟΓΙΣΤΕΣ. ΜΑΘΗΜΑ 2 ο. ΑΛΓΕΒΡΑ Boole ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ

e-book ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ ΑΣΚΗΣΕΙΣ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2008

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

K15 Ψηφιακή Λογική Σχεδίαση 7-8: Ανάλυση και σύνθεση συνδυαστικών λογικών κυκλωμάτων

Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές

Μνήμη και Προγραμματίσιμη Λογική

Ψηφιακά Συστήματα. 3. Λογικές Πράξεις & Λογικές Πύλες

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο Βασικές Συνδυαστικές Συναρτήσεις και. Διδάσκουσα: Μαρία Κ. Μιχαήλ

ΓΡΑΠΤΕΣ ΠΡΟΑΓΩΓΙΚΕΣ ΕΞΕΤΑΣΕΙΣ ΜΑΪΟΥ/ΙΟΥΝΙΟΥ 2014

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

ΑΣΚΗΣΗ 4 ΠΡΟΒΛΗΜΑΤΑ ΛΟΓΙΚΗΣ ΣΧΕΔΙΑΣΗΣ

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Βασικές Συνδυαστικές Συναρτήσεις και Κυκλώματα 1

ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

8.1 Θεωρητική εισαγωγή

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΚΑΡΑΓΚΙΑΟΥΡΗΣ ΝΙΚΟΛΑΟΣ

ΙΚΑΝΟΤΗΤΕΣ: 1. Αναγνωρίζει απλούς κωδικοποιητές - αποκωδικοποιητές.

Κεφάλαιο 6. Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα

ΕΡΓΑΣΤΗΡΙΟ ΗΛΕΚΤΡΟΝΙΚΩΝ ΕΦΑΡΜΟΓΩΝ

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα

Ψηφιακά Συστήματα. 6. Σχεδίαση Συνδυαστικών Κυκλωμάτων

Σχεδιασμός Αποκωδικοποιητή και υλοποίηση του στο Logisim και στο Quartus. Εισαγωγή στο Logisim

PLD. Εισαγωγή. 5 η Θεµατική Ενότητα : Συνδυαστικά. PLAs. PLDs FPGAs

ΘΕΜΑΤΑ & ΕΝΔΕΙΚΤΙΚΕΣ ΛΥΣΕΙΣ

Κεφάλαιο 3 ο Ακολουθιακά Κυκλώματα με ολοκληρωμένα ΤΤL

Άσκηση 3 Ένα νέο είδος flip flop έχει τον ακόλουθο πίνακα αληθείας : I 1 I 0 Q (t+1) Q (t) 1 0 ~Q (t) Κατασκευάστε τον πίνακα

Δυαδικές συναρτήσεις Άλγεβρα Boole Λογικά διαγράμματα

Εισαγωγή στην Πληροφορική

K15 Ψηφιακή Λογική Σχεδίαση 6: Λογικές πύλες και λογικά κυκλώματα

Ολοκληρωμένα Κυκλώματα

Κεφάλαιο 3. Λογικές Πύλες

K24 Ψηφιακά Ηλεκτρονικά 4: Σχεδίαση Συνδυαστικών Κυκλωμάτων

Κεφάλαιο 4 : Λογική και Κυκλώματα

ΑΣΚΗΣΗ 9. Tα Flip-Flop

ΛΥΣΕΙΣ ΘΕΜΑΤΩΝ. στον αναστρέφοντα ακροδέκτη. Στον χρόνο t = 0 η έξοδος υ

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

Εργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI

Περιεχόµενα. Στοιχειώδης Λογικές Συναρτήσεις. Αποκωδικοποίηση (Decoding) Ενεργοποίηση Συνάρτησης (Enabling)

ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο Κυκλώματα CMOS. Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

4.1 Θεωρητική εισαγωγή

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Λογική Σχεδίαση Ι - Εξεταστική Φεβρουαρίου 2013 Διάρκεια εξέτασης : 160 Ονοματεπώνυμο : Α. Μ. Έτος σπουδών:

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα. Σχεδίαση Ψηφιακών Συστημάτων. Ενότητα: ΚΑΤΑΧΩΡΗΤΕΣ - ΑΠΑΡΙΘΜΗΤΕΣ

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Μονάδες Μνήμης και Διατάξεις Προγραμματιζόμενης Λογικής

ΑΣΚΗΣΗ 1 ΛΟΓΙΚΕΣ ΠΥΛΕΣ

1 η ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ: ΧΑΡΑΚΤΗΡΙΣΤΙΚΗ ΚΑΜΠΥΛΗ ΩΜΙΚΟΥ ΑΝΤΙΣΤΑΤΗ ΚΑΙ ΛΑΜΠΤΗΡΑ ΠΥΡΑΚΤΩΣΗΣ

Ψηφιακά Κυκλώματα (1 ο μέρος) ΜΥΥ-106 Εισαγωγή στους Η/Υ και στην Πληροφορική

Συνδυαστικά Λογικά Κυκλώματα

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Transcript:

ΑΣΚΗΣΗ 6 ΠΟΛΥΠΛΕΚΤΕΣ (MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMUX) Αντικείμενο της άσκησης: Η κατανόηση των εννοιών πολύπλεξης - απόπλεξης, η σχεδίαση σε επίπεδο πυλών ενός πολυπλέκτη και εφαρμογές με τα ολοκληρωμένα κυκλώματα 74153, 74155. ΠΟΛΥΠΛΕΞΗ. Ο πολυπλέκτης (multiplexer - MUX) είναι ένα συνδυαστικό κύκλωμα που επιλέγει δυαδική πληροφορία μιας από πολλές γραμμές εισόδου και την κατευθύνει σε μια και μοναδική γραμμή εξόδου. Έτσι, σε κάθε πολυπλέκτη υπάρχουν δύο ομάδες εισόδων. Η πρώτη ομάδα περιλαμβάνει τις εισόδους των οποίων τα δεδομένα μεταφέρονται στην έξοδο (C 0 C 1 στο σχήμα). Η δεύτερη ομάδα περιλαμβάνει τις εισόδους επιλογής (Α στο σχήμα) με τις οποίες επιλέγεται από ποια είσοδο θα περάσουν δεδομένα στην έξοδο. Για κάθε συνδυασμό τιμών στις γραμμές επιλογής, επιλέγεται μια και μοναδική γραμμή εισόδου. Το πλήθος των γραμμών εισόδου που μπορούν να ελεγχθούν καθορίζεται από το πλήθος των γραμμών επιλογής. Έτσι, αν έχουμε n γραμμές επιλογής, μπορούμε να ελέγξουμε μέχρι 2 n γραμμές εισόδου (πολυπλέκτης 2 n σε 1). Ο απλούστερος πολυπλέκτης έχει δύο γραμμές εισόδου δεδομένων, C 0 και C 1, μια έξοδο Y και μια γραμμή επιλογής (MUX 2 σε 1). Για = 0, επιλέγεται η είσοδος C 0, και για = 1, επιλέγεται η είσοδος C 1. Επομένως, ο πίνακας αλήθειας του πολυπλέκτη 2 σε 1 και η συνάρτηση λειτουργίας που προκύπτει είναι : Y 0 C 0 Y = C 0 + C 1 1 C 1 Στα σχήματα που ακολουθούν δίνονται το λογικό κύκλωμα και το σχηματικό (χονδρικό) διάγραμμα του πολυπλέκτη 2 σε 1. C 0 Y C 0 0 MUX 2/1 Y C 1 C 1 1 1

Τα κυκλώματα πολύπλεξης αναφέρονται σε μερικά τεχνικά εγχειρίδια και σαν «συλλογείς δεδομένων - Data Selectors» χαρακτηρίζοντας έτσι την δυνατότητα που έχουν να οδηγούν προς ένα μοναδικό αγωγό Υ σήματα προερχόμενα από περισσότερες της μιας γραμμές. ΑΠΟΠΛΕΞΗ Ο αποπλέκτης ή αποπολυπλέκτης (demultiplexer - DEMUX) εκτελεί την αντίστροφη λειτουργία από τον πολυπλέκτη, δηλαδή δυαδική πληροφορία από μια και μοναδική γραμμή εισόδου την κατευθύνει σε μια από πολλές γραμμές εξόδου. Η επιλογή μιας συγκεκριμένης γραμμής εξόδου ελέγχεται μέσω γραμμών επιλογής. Για κάθε συνδυασμό τιμών στις γραμμές επιλογής, επιλέγεται μια και μοναδική γραμμή εξόδου. Το πλήθος των γραμμών εξόδου που μπορούν να ελεγχθούν καθορίζεται από το πλήθος των γραμμών επιλογής. Έτσι, αν έχουμε n γραμμές επιλογής, μπορούμε να ελέγξουμε μέχρι 2 n γραμμές εξόδου (αποπλέκτης 1 - σε - 2 n ). Έτσι, για παράδειγμα, ένας αποπλέκτης 1 σε 8 (μία είσοδος, οκτώ έξοδοι) απαιτεί 3 γραμμές επιλογής. Ο απλούστερος αποπλέκτης έχει δύο γραμμές εξόδου δεδομένων, Y 0 και Y 1, μια είσοδο C και μια γραμμή επιλογής (DEMUX 1 σε 2). Για = 0, επιλέγεται η έξοδος Y 0, και για = 1, επιλέγεται η έξοδος Y 1. Επομένως, ο πίνακας αλήθειας του αποπλέκτη 1 σε 2 και οι συναρτήσεις των εξόδων που προκύπτουν είναι : Y 0 Y 1 0 C 0 Y 0 = C, Y 1 = C 1 0 C Στα σχήματα που ακολουθούν δίνονται το λογικό κύκλωμα και το σχηματικό (χονδρικό) διάγραμμα του αποπλέκτη 2 σε 1. C Y 0 0 Y 0 Y 1 C DEMUX 1/2 1 Y 1 2

ΠΕΙΡΑΜΑΤΙΚΗ ΔΙΑΔΙΚΑΣΙΑ 1. Σχεδίαση Πολυπλέκτη α) Σχεδιάστε σε επίπεδο πυλών το ψηφιακό κύκλωμα ενός πολυπλέκτη 4/1. C0 C1 C2 C3 MUX 4/1 Y Β Α Y 0 0 0 1 1 0 1 1 B Υ = Β Α β) Να υλοποιήσετε με το λογισμικό EWB το κύκλωμα του πολυπλέκτη 4/1 που σχεδιάσατε σε επίπεδο πυλών. Δώστε στις εισόδους τετραγωνικές παλμοσειρές σύμφωνα με τον ακόλουθο πίνακα και παρακολουθήστε την μεταφορά τους στην έξοδο ανάλογα τις λογικές καταστάσεις των εισόδων επιλογής Α, Β. Για να γίνει πιο κατανοητή η διαδικασία αυτή συνδέστε σε κάθε είσοδο και κάθε έξοδο έναν ενδείκτη. (Η ταυτόχρονη ενεργοποίηση των ενδεικτών εισόδου εξόδου δείχνει την μεταφορά της πληροφορίας). Συμπληρώστε τον ακόλουθο πίνακα αληθείας για όλους τους συνδυασμούς τιμών των εισόδων Α, Β. 3

C0 C1 C2 C3 Β Α Y 1Ηz 2Ηz 5Ηz 10Ηz 0 0 1Ηz 2Ηz 5Ηz 10Ηz 0 1 1Ηz 2Ηz 5Ηz 10Ηz 1 0 1Ηz 2Ηz 5Ηz 10Ηz 1 1 2. Συνεργασία πολυπλέκτη - αποπλέκτη. α) Να μελετήσετε τα επισυναπτόμενα τεχνικά φυλλάδια των ολοκληρωμένων κυκλωμάτων 74153 και 74155 και να απαντήσετε στις επόμενες ερωτήσεις: i. Τι είδους και πόσα κυκλώματα περιέχει το 74153; ii. Τι είδους και πόσα κυκλώματα περιέχει το 74155; iii. Ποια είναι η λειτουργία των ακροδεκτών G στα ΟΚ; iv. Ποια είναι η ενεργός κατάσταση στις εξόδους του ΟΚ 74153; v. Ποια είναι η ενεργός κατάσταση στις εξόδους του ΟΚ 74155; β) Να σχεδιάσετε σε επίπεδο χονδρικών διαγραμμάτων το σχηματικό του συστήματος συνεργασίας ενός πολυπλέκτη 4 σε 1 και ενός αποπλέκτη 4 σε 1. 4

γ) Να υλοποιήσετε το κύκλωμα του παρακάτω σχήματος στο EWB και να απαντήσετε στις ερωτήσεις που ακολουθούν: i. Ποια είναι η λειτουργία του κυκλώματος; ii. Υπάρχει σειριακή μεταφορά δεδομένων; iii. Υπάρχει ταυτόχρονη ενεργοποίηση των led εισόδου (πολυπλέκτη) και εξόδου (αποπλέκτη) και γιατί; iv. Να συνδέσετε τη δεύτερη μονάδα απόπλεξης (2G, 2Y0, 2Y1, 2Y2, 2Y3). Τι παρατηρείτε σε σχέση με το προηγούμενο ερώτημα; 5

6

7

Να σημειωθεί ότι το ολοκληρωμένο 74155 λειτουργεί και ως αποπλέκτης 1 σε 4, αλλά και ως αποκωδικοποιητής 2 σε 4 (όπως είδαμε στην προηγούμενη άσκηση) αφού το κύκλωμα είναι το ίδιο και στις δύο περιπτώσεις. Αυτό που διαφοροποιεί τη λειτουργία (αποκωδικοποιητής ή αποπλέκτης) είναι ο τρόπος χρήσης των εισόδων C1, C2, και B: Αν το C1 τεθεί σταθερά στην τιμή 1, τότε τα Α και Β παίζουν το ρόλο των εισόδων του 2 σε 4 αποκωδικοποιητή και θα ενεργοποιηθεί (τεθεί στο 0 οι έξοδοι είναι active low) η αντίστοιχη έξοδος 1Υx (x=0,1,2 ή 3). Για να το χρησιμοποιήσουμε ως αποπλέκτη, θα πρέπει να δώσουμε την επιλεγμένη είσοδο στο C1, οπότε τα Α και Β καθορίζουν σε ποια από τις εξόδους 1Υx θα εμφανιστεί η τιμή της εισόδου αντεστραμμένη. Τα ίδια ισχύουν και για τη δεύτερη μονάδα του Ο.Κ. (είσοδος C2, έξοδοι 2Υx), μόνο που εκεί για τον αποκωδικοποιητή πρέπει να θέσουμε C2=0 αντί για 1, ενώ για χρήση αποπλέκτη, οι έξοδοι 2Υx είναι σε φάση με την είσοδο C2. 8