Ακολουθιακά Κυκλώµατα (Sequential Circuits) Συνδυαστικά Κυκλώµατα (Combinational Circuits) Σύγχρονα και Ασύγχρονα

Σχετικά έγγραφα
ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2008

Πανεπιστήµιο Κύπρου DEPARTMENT OF COMPUTER SCIENCE

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Ακολουθιακά Κυκλώματα: Μανδαλωτές και Flip-Flops 1

ΑΣΚΗΣΗ 9. Tα Flip-Flop

Σχεδιασμός Ψηφιακών Συστημάτων

Αυγ-13 Ακολουθιακά Κυκλώματα: Μανδαλωτές και Flip-Flops. ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2009.

Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ (Τ.Ε.Ι.) ΚΡΗΤΗΣ Τµήµα Εφαρµοσµένης Πληροφορικής & Πολυµέσων. Ψηφιακή Σχεδίαση. Κεφάλαιο 5: Σύγχρονη Ακολουθιακή

ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Ακολουθιακά Κυκλώµατα. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο Ακολουθιακά Κυκλώµατα (συν.) Ακολουθιακή Λογική: Έννοια

Ενότητα ΑΡΧΕΣ ΑΚΟΛΟΥΘΙΑΚΗΣ ΛΟΓΙΚΗΣ LATCHES & FLIP-FLOPS

Α. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ

Ελίνα Μακρή

7.1 Θεωρητική εισαγωγή

K24 Ψηφιακά Ηλεκτρονικά 9: Flip-Flops

Κεφάλαιο 6. Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα

Ψηφιακά Συστήματα. 7. Κυκλώματα Μνήμης

ΚΕΦΑΛΑΙΟ 6 ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ. 6.1 Εισαγωγή

Σχεδιασμός Ψηφιακών Συστημάτων

3 η Θεµατική Ενότητα : Σύγχρονα Ακολουθιακά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

ΑΣΚΗΣΗ 7 FLIP - FLOP

5. Σύγχρονα Ακολουθιακά Κυκλώματα

Σχεδίαση κυκλωμάτων ακολουθιακής λογικής

Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα

Ψηφιακή Σχεδίαση. Δρ. Μηνάς Δασυγένης Εργαστήριο Ψηφιακών Συστημάτων και Αρχιτεκτονικής Υπολογιστών

Κυκλώματα αποθήκευσης με ρολόι

13. ΣΥΓΧΡΟΝΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Αρχιτεκτονικές Υπολογιστών

Ακολουθιακά Κυκλώματα Flip-Flops

Η συχνότητα f των παλµών 0 και 1 στην έξοδο Q n είναι. f Qn = 1/(T cl x 2 n+1 )

Ακολουθιακά κυκλώματα: Μανδαλωτές και Flip-Flop. Διάλεξη 6

ΨΗΦΙΑΚΗΛΟΓΙΚΗΣΧΕΔΙΑΣΗ

Κεφάλαιο 3 ο Ακολουθιακά Κυκλώματα με ολοκληρωμένα ΤΤL

8. Στοιχεία μνήμης. Οι δυο έξοδοι του FF είναι συμπληρωματικές σημειώνονται δε σαν. Όταν αναφερόμαστε στο FF εννοούμε πάντα την κανονική έξοδο Q.

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Ανάλυση Ακολουθιακών Κυκλωμάτων 1

Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Καταχωρητές 1

8.1 Θεωρητική εισαγωγή

Εισαγωγή στην πληροφορική

26-Nov-09. ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο Καταχωρητές 1. Διδάσκουσα: Μαρία Κ. Μιχαήλ

Σύγχρονα ακολουθιακά κυκλώματα. URL:

6.1 Καταχωρητές. Ένας καταχωρητής είναι μια ομάδα από f/f αλλά μπορεί να περιέχει και πύλες. Καταχωρητής των n ψηφίων αποτελείται από n f/f.

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

14. ΑΠΑΡΙΘΜΗΤΕΣ. e-book ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ ΑΣΗΜΑΚΗΣ-ΒΟΥΡΒΟΥΛΑΚΗΣ- ΚΑΚΑΡΟΥΝΤΑΣ-ΛΕΛΙΓΚΟΥ 1

Πρότυπα Συµβόλων για τις Μονάδες Μνήµης. Άµεση Είσοδοι (Direct Inputs) Χρονικοί Παράµετροι (Flip-Flop Timing Parameters)

Μικροηλεκτρονική - VLSI

Καταχωρητες (Registers) Μετρητες (Counters)

ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Μετρητές 1

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Ακολουθιακή Λογική. Επιμέλεια Διαφανειών: Δ.

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙΔΕΥΤΙΚΟ ΙΔΡΥΜΑ ΛΑΜΙΑΣ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ. Τμήμα Ηλεκτρονικής. Πτυχιακή Εργασία

Ακολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 16: Μετρητές (Counters)

βαθµίδων µε D FLIP-FLOP. Μονάδες 5

Ακολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers)

Σχεδιασμός Ψηφιακών Συστημάτων

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Παράδειγµα: Καταχωρητής 2-bit. Καταχωρητής 4-bit. Μνήµη Καταχωρητών

Ελίνα Μακρή

Άσκηση 3 Ένα νέο είδος flip flop έχει τον ακόλουθο πίνακα αληθείας : I 1 I 0 Q (t+1) Q (t) 1 0 ~Q (t) Κατασκευάστε τον πίνακα

Η κανονική μορφή της συνάρτησης που υλοποιείται με τον προηγούμενο πίνακα αληθείας σε μορφή ελαχιστόρων είναι η Q = [A].

ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Μετρητής Ριπής (Ripple Counter) Μετρητές (Counters) Μετρητής Ριπής (συν.

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο Διάλεξη 8 η : Μηχανές Πεπερασμένων Κaταστάσεων σε FPGAs

HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI. 1 ΗΥ330 - Διάλεξη 7η - Ακολουθιακά Κυκλώματα

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Καθιερωµένα Γραφικά Σύµβολα. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο 2005

Ακολουθιακά κυκλώματα: Μανδαλωτές και Flip-Flop

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

K24 Ψηφιακά Ηλεκτρονικά 10: Ακολουθιακά Κυκλώματα

Flip-Flop: D Control Systems Laboratory

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

7. ΚΑΤΑΧΩΡΗΤΕΣ ΕΡΩΤΗΣΕΙΣ ΑΣΚΗΣΕΙΣ

ΛΟΓΙΚH ΣΧΕΔΙΑΣH ΙΙ. Καλώς ήλθατε

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων

7 η Θεµατική Ενότητα : Καταχωρητές, Μετρητές και Μονάδες Μνήµης

ΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

Μετρητής Ριπής ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ. Αναφορά 9 ης. εργαστηριακής άσκησης: ΑΦΡΟΔΙΤΗ ΤΟΥΦΑ Α.Μ.:

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΕΙΡΙΑΚΗ ΠΡΟΣΘΕΣΗ

Ψηφιακή Λογική Σχεδίαση

Εισαγωγή στην Πληροφορική

Ανάλυση Σύγχρονων Ακολουθιακών Κυκλωμάτων

Δυαδικές Μονάδες Μνήμης: Μανδαλωτής SR, D και JK Flip-Flops Σχεδιασμός Μετρητής Ριπής

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

9. ΚΑΤΑΧΩΡΗΤΕΣ (REGISTERS)

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Σχεδίαση Βασικών Κυκλωµάτων. Χρ. Καβουσιανός. Επίκουρος Καθηγητής

Σχεδίαση Ψηφιακών Συστημάτων

6 η Θεµατική Ενότητα : Σχεδίαση Συστηµάτων σε Επίπεδο Καταχωρητή

Ψηφιακή Λογική Σχεδίαση

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 Συµπληρωµατική ΔΙΑΛΕΞΗ 14: Περιγραφή Ακολουθιακών Κυκλωµάτων στη VHDL

Ψηφιακά Κυκλώματα (2 ο μέρος) ΜΥΥ-106 Εισαγωγή στους Η/Υ και στην Πληροφορική

Ασύγχρονοι Απαριθμητές. Διάλεξη 7

Κεφάλαιο 7 ο. Γ. Τσιατούχας. VLSI Technology and Computer Architecture Lab. Ακολουθιακή Λογική 2

ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ. Να μελετηθεί η λειτουργία του ακόλουθου κυκλώματος. Ποιος ο ρόλος των εισόδων του (R και S) και πού βρίσκει εφαρμογή; S Q

Εργαστήριο Οργάνωσης Η/Υ. Δαδαλιάρης Αντώνιος

Transcript:

Συνδυαστικά Κυκλώµατα (Combinational Circuits) Εξοδος οποιαδήποτε στιγµή εξαρτάται µόνο από τις τιµές στην είσοδο την ίδια στιγµή κολουθιακά Κυκλώµατα (Sequential Circuits) Aποθηκεύουν κατάσταση (state) σε µορφή bits. Η έξοδος εξαρτάται από την είσοδο στο παρών και την παρούσα κατάσταση. Η επόµενη κατάσταση εξαρτάται από την παρούσα κατάσταση και είσοδο Σύγχρονα και σύγχρονα κολουθιακά Κυκλώµατα Aσύγχρονα: συµπεριφορά µπορεί να επηρεαστεί ανά πάσα στιγµή όταν αλλάζουν οι τιµές στην είσοδο Σύγχρονα: συµπεριφορά ορίζεται σε διάκριτα χρονικά σηµεία συγχρονισµός επιτυγχάνεται µεχρησηρολογιού clock: παράγει µια περιοδική σειρά παλµών ακολουθιακά κυκλώµατα µε ρολόι σύγχρονα κυκλώµαταβασίζονταισεασύγχρονακαιρολόι Σύγχρονα κολουθιακά Κυκλώµατα µε Ρολόι Η κατάσταση µπορεί να αλλάξει µόνο όταν υπάρξει παλµός στην είσοδο ρολογιού ασικά Κυκλώµατα για ποθήκευση ασικά Κυκλώµατα για ποθήκευση σύγχρονα: Mανταλωτές - Latches τυπικά ή 2 εισόδους αποθηκεύουν bit (συνήθως στην κανονική και συµπληρωµένη µορφή του) Σύγχρονα: Flip-Flops ή FF latches χρησιµοποιούνται για κτίσιµο flip-flops τυπικά ή 2 εισόδους συνήθως µια επιπλέον είσοδος για ρολόι αποθηκεύουν bit (συνήθως στην κανονική και συµπληρωµένη µορφή του)

κολουθιακά Κυκλώµατα Mανταλωτές - Latches Flip-Flops νάλυση κολουθιακών κυκλωµάτων Σχεδιασµός κολουθιακών κυκλωµάτων D FF αχρησιµοποίητες καταστάσεις JK FF πίνακες διέγερσης VHDLγια ακολουθιακά κυκλώµατα S R (t+) Aπροσδιοριστη Χρειάζεται loop για αποθήκευση bit δυο καταστάσεις: ή, Set ή Reset ιατηρεί κατάσταση οταν S=R= προσδιόριστη οταν S=R= και µετά S=R= S R (t+) Aπροσδιόριστη MNHMH S R Mανταλωτές - S R Latches S R Mανταλωτές - S R Latches S R (t+) S R (t+) Aπροσδιόριστη ιατηρεί κατάσταση οταν S=R= προσδιόριστη συµπεριφορά όταν S=R= και µετά S=R= 2

SR Latch µε Είσοδο Ελέγχου SR Latch µε Είσοδο Ελέγχου (t+) (t+) (t+) Aπροσδιόριστη SR Latch µε Είσοδο Ελέγχου (t+) C = => == καµιά αλλαγή C= => A=S, B=R (S R latch αλλά µε αντίθετο πίνακα αλήθειας) (t+) S R (t+) Aπροσδιόριστη (t+) (t+) Για αποφυγή απροσδιόριστης συµπεριφοράς δεν επιτρέπει το D latch S =R = Για αποφυγή απροσδιόριστης συµπεριφοράς δεν επιτρέπει το D latch S =R = 3

Flip-Flops Ηέξοδοςενόςlatch µε είσοδο ελέγχου συνδεδεµένη µε ρολόι, µπορεί να αλλάζει κατά την διάρκεια που το ρολόι έχει την τιµή πχ για D latch η έξοδος θα είναι ίδια µε τηνείσοδο Πρόβληµα µε Latches D-Latch D Y Clock Y Clock C Flip-Flops ΜΕΓ ΠΡΟΛΗΜ: λογω loops στα ακολουθιακά κυκλώµατα, µπορεί να προκαλέσει απροσδιόριστη συµπεριφορά (ηέξοδοςναεπηρεάζειτηνείσοδοενός latch που µε την σειρά του επηρεάζει την έξοδο κοκ) Μaster-Slave FF FF φέντη-σκλάβου master slave Λύση: ένας latch να µην µπορεί να δει την αλλαγή στην έξοδο του κατά την διάρκεια του ίδιου παλµού που προκάλεσε την αλλαγή Μaster-Slave FF FF φέντη-σκλάβου Προσοµοίωση SR Master-Slave FF master slave C= ενεργός master, έξοδος slave σταθερή C= master σταθερό, slave παίρνει τιµή master Περίπτωση απροσδιόριστης συµπεριφοράς; 4

Πρόβληµα µε Flip-Flop Negative Edge-Triggered D Flip-Flop Η αλλαγή στην έξοδο καθυστερεί όσο είναι το πλάτος του χτυπήµατος του ρολογιού. υτό µπορείνακνάνειτοκύκλωµα αργόή S και/ή R επιτρέπεται να αλλάζουν τιµές καθός C = Υποθέστε ότι = και S πάει στο και ξανά στο και R παραµένει στο Το master latch παίρνει τιµή Τιµή µεταφέρεται στο slave Υποθέστε = και S πάει στο και ξανά και R πάει και ξανά Το master latch είναι sets και ξανά resets Τιµή µεταφέρεται στο slave υτή συµπεριφορά ονοµάζεται «s catching». Το master-slave flip-flop ονοµάζεται αλλιώς pulse-triggered flip-flop. JK FF (master-slave JK FF) Edge Triggered FF (κµοπυροδότηση) λλαγές στο FF γινόνται µόνο στις ακµές (transitions) του ρολογιού σε possitive-triggered ή σε negative triggered Συµπεριφορά πάντοτε ορίζεται D possitive-edge-triggered FF Τιµητουmaster: τιµή εισόδου την στιγµήτου- transition Τιµήτουslave: τιµήαπότονmaster την στιγµήτου - transition 5