Υλοποίηση Πλήρη Αθροιστή με χρήση: Α) Ψηφιακών Πυλών Β) Αποκωδικοποιητή (74138)και Γ) Πολυπλέκτη(74153)

Σχετικά έγγραφα
ΗΜΥ211 Εργαστήριο Ψηφιακών Συστηµάτων

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ211

Καταχωρητές, Μετρητές και Ακολουθιακά Κυκλώματα

Καταχωρητές,Σύγχρονοι Μετρητές και ΑκολουθιακάΚυκλώματα

Σχεδιασμός Αποκωδικοποιητή και υλοποίηση του στο Logisim και στο Quartus. Εισαγωγή στο Logisim

Στοιχεία Μνήμης, JKκαιD (Flip-Flops) Μετρητής Ριπής (Ripple Counter)

Behavioral & Mixed VHDL Architectures Finite State Machines in VHDL

Behavioral & Mixed VHDL Architectures Finite State Machines in VHDL

Διδάσκoντες: Δρ. Γιώργος Ζάγγουλος και Δρ. Παναγιώτα Μ. Δημοσθένους. Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

Εισαγωγή στη VHDL Υλοποίηση στο Quartus

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

Διδάσκoντες: Γιώργος Ζάγγουλος και Λάζαρος Ζαχαρία. Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

Σχεδιασμός Συνδυαστικού κυκλώματος και υλοποίηση στο Quartus και στο Logisim. Υλοποίηση κυκλώματος μόνο με πύλες Nand 2 εισόδων.

ΑΣΚΗΣΗ 8 η -9 η ΣΧΕΔΙΑΣΗ ΑΡΙΘΜΗΤΙΚΗΣ ΛΟΓΙΚΗΣ ΜΟΝΑΔΑΣ ΤΕΣΣΑΡΩΝ ΔΥΑΔΙΚΩΝ ΨΗΦΙΩΝ

Σχεδιασμός Συνδυαστικού κυκλώματος και υλοποίηση στο Quartus (a) με πύλες: and, or, xor και not (b) μόνο με πύλες nand2 και (c) με Vhdl (dataflow)

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

Οικουμενικές Πύλες (ΝΑΝD NOR), Πύλη αποκλειστικού Η (XOR) και Χρήση KarnaughMaps

Εισαγωγή στο Εργαστήριο Υλικού

Εργαστηριακή Άσκηση 4: Ιεραρχική σχεδίαση και προσχεδιασμένοι πυρήνες

Σχεδιασμός Πλήρους Αθροιστή/Αφαιρέτη

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

Ψηφιακή Λογική και Σχεδίαση

ηµιουργία Αρχείου Πρότζεκτ (.qpf)

Συνδιαστική Λογική με Πολυπλέκτες και Αποκωδικοποιητές: Σχεδιασμός ενός Πλήρους Αθροιστή

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Στοιχειώδης Λογικές Συναρτήσεις

Ψηφιακή Σχεδίαση. Ενότητα: ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ No:07. Δρ. Μηνάς Δασυγένης. Τμήμα Μηχανικών Πληροφορικής και Τηλεπικοινωνιών

Δείγμα Τελικής Εξέτασης στο ΗΜΥ213. Διδάσκοντας: Γιώργος Ζάγγουλος

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Συνδυαστική Λογική. Επιμέλεια Διαφανειών: Δ.

Εργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο Βασικές Συνδυαστικές Συναρτήσεις και. Διδάσκουσα: Μαρία Κ. Μιχαήλ

Πράξεις με δυαδικούς αριθμούς

4.1 Θεωρητική εισαγωγή

"My Binary Logic" Ένας προσομοιωτής λογικών πυλών στο Scratch

i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)

Εργαστήριο Κυκλωμάτων και Μετρήσεων

ΦΟΙΤΗΤΡΙΑ : ΒΟΥΛΓΑΡΙ ΟΥ ΜΑΡΙΑ, ΑΕΜ: 2109 ΕΠΙΒΛΕΠΩΝ : ΚΑΛΟΜΟΙΡΟΣ ΙΩΑΝΝΗΣ, ΕΠΙΚΟΥΡΟΣ ΚΑΘΗΓΗΤΗΣ

Μία μέθοδος προσομοίωσης ψηφιακών κυκλωμάτων Εξελικτικής Υπολογιστικής

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2008

ΕΙΣΑΓΩΓΗ ΣΤΟΥΣ ΥΠΟΛΟΓΙΣΤΕΣ. ΜΑΘΗΜΑ 2 ο. ΑΛΓΕΒΡΑ Boole ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ

9 ο Μαθητικό Συνέδριο Πληροφορικής Κεντρικής Μακεδονίας. "My Binary Logic" Ένας προσομοιωτής λογικών πυλών στο Scratch

w x y Υλοποίηση της F(w,x,y,z) με πολυπλέκτη 8-σε-1

2 η Θεµατική Ενότητα : Σύνθετα Συνδυαστικά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

Η κανονική μορφή της συνάρτησης που υλοποιείται με τον προηγούμενο πίνακα αληθείας σε μορφή ελαχιστόρων είναι η Q = [A].

9. OIΚΟΥΜΕΝΙΚΕΣ ΠΥΛΕΣ ΠΟΛΛΑΠΛΩΝ ΕΙΣΟ ΩΝ

Εργαστήριο Κυκλωμάτων και Μετρήσεων

Ψηφιακά Συστήματα. 6. Σχεδίαση Συνδυαστικών Κυκλωμάτων

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα. Σχεδίαση Ψηφιακών Συστημάτων. Ενότητα: ΚΑΤΑΧΩΡΗΤΕΣ - ΑΠΑΡΙΘΜΗΤΕΣ

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων

ΗΜΥ203 Εργαστήριο Κυκλωμάτων και Μετρήσεων

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Βασικές Συνδυαστικές Συναρτήσεις και Κυκλώματα 1

ΑΣΚΗΣΗ 4 ΣΧΕΔΙΑΣΗ ΑΡΙΘΜΗΤΙΚΩΝ ΛΟΓΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

! Εάν ο αριθμός διαθέτει περισσότερα bits, χρησιμοποιούμε μεγαλύτερες δυνάμεις του 2. ! Προσοχή στη θέση του περισσότερο σημαντικού bit!

Παράρτηµα Γ. Τα Βασικά της Λογικής Σχεδίασης. Οργάνωση και Σχεδίαση Υπολογιστών Η ιασύνδεση Υλικού και Λογισµικού, 4 η έκδοση

Υπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM).

ΑΣΚΗΣΗ 9η-10η ΑΡΙΘΜΗΤΙΚΗ-ΛΟΓΙΚΗ ΜΟΝΑΔΑ ΕΝΟΣ ΨΗΦΙΟΥ (1-BIT ALU)

Ψηφιακά Κυκλώματα (1 ο μέρος) ΜΥΥ-106 Εισαγωγή στους Η/Υ και στην Πληροφορική

ΗΜΥ 100 Εισαγωγή στην Τεχνολογία

Συνδιαστική Λογική µε Πολυπλέκτες και Αποκοδικοποιητές: Σχεδιασµός ενός Πλήρους Αθροιστή

6.1 Θεωρητική εισαγωγή

ΗΜΥ 213 Εργαστήριο Οργάνωσης Υπολογιστών και Μικροεπεξεργαστών

Προπαρασκευαστική παρουσίαση. για το Εργαστήριο ΗΜΥ 211. και το λογισμικό Altera Quartus II

Συστηµάτων ΗΜΥ211. Στόχοι Εργαστηρίου. Πανεπιστήμιο Κύπρου. Πανεπιστήμιο Κύπρου. Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ211 Χειµερινό 2013

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

Εισαγωγή στο Εργαστήριο

ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ Ι ΕΞΕΤΑΣΕΙΣ ΦΕΒΡΟΥΑΡΙΟΥ 2010

Λογική Σχεδίαση Ι - Εξεταστική Φεβρουαρίου 2013 Διάρκεια εξέτασης : 160 Ονοματεπώνυμο : Α. Μ. Έτος σπουδών:

Επίπεδο Ψηφιακής Λογικής (The Digital Logic Level)

ΗΜΥ203 Εργαστήριο Κυκλωµάτων και Μετρήσεων

Εισαγωγή στις πύλες NAND, NOR και XOR Σχεδιασμός Ελεγκτή Λαμπτήρων με πολλαπλούς διακόπτες και Ανιχνευτή Πρώτων Αριθμών

a -j a 5 a 4 a 3 a 2 a 1 a 0, a -1 a -2 a -3

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Παράδειγµα: Καταχωρητής 2-bit. Καταχωρητής 4-bit. Μνήµη Καταχωρητών

Εργαστήριο Κυκλωμάτων και Μετρήσεων

σύνθεση και απλοποίησή τους θεωρήµατα της άλγεβρας Boole, αξιώµατα του Huntington, κλπ.

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα

1 Περίληψη Η εργασία έγινε στα πλαίσια του μαθήματος των Ψηφιακών Ηλεκτρονικών Συστημάτων με σκοπό αρχικά την εκμάθηση της γλώσσας VHDL (Very High Spe

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

Περιεχόμενα. Πρώτο Κεφάλαιο. Εισαγωγή στα Ψηφιακά Συστήματα. Δεύτερο Κεφάλαιο. Αριθμητικά Συστήματα Κώδικες

Εφαρμογές Ψηφιακών Ηλεκτρονικών

ΣΧΟΛΗ ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ & ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Άλλες Αριθμητικές Συναρτήσεις/Κυκλώματα

Εργαστήριο Κυκλωμάτων και Μετρήσεων

ΗΜΥ203 Εργαστήριο Κυκλωµάτων και Μετρήσεων

ΗΜΥ203 Εργαστήριο Κυκλωµάτων και Μετρήσεων

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης Θέμα 1ο (3 μονάδες)

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων Τµήµα Επιστήµης Υπολογιστών Χειµερινό Εξάµηνο

Επίπεδο Ψηφιακής Λογικής (The Digital Logic Level)

Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

ΗΜΥ 213 Εργαστήριο Οργάνωσης Ηλεκτρονικών Υπολογιστών και Μικροεπεξεργαστών

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΕΙΡΙΑΚΗ ΠΡΟΣΘΕΣΗ

Οργάνωση της φυσικής δομής του ολοκληρωμένου κυκλώματος

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

ΗΜΥ203 Εργαστήριο Κυκλωµάτων και Μετρήσεων

Transcript:

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων Υλοποίηση Πλήρη Αθροιστή με χρήση: Α) Ψηφιακών Πυλών Β) Αποκωδικοποιητή (74138)και Γ) Πολυπλέκτη(74153) Διδάσκoντες: Δρ. Γιώργος Ζάγγουλος και Δρ. Παναγιώτα Μ. Δημοσθένους Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

Ατζέντα 1. Στόχοι 8 ου Εργαστηρίου 2. Υλοποίηση Πλήρους Αθροιστή με πύλες 3. Υλοποίηση Πλήρους Αθροιστή με Αποκωδικοποιητή 4. Υλοποίηση Πλήρους Αθροιστή με Πολυπλέκτη 5. Υλοποίηση Πλήρους Αθροιστή 5 bits 6. Επιπλέον Ρυθμίσεις στο Quartus II 7. Ανάλυση 5 ης εργαστηριακής άσκησης Οκτώβριος 16 Εργαστήριο Ψηφιακών Συστημάτων Γ.Ζ. & A.Π. - 2

Στόχοι Εργαστηρίου Με την ολοκλήρωση αυτού του εργαστηρίου, θα πρέπει να είστε σε θέση: 1. Να υλοποιείτε κυκλώματα πλήρους αθροιστή διαφόρων μεγεθών. 2. Nα ορίζετε διαφορετικούς σχεδιασμούς ως Top-Level Entity, να δημιουργείτε σύμβολα από δικούς σας σχεδιασμούς (αρχεία.bsf), και να είστε σε θέση να ρυθμίζετε σωστά τις σχετικές παραμέτρους στο Quartus II. 3. Να σχεδιάζετε και να χρησιμοποιείτε διάφορα κυκλώματα αποκωδικοποιητών και πολυπλεκτών σε άλλες εφαρμογές. 4. Να δημιουργείτε και να χρησιμοποιείτε σωστά τους διαύλους (data/address busses) και τις ονομασίες καλωδίων στο Quartus. 5. Να ρυθμίζετε πλήρως τις παραμέτρους σε μια προσομοίωση και να υπολογίζετε τις χρονικές καθυστερήσεις που προκύπτουν σε κάποιο σχεδιασμό. Οκτώβριος 16 Εργαστήριο Ψηφιακών Συστημάτων Γ.Ζ. & A.Π. - 3

Υλοποίηση Πλήρους Αθροιστή (Full adder) A B Cin Cout Sum 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Οκτώβριος 16 Εργαστήριο Ψηφιακών Συστημάτων Γ.Ζ. & A.Π. - 4

Υλοποίηση Πλήρους Αθροιστή με χρήση Αποκωδικοποιητή(θετικής λογικής) S(X,Y,Z) = Σm(1,2,4,7) C(X,Y,Z) = Σm(3,5,6,7) Με ποιες πύλες πρέπει να αντικατασταθούν οι δύο OR αν οι έξοδοι του αποκωδικοποιητή είναι αρνητικής λογικής; *** Στο 74138, το C είναι το MSBit και το Α είναι το LSBit *** Οκτώβριος 16 Εργαστήριο Ψηφιακών Συστημάτων Γ.Ζ. & A.Π. - 5

Υλοποίηση Πλήρους Αθροιστή με χρήση Πολυπλέκτη A B Cin Cout Sum 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 B Α Gnd Gnd Gnd Cin Cout Sum Οι επιλογές που υπάρχουν για τις εισόδους του πολυπλέκτη είναι: Cin, Cin, Vcc και Gnd Επιλέξτε αυτό που πρέπει κοιτώντας τη σχέση του Cin με την έξοδο για κάθε «ΑΒ» Οκτώβριος 16 Εργαστήριο Ψηφιακών Συστημάτων Γ.Ζ. & A.Π. - 6

Επιπλέον Ρυθμίσεις στο Quartus 1. Εισαγωγή στοιχείων Gnd και Vcc 2. Χρήση ασύρματων συνδέσεων (με ονομασία καλωδίων και διαύλων) 3. Χρήση διπλού πολυπλέκτη4x1(74153) 4. Χρήση αποκωδικοποιητή 3 σε 8 (74138) 5. Χρήση Quartus με διαφορετικό Top Level Entity (επιλέγουμε το.bdf, project, set as top level entity) 6. Δημιουργία συμβόλου από δικό σας σχεδιασμό (επιλέγουμε το.bdf, file, create/update, create symbol files for current file) 7. Ρυθμίσεις προσομοίωσης (decimal, hex, random values) Οκτώβριος 16 Εργαστήριο Ψηφιακών Συστημάτων Γ.Ζ. & A.Π. - 7

Εργαστηριακή Άσκηση 5 Σχεδιάστε έναν πλήρη αθροιστή 1 ος bitμε πύλες 2 εισόδων. Στη συνέχεια, να αποθηκεύσετε τον πιο πάνω σχεδιασμό ως σύμβολο. Υλοποιήστε ένα πλήρη αθροιστή 1 ος bitμε τη χρήση του 74153 (2 πολυπλέκτες 4 σε 1) και αποθηκεύσετε και αυτόν ως σύμβολο. Με τον ίδιο τρόπο, υλοποιήστε ακόμη ένα πλήρη αθροιστή με τη χρήση 74138 (αποκωδικοποιητής 3 σε 8) και επίσης αποθηκεύσετε τον ως σύμβολο. Δημιουργήστε ένα πλήρη αθροιστή 5 bitsχρησιμοποιώντας και τα 3 σύμβολα που έχετε δημιουργήσει από τους 3 σχεδιασμούς. Ελέγξτε την ορθή του λειτουργία τους πραγματοποιώντας 30 τυχαίες (random) προσθέσεις διάρκειας 40ns η κάθε μίαγια τον κάθε ένα από τους 3 τελικούς σχεδιασμούς. Για περισσότερες λεπτομέρειες διαβάστε την άσκηση 5. Οκτώβριος 16 Εργαστήριο Ψηφιακών Συστημάτων Γ.Ζ. & A.Π. - 8

Μαθησιακά Αποτελέσματα Με την ολοκλήρωση αυτού του εργαστηρίου θα πρέπει να μπορείτε να: Υλοποιείτε κυκλώματα δυαδικού (πλήρους) αθροιστή. Ορίζετε διαφορετικούς σχεδιασμούς ως Top-LevelEntity, να δημιουργείτε σύμβολα από δικούς σας σχεδιασμούς και να είστε σε θέση να ρυθμίζετε σωστά τις σχετικές παραμέτρους στο Quartus II. Σχεδιάζετε και να χρησιμοποιείτε τα κυκλώματα αποκωδικοποιητών και πολυπλεκτώνσε άλλες εφαρμογές. Ορίζετε και να χρησιμοποιείτε σωστά τους διαύλους και τις ονομασίες καλωδίων στο Quartus II. Ρυθμίζετε πλήρως τις παραμέτρους σε μια προσομοίωση και να υπολογίζετε τις χρονικές καθυστερήσεις που προκύπτουν σε κάποιο σχεδιασμό. Οκτώβριος 16 Εργαστήριο Ψηφιακών Συστημάτων Γ.Ζ. & A.Π. - 9