Υλοποίηση λογικών πυλών µε τρανζίστορ MOS Εισαγωγή στην Ηλεκτρονική
Λογική MOS Η αναπαράσταση των λογικών µεταβλητών 0 και 1 στα ψηφιακά κυκλώµατα γίνεται µέσω κατάλληλων επιπέδων τάσης, όπου κατά σύµβαση το λογικό 1 αντιστοιχεί στην τάση τροφοδοσίας V ενώ το λογικό 0 στη γείωση µε τάση 0V Το τρανζίστορ MOS κατά τη λειτουργία του ως λογικός διακόπτης ελέγχεται αρχικά από τα δύο αυτά επίπεδα τάσης (πάνω στον ακροδέκτη πύλης), και αναφέρεται ότι είναι ON όταν επιτρέπει την αγωγή ρεύµατος µεταξύ πηγής και υποδοχής (διακόπτης κλειστός) ή OFF όταν βρίσκεται σε κατάσταση αποκοπής (διακόπτης ανοικτός) Ένα τρανζίστορ nmos είναι ON όταν η πύλη του συνδέεται µε την τάση τροφοδοσίας (λογικό 1) ή OFF όταν συνδέεται µε τη γείωση (λογικό 0) Ένα τρανζίστορ pmos είναι ON όταν η πύλη του συνδέεται µε τη γείωση (λογικό 0) ή OFF όταν συνδέεται µε την τάση τροφοδοσίας (λογικό 1) 2
Επιτρεπτές λογικές στάθµες Γενικότερα οποιαδήποτε τάση µεγαλύτερη από ένα επίπεδο V IH αναγνωρίζεται στο κύκλωµα ως λογικό 1 και οποιαδήποτε τάση µικρότερη από ένα επίπεδο V IL ως λογικό 0 V λογικό 1 V IH V IL απροσδιόριστη λογική κατάσταση 0V λογικό 0 Μια τάση ελαφρώς µικρότερη από V (αλλά πάντως µεγαλύτερη από V IH ) αναφέρεται ως ασθενές λογικό 1, ενώ µια τάση ελαφρώς µεγαλύτερη από 0V (αλλά πάντως µικρότερη από V IL ) ως ασθενές λογικό 0 3
Το τρανζίστορ nmos ως διακόπτης Μετάδοση λογικού 1: V V out 0 G C L V in = V 4
Το τρανζίστορ nmos ως διακόπτης Μετάδοση λογικού 1: V S V out 0 G C L V in = V 5
Το τρανζίστορ nmos ως διακόπτης Μετάδοση λογικού 1: V G S V GS V out 0 C L V GS = V -V out V S = V -V out V in = V 6
Το τρανζίστορ nmos ως διακόπτης Μετάδοση λογικού 1: V V out G S V GS 0 V -V T C L V GS = V -V out V S = V -V out V in = V Το τρανζίστορ είναι ON (σε κορεσµό) µέχρι V out =V -V T - µε V T τροποποιηµένο λόγω επίδρασης σώµατος - οπότε εισέρχεται στην περιοχή αποκοπής (OFF) ασθενές λογικό 1 στην έξοδο 7
Το τρανζίστορ nmos ως διακόπτης Μετάδοση λογικού 0: V out V G C L V in = V 8
Το τρανζίστορ nmos ως διακόπτης Μετάδοση λογικού 0: S V out V G C L V in = V 9
Το τρανζίστορ nmos ως διακόπτης Μετάδοση λογικού 0: V GS S G V out V C L V GS = V V S = V out V in = V 10
Το τρανζίστορ nmos ως διακόπτης Μετάδοση λογικού 0: V GS S V out V 0 V G GS = V C L V S = V out V in = V Το τρανζίστορ είναι συνεχώς ON (σε περιοχή κόρου για V V out V -V T και σε γραµµική για V out V -V T ) ισχυρό λογικό 0 στην έξοδο 11
Το τρανζίστορ pmos ως διακόπτης Μετάδοση λογικού 0: V out V G V in = 0V C L 12
Το τρανζίστορ pmos ως διακόπτης Μετάδοση λογικού 0: G V in = 0V S V out V C L 13
Το τρανζίστορ pmos ως διακόπτης Μετάδοση λογικού 0: V out V S G V in = 0V V SG C L V SG = V out V S = V out 14
Το τρανζίστορ pmos ως διακόπτης Μετάδοση λογικού 0: V out V V T S G V in = 0V V SG C L V SG = V out V S = V out Το τρανζίστορ είναι ON (σε κορεσµό) µέχρι V out = V T - µε V T τροποποιηµένο λόγω επίδρασης σώµατος - οπότε εισέρχεται στην περιοχή αποκοπής (OFF) ασθενές λογικό 0 στην έξοδο 15
Το τρανζίστορ pmos ως διακόπτης Μετάδοση λογικού 1: V V out 0 G V in = 0V C L 16
Το τρανζίστορ pmos ως διακόπτης Μετάδοση λογικού 1: V S G V in = 0V V out 0 C L 17
Το τρανζίστορ pmos ως διακόπτης Μετάδοση λογικού 1: V V out 0 S V SG = V V G SG C L V S = V -V out V in = 0V 18
Το τρανζίστορ pmos ως διακόπτης Μετάδοση λογικού 1: V S V G SG V in = 0V V out 0 V V SG = V V S = V -V out C L SG Το τρανζίστορ είναι συνεχώς ON (σε περιοχή κόρου για 0 V out V T και σε γραµµική για V out V T ) ισχυρό λογικό 1 στην έξοδο 19
Τεχνολογία CMOS Λόγω της µετάδοσης ισχυρού λογικού 0 από το nmos τρανζίστορ (που άγει µε την εφαρµογή λογικού 1 στον ακροδέκτη πύλης) και ισχυρού λογικού 1 από το pmos τρανζίστορ (που άγει µε την εφαρµογή λογικού 0 στον ακροδέκτη πύλης) χρησιµοποιούµε συµπληρωµατική τεχνολογία CMOS (Complementary MOS) και λογική αντιστροφής κατά την υλοποίηση λογικών συναρτήσεων Μια πύλη CMOS αποτελείται από ένα pull-down δίκτυο µε nmos τρανζίστορ που συνδέεται στη γείωση και υλοποιεί την αντίστροφη συνάρτηση, καθώς και ένα συµπληρωµατικό (ή δυικό) pull-up δίκτυο µε pmos τρανζίστορ που συνδέεται στην τάση τροφοδοσίας και υλοποιεί την ευθεία συνάρτηση (αλλά µε αντεστραµµένες µεταβλητές, δηλαδή ίδιες µε εκείνες της αντίστροφης συνάρτησης) 20
Τεχνολογία CMOS V... Pull-up δίκτυο τύπου-p (οδήγησης σε υψηλή τάση) για την υλοποίηση της ευθείας συνάρτησης V f V x1 V xn... Pull-down δίκτυο τύπου-n (οδήγησης σε χαµηλή τάση) για την υλοποίηση της αντίστροφης συνάρτησης 21
Αντιστροφέας CMOS V x f V x V f x f 22
Αντιστροφέας CMOS V OFF x f V x 1 0 V f x f 1 0 ON Όταν η είσοδος V x συνδέεται στην τάση τροφοδοσίας (λογικό 1), τότε άγει µόνο το nmos τρανζίστορ (pull-down) και οδηγεί την έξοδο V f στη γείωση (ισχυρό λογικό 0) 23
Αντιστροφέας CMOS V ON x f V x 0 1 V f x f 0 1 1 0 OFF Όταν η είσοδος V x συνδέεται στην τάση τροφοδοσίας (λογικό 1), τότε άγει µόνο το nmos τρανζίστορ (pull-down) και οδηγεί την έξοδο V f στη γείωση (ισχυρό λογικό 0) Όταν η είσοδος V x συνδέεται στη γείωση (λογικό 0), τότε άγει µόνο το pmos τρανζίστορ (pull-up) και οδηγεί την έξοδο V f στην τάση τροφοδοσίας (ισχυρό λογικό 1) 24
Συνδυαστική λογική Η σύνδεση τρανζίστορ-διακοπτών σε σειρά αντιστοιχεί σε λογική δοµή πολλαπλασιασµού (AN) A B B A 0 1 0 off off 1 off on A B A B B A 0 1 0 on off 1 off off A' B' A Η σύνδεση τρανζίστορ-διακοπτών εν παραλλήλω αντιστοιχεί σε λογική δοµή πρόσθεσης (OR) B B A 0 1 0 off on 1 on on A+B A B B A 0 1 0 on on 1 on off A'+B' 25
Υλοποίηση πυλών NAN και NOR µε τεχνολογία CMOS Πύλη NAN 2 εισόδων: A B F 0 0 1 V ON ON 1 F A 0 OFF B 0 OFF 26
Υλοποίηση πυλών NAN και NOR µε τεχνολογία CMOS Πύλη NAN 2 εισόδων: A B F 0 0 1 0 1 1 ON V OFF 1 F A 0 OFF B 1 ON 27
Υλοποίηση πυλών NAN και NOR µε τεχνολογία CMOS Πύλη NAN 2 εισόδων: V A B F 0 0 1 0 1 1 1 0 1 OFF ON 1 F A 1 ON B 0 OFF 28
Υλοποίηση πυλών NAN και NOR µε τεχνολογία CMOS Πύλη NAN 2 εισόδων: V A B F 0 0 1 0 1 1 1 0 1 OFF OFF 1 1 0 F = (A B)' 0 F A 1 ON B 1 ON 29
Υλοποίηση πυλών NAN και NOR µε τεχνολογία CMOS Πύλη NAN 2 εισόδων: Πύλη NOR 2 εισόδων: A B F 0 0 1 0 1 1 1 0 1 1 1 0 F = (A B)' V F A B V A B A B F 0 0 1 0 1 0 1 0 0 1 1 0 F F = (A+B)' 30
Fan-in και fan-out N M Fan-out N Fan-in M 31
Γενικές πύλες CMOS Κατασκευή συµπληρωµατικών δικτύων: κάθε συνδυασµός τρανζίστορ σειράς στο pull-down δίκτυο τύπου-n αντιστοιχεί σε παράλληλο συνδυασµό τρανζίστορ στο pull-up δίκτυο τύπου-p και αντιστρόφως (ως άµεσο αποτέλεσµα του θεωρήµατος e Morgan) Λόγω της συµπληρωµατικής φύσης των δικτύων θα άγει πάντοτε (για κάθε συνδυασµό των εισόδων) είτε µόνο το pull-down δίκτυο (φέρνοντας την έξοδο στη γείωση) είτε µόνο το pull-up δίκτυο (φέρνοντας την έξοδο στην τάση τροφοδοσίας), ενώ δεν θα υπάρξει ποτέ περίπτωση η έξοδος να αιωρείται ή να σχηµατίζεται ένα απευθείας µονοπάτι από την τροφοδοσία προς τη γείωση 32
Γενικές πύλες CMOS Παράδειγµα: Υλοποίηση της συνάρτησης F = (Α Β + C )' Παράδειγµα: Υλοποίηση της συνάρτησης F = ' + A' B' C' A B A B C C A B C F A B C F 33
Γενικές πύλες CMOS Παράδειγµα: Υλοποίηση της συνάρτησης F = (Α Β + C )' Παράδειγµα: Υλοποίηση της συνάρτησης F = ' + A' B' C' A B A B C C A B C F A B C F Πόσα τρανζίστορ εξοικονοµούνται από µια υλοποίηση µε AN - OR? 34
Υλοποίηση πυλών AN και OR Πύλη AN 2 εισόδων (η υλοποίηση της OR προκύπτει οµοίως): V V V A' A B F 0 0 0 0 1 0 1 0 0 1 1 1 B' F A B F F = A B = (Α'+Β')' 35
Βασικά χαρακτηριστικά της τεχνολογίας CMOS Ισχυρά επίπεδα τάσεων για τις λογικές τιµές 0 και 1 Πρακτικά µηδενική στατική κατανάλωση ισχύος (εφόσον πάντοτε ένα από τα δύο στάδια pull-up ή pull-down είναι OFF και δεν υπάρχει ροή ρεύµατος σε σταθερή κατάσταση) Χρειάζονται όµως συνολικά 2 n τρανζίστορ για µια πύλη n εισόδων 36
Η πύλη µετάδοσης CMOS Συνδυάζοντας παράλληλα ένα nmos και ένα pmos τρανζίστορ τα οποία ελέγχονται από συµπληρωµατικές τάσεις πύλης, είναι δυνατό να σχηµατίσουµε έναν διακόπτη ο οποίος µεταδίδει ισχυρές στάθµες τάσης τόσο στο λογικό 1 όσο και στο λογικό 0 (πύλη µετάδοσης ή transmission gate CMOS) S' V in V out S 37
Λειτουργία της πύλης µετάδοσης Μετάδοση λογικού 1: V Gp = 0V S V V out V GSn = V -V out S V Sn = V -V out V Gn = V C L V SGp = V V Sp = V -V out Περιοχή τάσεων 0 V out < V Tp V Tp V out V -V Tn V -V Tn < V out V Λειτουργία nmos KΟΡΟΣ ΚΟΡΟΣ ΑΠΟΚΟΠΗ Λειτουργία pmos KΟΡΟΣ ΓΡΑΜΜΙΚΗ ΓΡΑΜΜΙΚΗ 38
Λειτουργία της πύλης µετάδοσης Μετάδοση λογικού 0: V Gp = 0V 0V S S V out V GSn = V V Sn = V out V Gn = V C L V SGp = V out V Sp = V out Περιοχή τάσεων V -V Tn < V out V V Tp V out V -V Tn 0 V out < V Tp Λειτουργία nmos KΟΡΟΣ ΓΡΑΜΜΙΚΗ ΓΡΑΜΜΙΚΗ Λειτουργία pmos KΟΡΟΣ ΚΟΡΟΣ ΑΠΟΚΟΠΗ 39
Υλοποίηση ακολουθιακών στοιχείων µε πύλες µετάδοσης Transparent latch: (level-sensitive) CLK Q 40
Υλοποίηση ακολουθιακών στοιχείων µε πύλες µετάδοσης Master-slave flip-flop: (edge-triggered) CLK Q 41