Digitaalne loogika (Digital Logic) KOMBINATOORSED LOOGIKASKEEMID Bufrid, kolmeolekulised- ja transmissioonelemendid
Bufrid (liinivõimendid) Skeemides, kus loogikalülitused peavad tüürima suuri mahtuvuslikke koormusi, kasutatakse nn. liinivõimendeid (või bufreid), et kindlustada skeemi töökindlus Bufreid valmistatakse erineva koormustaluvuse jaoks, sõltuvalt transistorite arvust ja suurusest Suuremad transistorid->suurem koormustaluvus Hea näide bufritest on LED ide (light-emitting diode) tüürimine Bufritel on suurem fan-out (koormustaluvus) kui tavalistel elementidel
Bufrid Mitteinverteeriv buffer Inverteeriv buffer
Kolmeolekulised bufrid (Tri-state gates) Tõesustabeli vormis: Veergudes, kus e = 0 on väljund tähistatud loogilise väärtusega Z Seda Z-i nimetataksegi kõrge impedantsiga olekuks Skeemi kutsutaksegi kolmeolekuliseks, kuna väljundis saab olla kolm olekut: 0, 1 ja Z
Kolmeolekulised bufrid (Tri-state gates) Kolmeolekuline buffer (värav): Üks sisend (x) Üks välund (f) Üks kontrollsisend (e)
Neli kolmeolekulise bufri tüüpi Seega on neli võimalikku konfiguratsiooni: Kahte tüüpi väljund: inverteeriv või mitteinverteeriv Kahte tüüpi kontrollsignaal e: aktiivne kõrge või aktiivne madal Aktiivne madal tähendab, et väljund on aktiivne (f = x) kui e = 0
Neli kolmeolekulise bufri tüüpi
Kolmeolekulised bufrid (Tri-state gates) Kui e = 1, kannab buffer sisendsignaali väljundisse f = x Kui e = 0, on buffer täielikult väljundist lahti ühendatud Ekvivalentskeem
Kolmeolekulise bufri rakendusi Kolmeolekulise bufri väljundid on ühendatud kokku Seda on võimalik teha ainult sellepärast, et me teame, et kas üks või teine bufritest on kõrge impedanssiga olekus Z Selline ühendus pole võimalik tavaliste loogikalülituste puhul
Transmissioonvärav (transmission gate) Transmissioonvärav töötab kui lüliti, mis on ühendatud sisendi x va väljundi f vahele Tavaliselt kasutatakse XOR ja multiplekserahelates
Multiplekser transmissioonväravaga
XOR transmissioonväravaga
Digitaalne loogika (Digital Logic) KOMBINATOORSED LOOGIKASKEEMID Skeemide füüsikalised omadused
Loogika kui pingetase V ss minimaalne pinge, mis eksisteerib skeemis. Meie loeme, et V ss = 0V. V DD on toitepinge. Üldjuhul on see +5V, aga võib olla ka näiteks +3,3V. Täpsed V 0,max ja V 1,min sõltuvad konkreetsetest lülitustest
Transistorlülitid Loogikalülitused on ehitatud transistoritest Transistor töötab kui lihtne lüliti, mida kontrollitakse loogilise signaali x poolt Tänapäevased skeemid kasutavad metalloksiid-pooljuht väljatransistoreid (metal oxide semiconductor fiel effect transistor, MOSFET) Kaks MOSFET i tüüpi: n-kanaliga (NMOS) ja p-kanaliga (PMOS) Vanemad skeemid kasutavad kas NMOS-i või PMOS-i, aga mitte mõlemat Tänapäevased skeemid kasutavad mõlemat ja neid nimetatakse complementary MOS (CMOS)
MOSFET transistorite valmistamine NMOS transistorite füüsikaline struktuur Pais on valmistatud tänapäeval polüsilikoonist (vanasti metallist) Allikas ja neel on n tüüpi pooljuhid Isolaatorkiht valmistati vanasti SiO 2 -st, tänapäeval MP-des aga HfO 2 -st Kui V GS > V T, siis toimub substraadi kanali inversioon p tüübist n tüübiliseks
NMOS ja PMOS loogikalülitustes Kui NMOS transistor on sisse lülitatud (turned on), siis tema neel on maa potensiaaliga (pulled down to Gnd) Kui PMOS transistor on sisse lülitatud, siis on tema neel toitepinge V DD potensiaaliga (pulled up to V DD ) Sellepärast: NMOS transistorit ei saa kasutada skeemides, kus tema neel on V DD potensiaaliga PMOS transistorit ei saa kasutada skeemides, kus neel on ühendatud maaga NMOS ja PMOS transistoreid kasutatakse paaris CMOS lülitustes
NMOS transistor kui lüliti x= madal x= kõrge Lihtne lüliti, mida kontrollitakse sisendi x poolt Gate -> pais, Drain -> neel, Source -> läte
NMOS transistor kui lüliti Transistor töötab kontrollides paisupinget V G Kui V G on madal, siis pole allika ja neelu vahel ühendust ja transistor on välja lülitatud Kui V G on kõrge, siis on transistor sisse lülitatud ja toimib kui suletud lüliti allika ja neelu vahel
PMOS transistor kui lüliti x= kõrge x= madal Lihtne lüliti, mida kontrollitakse sisendi x poolt
PMOS transistor kui lüliti Transistor töötab kontrollides paisupinget V G Kui V G on kõrge, siis pole allika ja neelu vahel ühendust ja transistor on välja lülitatud Kui V G on madal, siis on transistor sisse lülitatud ja toimib kui suletud lüliti allika ja neelu vahel
NMOS ja PMOS loogikalülitustes
CMOS mitteinverteeriv buffer 4 transistorit
CMOS loogikalülitused CMOS loogika kasutab NMOS transistoreid kui nn. pulldown networks (PDN) ja PMOS transistoreid kui pull-up networks (PUN) PDN ja PUN lülitused on teineteise suhtes komplementaarsed PDN ja PUN omavad sama arvu transistoreid, mis on nii ühendatud, et on teineteise suhtes duaalsed Kui PDN-is on NMOS transistorid ühendatud järjestikku, on PUN-is PMOS transistorid ühendatud paralleelselt ja vastupidi
CMOS loogikalülitused Sõltuvalt sisendsignaalist kas lülitab PDN V f i maha või PUN tõstab ta toitepinge V DD tasemele
CMOS EI (NOT) lülitus
CMOS JA-EI (NAND) lülitus 4 transistorit
CMOS VÕI-EI (NOR) lülitus 4 transistorit
CMOS JA (AND) lülitus 6 transistorit
CMOS VÕI (OR) lülitus 6 transistorit
CMOS kolmeolekuline (tri-state) buffer
Standartsed mikroskeemid (kivid) Väikeste loogikaskeemide konstrueerimiseks kasutatakse diskreetseid mikroskeeme (üksikute loogikaelementidega) Näiteks 7400 seeria. Kui veel mõned aastad tagasi oli levinuimaks TTL loogika, siis nüüd on CMOS loogika selle sisuliselt välja tõrjunud Korpuse näide- dual-inline package (DIP) Mikroskeemide väliskontakte nimetame edaspidi pinnideks (pins) Alati on kaks kindlat pinni toitepinge V DD ja maa GND
Näide: 7400 seeria kivi 7400 seeriat toodetakse erinevate tehnoloogiatega Näiteks: 74LS00 seeria on toodetud TTL (transistortransistor logic) tehnoloogiaga 74HC00 on toodetud CMOS tehnoloogiaga Tänapäeval kasutatakse põhiliselt ikkagi CMOS tehnoloogiat
Näide: 7400 seeria kivi
Näide: funktsiooni f = ab + b c ehitus
Loogikalülituste dünaamiline funktsioneerimine Ränialusel konstrueeritud transistoril tekib alati parasiitmahtuvus, mis muudab pingekõvera ideaalsest ristkülikust rombiks t r -> frondi tõusuaeg, t f -> frondi langusaeg, Δt -> viiveaeg (propagation delay)
Loogikalülituste fan-in (sisendkoormatavus) Paljude sisenditega (high fan-in) NMOS NAND lülitus Paljude sisenditega (high fan-in) NMOS NOR lülitus Sisendite arv loogikalülitustes ei tohi olla liiga suur, kuna iga sisend lisab parasiitmahtuvust ja seega ka viiveaega
Loogikalülituste fan-out (väljundkoormatavus) Fan-out tähendab koormatuvust (mitut teist loogikalülitust on üks element võimeline tüürima). Üks aspekt on väljundvool, teine aga parasiitmahtuvuste kasv
Natuke ajaloost: TTL (transistortransistor logic) loogika TTL loogikas kasutati standartseid bipolaartransistoreid, mis töötasid küllastusreziimis. Kui vähemalt ühele sisenditest A, B ilmub madal pingenivoo, siis VT1 avaneb. VT2 javt4 on suletud, VT3 avatud, seega väljundis on kõrge nivoo. Madal nivoo on väljundis ainult siis kui mõlemad sisendid on kõrged. Seega on põhielement NAND.
Natuke ajaloost: TTL loogika Toodeti järgmiseid seeriaid: standartseeria (74), kiiretoimeline (74H), Schottky seeria (74S), väikese võimsustarbega seeria (74L) ja väiksese võimsustarbega Schottky seeria (74LS). Seeria hilistus (ns) max taktsagedus (MHz) võimsustarve (mw) 74 10 25 10 74L 33 3 1 74H 6 43 22 74S 3 110 19 74LS 10 33 2
Natuke ajaloost: ECL (emitter coupling logic) loogika Tavaliselt E c1 ja E c2 maandatakse. Toiteping on -5.2V, loogiline üks- -0.9V ja loogiline null 1.8V. Baaselemendiks on NOR. Omab väikest väljundtakistust, seega saab koormata otse 50 Ohm liiniga. Samuti saab koormustakistid tuua väljapoole ja toita väljundahelat eri toitepingega mürade vähendamiseks.
Natuke ajaloost: ECL (emitter coupling logic) loogika Toodetakse mitmeid versioone ECL kividest: Seeria hilistus (ns) max taktsagedus (MHz) võimsustarve (mw) MECL I 8 30 31 MECL II 4 180 22 MECL III 1 500 60 MECL 10k 2 200 25
Natuke ajaloost: eri loogikate võimsustarve Eri loogikaperekondadel sõltub võimsustarve ümberlülitamise sagedusest täiest erinevalt. Näiteks ECL loogikat kasutati paarkümmend aastat tagasi põhiliselt superkompuutrites.