Πρότυπα Συµβόλων για τις Μονάδες Μνήµης. Άµεση Είσοδοι (Direct Inputs) Χρονικοί Παράµετροι (Flip-Flop Timing Parameters)

Σχετικά έγγραφα
Σχεδιασμός Ψηφιακών Συστημάτων

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Ανάλυση Ακολουθιακών Κυκλωμάτων 1

Ψηφιακή Σχεδίαση. Δρ. Μηνάς Δασυγένης Εργαστήριο Ψηφιακών Συστημάτων και Αρχιτεκτονικής Υπολογιστών

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Καθιερωµένα Γραφικά Σύµβολα. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο 2005

Σχεδιασμός Ψηφιακών Συστημάτων

Σχεδιασμός Ψηφιακών Συστημάτων

Ενότητα ΑΡΧΕΣ ΑΚΟΛΟΥΘΙΑΚΗΣ ΛΟΓΙΚΗΣ LATCHES & FLIP-FLOPS

Αυγ-13 Ακολουθιακά Κυκλώματα: Μανδαλωτές και Flip-Flops. ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2009.

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

K24 Ψηφιακά Ηλεκτρονικά 9: Flip-Flops

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ (Τ.Ε.Ι.) ΚΡΗΤΗΣ Τµήµα Εφαρµοσµένης Πληροφορικής & Πολυµέσων. Ψηφιακή Σχεδίαση. Κεφάλαιο 5: Σύγχρονη Ακολουθιακή

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Ακολουθιακή Λογική. Επιμέλεια Διαφανειών: Δ.

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

8. Στοιχεία μνήμης. Οι δυο έξοδοι του FF είναι συμπληρωματικές σημειώνονται δε σαν. Όταν αναφερόμαστε στο FF εννοούμε πάντα την κανονική έξοδο Q.

Πανεπιστήµιο Κύπρου DEPARTMENT OF COMPUTER SCIENCE

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Ακολουθιακά Κυκλώματα: Μανδαλωτές και Flip-Flops 1

Ψηφιακά Συστήματα. 7. Κυκλώματα Μνήμης

Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα

Ακολουθιακά Κυκλώµατα. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο Ακολουθιακά Κυκλώµατα (συν.) Ακολουθιακή Λογική: Έννοια

ΑΣΚΗΣΗ 9. Tα Flip-Flop

ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2008

Μικροηλεκτρονική - VLSI

Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα

Xρονισμός ψηφιακών κυκλωμάτων

ΚΕΦΑΛΑΙΟ 6 ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ. 6.1 Εισαγωγή

Κεφάλαιο 7 ο. Γ. Τσιατούχας. VLSI Technology and Computer Architecture Lab. Ακολουθιακή Λογική 2

ΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

Ελίνα Μακρή

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο Διάλεξη 8 η : Μηχανές Πεπερασμένων Κaταστάσεων σε FPGAs

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Παράδειγµα: Καταχωρητής 2-bit. Καταχωρητής 4-bit. Μνήµη Καταχωρητών

Ακολουθιακά κυκλώματα: Μανδαλωτές και Flip-Flop. Διάλεξη 6

Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων

HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI. 1 ΗΥ330 - Διάλεξη 7η - Ακολουθιακά Κυκλώματα

ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Κεφάλαιο 10 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Ακολουθιακή Λογική 2

«Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων» Χειμερινό εξάμηνο Μηχανές Πεπερασμένων Καταστάσεων

VHDL για Σχεδιασµό Ακολουθιακών Κυκλωµάτων

Ακολουθιακά Κυκλώµατα (Sequential Circuits) Συνδυαστικά Κυκλώµατα (Combinational Circuits) Σύγχρονα και Ασύγχρονα

3 η Θεµατική Ενότητα : Σύγχρονα Ακολουθιακά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ & ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ ΥΛΙΚΟ ΚΑΙ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ. Ενότητα 1. Λογικής Σχεδίασης. Καθηγητής Αντώνης Πασχάλης

Σχεδίαση Ψηφιακών Συστημάτων

Κεφάλαιο 6. Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα

Ψηφιακή Λογική Σχεδίαση

ΑΣΚΗΣΗ 7 FLIP - FLOP

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 Συµπληρωµατική ΔΙΑΛΕΞΗ 14: Περιγραφή Ακολουθιακών Κυκλωµάτων στη VHDL

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers)

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

Τεχνικές σχεδιασμού μονοπατιών ολίσθησης

Σύγχρονα ακολουθιακά κυκλώματα. URL:

13. ΣΥΓΧΡΟΝΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Σύγχρονοι Απαριθμητές. Διάλεξη 8

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Αρχιτεκτονικές Υπολογιστών

Εισαγωγή στην Πληροφορική

ΨΗΦΙΑΚΗΛΟΓΙΚΗΣΧΕΔΙΑΣΗ

7.1 Θεωρητική εισαγωγή

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Μετρητής Ριπής (Ripple Counter) Μετρητές (Counters) Μετρητής Ριπής (συν.

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων

Πρόγραμμα Μεταπτυχιακών Σπουδών «Πληροφορική και Εφαρμογές»

Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ ΠΑΤΡΑ

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

ΕΙΣΑΓΩΓΙΚΟ ΕΓΧΕΙΡΙ ΙΟ ΓΙΑ ΣΧΕ ΙΑΣΜΟ ΜΕ ΧΡΗΣΗ ΤΗΣ ΓΛΩΣΣΑΣ VHDL

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 13: Διαδικασία Σχεδιασµού Ακολουθιακών Κυκλωµάτων (Κεφάλαιο 6.

Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ ΠΑΤΡΑ

ΠΕΡΙΕΧΟΜΕΝΑ ΠΕΡΙΕΧΟΜΕΝΑ.3 ΑΣΥΓΧΡΟΝΟΣ ΔYΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.5 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.7 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ ΜΕ LATCH.

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Καταχωρητές 1

Εργαστήριο Οργάνωσης Η/Υ. Δαδαλιάρης Αντώνιος

Καταστάσεων. Καταστάσεων

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

Α. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ

Μετρητής Ριπής ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ. Αναφορά 9 ης. εργαστηριακής άσκησης: ΑΦΡΟΔΙΤΗ ΤΟΥΦΑ Α.Μ.:

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 18: Διαδικασία Σχεδίασης Ψηφιακών Συστηµάτων - Επανάληψη

26-Nov-09. ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο Καταχωρητές 1. Διδάσκουσα: Μαρία Κ. Μιχαήλ

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

6 η Θεµατική Ενότητα : Σχεδίαση Συστηµάτων σε Επίπεδο Καταχωρητή

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Ακολουθιακά κυκλώματα: Μανδαλωτές και Flip-Flop

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

βαθµίδων µε D FLIP-FLOP. Μονάδες 5

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων

Χρονισμός Σύγχρονων Κυκλωμάτων, Καταχωρητές και Μανταλωτές. Χειμερινό Εξάμηνο

Ψηφιακή Λογική Σχεδίαση

Σχεδίαση Ψηφιακών Συστημάτων

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΚΑΤΑΧΩΡΗΤΕΣ ΟΛΙΣΘΗΤΕΣ

Υλοποίηση λογικών πυλών µε τρανζίστορ MOS. Εισαγωγή στην Ηλεκτρονική

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Μετρητές 1

5. Σύγχρονα Ακολουθιακά Κυκλώματα

Μικροηλεκτρονική - VLSI

Στοιχεία Μνήμης, JKκαιD (Flip-Flops) Μετρητής Ριπής (Ripple Counter)

ΑΠΟ ΤΑ ΘΕΜΑΤΑ ΤΩΝ ΠΑΝΕΛΛΗΝΙΩΝ ΕΞΕΤΑΣΕΩΝ ΚΕΦΑΛΑΙΟ 7-8 (ΚΑΤΑΧΩΡΗΤΕΣ & ΑΠΑΡΙΘΜΗΤΕΣ)

Ακολουθιακά Κυκλώματα Flip-Flops

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων

Ασύγχρονοι Απαριθμητές. Διάλεξη 7

Ψηφιακά Συστήματα. 8. Καταχωρητές

Θέματα χρονισμού σε φλιπ-φλοπ και κυκλώματα VLSI

ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Καταχωρητές και Μετρητές 2. Επιμέλεια Διαφανειών: Δ.

Transcript:

Πρότυπα Συµβόλων για τις Μονάδες Μνήµης Άµεση Είσοδοι (irect Inputs) Master-lave: Postponed output indicators Edge-Triggered: namic indicator with ontrol with ontrol (a) Latches Triggered Triggered Triggered Triggered (b) Master-lave Flip-Flops Triggered Triggered (c) Edge-Triggered Flip-Flops hapter 6 - Part 27 Όταν ανάβουµετορεύµα ή όταν κάνουµε reset, όλοτοκύκλωµα ήτµήµατα του ακολουθιακού κυκλώµατος αρχικοποιούνται σε µια γνωστή κατάσταση προτού να κάνει οποιαδήποτε άλλη λειτουργία Η αρχικοποίηση γίνεται ανεξάρτητα από τη συµπεριφορά του ρολογιού στο κύκλωµα, δηλ. ασύγχρονά. Άµεση (irect and/or ) είσοδοι ελέγχουν την κατάσταση των µανταλοτών µέσα σε ένα flip-flops και χρησιµοποιούνται για την αρχικοποίηση. Για το flip-flop της εικόνας στο resets το flip-flop στη κατάσταση στο sets το flip-flop στη κατάσταση hapter 6 - Part 28 Χρονικοί Παράµετροι (Flip-Flop Timing Parameters) Flip-Flop Timing Parameters (continued) t s - setup time t h -hold time t w -clock / pulse width t p -propagation dela t PHL - High-to- Low t PLH - Low-to- High t pd -ma(t PHL, t PLH ) twh$ twh,min twl$ twl,min ts th tp-,min tp-,ma (a) Pulse-triggered (positive pulse) t wh$ twh,min twl$ twl,min ts th tp-,min tp-,ma (b) Edge-triggered (negative edge) hapter 6 - Part 29 t s - setup time Master-slave Ίδια διάρκεια µετονπαλµό τουρολογιού. Edge-triggered Ίσο µε ένα χρόνο το οποίο είναι πάρα πολύ πιο µικρό από τον παλµό του ρολογιού. t h -hold time Συνήθως είναι πάρα πολύ µικρό () t p -propagation dela Ίδιος ορισµός όπως και τις πύλες εκτός του ότι Μετριέται από τον την αλλαγή του ρολογιού η οποία αλλάζει την έξοδο. hapter 6 - Part 3 Ανάλυση Ακολουθιακών Κυκλωµάτων Παράδειγµα (από Fig. 6-7) Γενικό Μοντέλο Παρούσα κατάσταση στον χρόνο (t) αποθηκεύεται σε ένα πίνακα από flip-flops. torage Elements Inputs Ηεπόµενη κατάσταση στο χρόνο (t+) είναι µια oolean συνάρτηση της tate LK ombinational Logic Net tate κατάστασης και των εισόδων. ΗΈξοδοςστονχρόνο(t) είναι oolean συνάρτηση της Κατάστασης (t) και (µερικές φορές) των εισόδων στον χρόνο (t). s Είσοδος: (t) Έξοδος: (t) Κατάσταση: ((t), (t)) Ποια είναι η συνάρτηση εξόδου; Ποια είναι η Συνάρτηση της επόµενης κατάστασης; P hapter 6 - Part 3 hapter 6 - Part 32

Παράδειγµα (from Fig. 6-7) (continued) Παράδειγµα (from Fig. 6-7) (continued) Εξισώσεις για τις συναρτήσεις : (t+) = (t)(t) + (t)(t) (t+) = (t)(t) (t) = (t)((t) + (t)) Net tate P ' Σε ποιο χρονικό σηµείο ορίζονται οι Καταστάσεις; l EET... l LOK... l X... l N... l N... l... l... l Y... l Functional imulation - Fig. 4-8 Mano & Kime. 53ns 6ns 59ns 22ns 265ns 38ns 37ns 424ns t t+ t+2 t+3 hapter 6 - Part 33 hapter 6 - Part 34 Χαρακτηριστικά του Πίνακα Καταστάσεων Πίνακας Καταστάσεων (tate table) πίνακας πολλαπλών µεταβλητών µεαυτάτα4 τµήµατα : Παρούσα Κατάσταση (Present tate) τιµές της κατάστασης για κάθε επιτρεπτή κατάσταση. Είσοδος (Input) Επιτρεπτοί πιθανοί συνδυασµοί εισόδου. Επόµενη Κατάσταση (Net-state) ητιµή της κατάστασης στον χρόνο (t+) βάσης της παρούσας κατάστασης και της εισόδου. Έξοδος () ητιµή της εξόδου ως συνάρτηση της παρούσας κατάστασης και (µερικές φορές) της εισόδου. Αν το παροµοιάζουµε µετονπίνακααληθείας: οι είσοδοι είναι οι Είσοδοι και Παρούσα Κατάσταση καιοιέξοδοιείναιηέξοδοςκαιεπόµενη Κατάσταση hapter 6 - Part 35 Παράδειγµα : tate Table (από Fig. 6-7) Ο πίνακας καταστάσεων µπορεί να συµπληρωθεί βάση των συναρτήσεων της επόµενης κατάστασης και της εξόδου. : (t+) = (t)(t) + (t)(t) (t+) = (t)(t) (t) = (t)((t) + (t)) Present tate Input Net tate (t) (t) (t) (t+) (t+) (t) hapter 6 - Part 36 Παράδειγµα : Εναλλακτικός Πίνακας Καταστάσεων 2-διαστατός πίνακας καταστάσεων παρόµοιος µετον µονοδιάστατο πίνακα (t+) = (t)(t) + (t)(t) (t+) = (t)(t) (t) = (t)((t) + (t)) Present Net tate tate (t)= (t)= (t)= (t)= (t) (t) (t+)(t+) (t+)(t+) (t) (t) hapter 6 - Part 37 ιαγράµµατα Καταστάσεων (tate iagrams) Οι συναρτήσεις ακολουθιακών κυκλωµάτων µπορεί να εκφραστούν γραφικά µεδιαγράµµατα καταστάσεων τα οποία έχουν τα ακόλουθα στοιχεία : Ένα κύκλο µε τοόνοµατηςκατάστασης(για κάθε κατάσταση) Ένα τόξο µεβέλοςαπό τη Παρούσα κατάσταση στην Επόµενη για κάθε µετάβαση/αλλαγή κατάστασης Μια ετικέτα σε κάθε τόξο µετιςτιµές εισόδου οι οποίες προκαλούν αλλαγή στη παρούσα κατάσταση και Μια ετικέτα : Σε κάθε κύκλω µετιςτιµές εξόδου που παράγονται, ή Σε κάθε τόξο µετηντιµήεξόδουπου παράγεται. hapter 6 - Part 38 2

ιαγράµµατα Καταστάσεων (tate iagrams) Μορφή της Ετικέτας : Στον κύκλο µε την έξοδο του κυκλώµατος : state/output Τύπου Moore: η έξοδος εξαρτάτε µόνο από την κατάσταση του κυκλώµατος Στον τόξο µε την έξοδο του κυκλώµατος : input/output Τύπου Meal: η έξοδος εξαρτάται από είσοδο και κατάσταση κυκλώµατος Παράδειγµα : tate iagram =/= Τύπος Κυκλώµατος ; Το διάγραµµα είναι πολύπλοκο για =/= µεγάλα κυκλώµατα. Για µικρά κυκλώµατα είναιποιοεύκολονα κατανοήσουµε τη λειτουργία παρά από τον πίνακα καταστάσεων =/= =/= =/= =/= =/= =/= hapter 6 - Part 39 hapter 6 - Part 4 Παράδειγµα : Meale tate iagram Moore και Meal Μοντέλα Τα ακολουθιακά κυκλώµατα ή ακολουθιακές µηχανές ονοµάζονταιαλλιώςωςμηχανέςµε Περιορισµένες Καταστάσεις (Finite tate Machines - FMs). Υπάρχουν 2 µοντέλα: Moore Model Ονοµάζονται από τον E.F. Moore. οι έξοδοι είναι συνάρτηση ΜΟΝΟ των καταστάσεων. Ορίζονται συνήθως στον κύκλο της κατάστασης Meal Model Ονοµάζονται από τον G. Meal Οι έξοδοι είναι συνάρτιση των εισόδων ΚΑΙ της κατάστασης. Ορίζονται στον τόξο της µετάβασης. In contemporar design, models are sometimes mied Moore and Meal hapter 6 - Part 4 hapter 6 - Part 42 Moore Μοντέλα Moore και Meal Μοντέλα Net tate P ' hapter 6 - Part 43 hapter 6 - Part 44 3

Moore Μοντέλα Eample 2: equential ircuit nalsis Logic iagram: Z Το µοντέλο Moore δείχνει την κατάσταση του κυκλωµατικός στην έξοδο. Το µοντέλο Meale δείχνει την είσοδο και την κατάσταση του κυκλώµατος στην έξοδο. lock eset hapter 6 - Part 45 hapter 6 - Part 46 Eample 2: Flip-Flop Input Equations Eample 2: tate Table Variables Inputs: None s: Z tate Variables:,, Initialization: eset to (,,) Equations (t+) = Z = (t+) = (t+) = X = X(t+) Z hapter 6 - Part 47 hapter 6 - Part 48 Eample 2: tate iagram eset Which states are used? What is the function of the circuit? hapter 6 - Part 49 Κύκλωµα (ircuit and stem Level Timing) Υποθέστε ένα σύστηµα µε επίπεδα από φλιπφλοπς συνδεδεµένα µε ' ένα συνδυαστικό κύκλωµα: ' Εάν η περίοδος του ' ρολογιού είναι πάρα πολύ µικρή τότε οι ' αλλαγές στα δεδοµένα ' δενθαπεράσουναπότο LOK κύκλωµα στα φλιπ-φλοπς προτού αρχίσει ο χρόνος αρχικοποίησης (setup time) LOK ' ' ' ' ' hapter 6 - Part 5 4

Κύκλωµα (ircuit and stem Level Timing) Οχρόνοςσεµια διαδροµή απόέναflip-flop στο άλλο. t p t pd,ff t pd,om t s t slack (a) Edge-triggered (positive edge) t pd,ff t pd,om t slack t s t p (b) Pulse-triggered (negative pulse) Κύκλωµα (ircuit and stem Level Timing) Νέοι Χρονικοί Παράµετροι t p - clock period Το χρονικό διάστηµα στο οποίο εµφανίζονται οι ίδιες αλλαγές σε ένα περιοδικό ρολόι t pd,om χρόνος µετάδοσης ενός συνδυαστικού κυκλώµατος. ηλ. η διαδροµή από την έξοδο του φλιπ-φλοπ στην είσοδο του φλιπ-φλοπ. t slack χρόνος ασφάλειας για τη σωστή λειτουργία του κυκλώµατος. Μπορεί να είναι θετικό ή αρνητικό Πρέπει να είναι θετικό ή µηδέν για όλες τις διαδροµές για να λειτουργεί σωστά το κύκλωµα. hapter 6 - Part 5 hapter 6 - Part 52 Κύκλωµα (ircuit and stem Level Timing) Χρονικές Συναρτήσεις (Timing Equations) t p = t slack + (t pd,ff + t pd,om + t s ) Για t slack µεγαλύτερο ή ίσον του µηδενός, t p ma (t pd,ff + t pd,om + t s ) για όλες τις διαδροµές από την έξοδο του flip-flop στην είσοδο του flip-flop Υπολογισµός του Επιτρεπτού t pd,om Υπολογίστε την επιτρεπτή τιµή για ένα κύκλωµα µε: a) Using edge-triggered flip-flops b) Using master-slave flip-flops Παράµετροι t pd,ff (ma) =. ns t s (ma) =.3 ns for edge-triggered flip-flops t s = t wh =. ns for master-slave flip-flops lock frequenc = 25 MHz hapter 6 - Part 53 hapter 6 - Part 54 5