Λογικά Κυκλώματα NMOS. Διάλεξη 4

Σχετικά έγγραφα
Λογικά Κυκλώματα CMOS. Διάλεξη 5

Πολυσύνθετες πύλες. Διάλεξη 11

Μνήμες RAM. Διάλεξη 12

Λογικά Κυκλώματα με Διόδους, Αντιστάσεις και BJTs. Διάλεξη 2

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (9 η σειρά διαφανειών)

Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων 6: Ταχύτητα Κατανάλωση Ανοχή στον Θόρυβο

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

Επιπλέον, για ευκολία στις πράξεις ορίζουμε τις παρακάτω μεταβλητές

Επιπλέον, για ευκολία στις πράξεις ορίζουμε τις παρακάτω μεταβλητές

Τρίτο Σετ Φροντιστηριακών ασκήσεων Ψηφιακών Ηλεκτρονικών. Δρ. Χ. Μιχαήλ

Κεφάλαιο 2 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΤΕΧΝΟΛΟΓΙΑΣ MOS KAI CMOS

Λογική Τρανζίστορ-Τρανζίστορ. Διάλεξη 3

Δυναμική συμπεριφορά των λογικών κυκλωμάτων MOS. Διάλεξη 10

Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων. Δεληγιαννίδης Σταύρος Φυσικός, MsC in Microelectronic Design

ΕΚΦΩΝΗΣΕΙΣ ΑΣΚΗΣΕΩΝ. Το ιδανικό κύκλωμα LC του σχήματος εκτελεί αμείωτες ηλεκτρικές ταλαντώσεις, με περίοδο

Ανάλυση Ηλεκτρικών Κυκλωμάτων

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (8 η σειρά διαφανειών)

Στατική ηλεκτρική ανάλυση του αντιστροφέα CMOS. Εισαγωγή στην Ηλεκτρονική

Τα τρανζίστορ επίδρασης πεδίου (FET) Σπύρος Νικολαΐδης Αναπληρωτής Καθηγητής Τομέας Ηλεκτρονικής & ΗΥ Τμήμα Φυσικής

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗΣ

Εισαγωγή. Στατική Λειτουργία V DD Q P Q N Q N =SAT QP=LIN QN=LIN Q P =SAT. Vi (Volts)

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I

ΗΛΕΚΤΡΟΝΙΚΑ Ι. ΚΕΦΑΛΑΙΟ 4 Ο : FET (Τρανζίστορ επίδρασης πεδίου)

Καθυστέρηση στατικών πυλών CMOS

Εργαστηριακή άσκηση. Θεωρητικός και πρακτικός υπολογισμός καθυστερήσεων σε αναστροφείς CMOS VLSI

ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΣΧΟΛΗ ΘΕΤΙΚΩΝ ΕΠΙΣΤΗΜΩΝ ΤΜΗΜΑ ΦΥΣΙΚΗΣ

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Οικογένειες Ολοκληρωμένων Κυκλωμάτων Ψηφιακής Λογικής

Ερωτήσεις θεωρίας Σημειώσεις στο τρανζίστορ MOSFET

Ανάλυση Ηλεκτρικών Κυκλωμάτων

ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ

ΕΧΕΙ ΤΑΞΙΝΟΜΗΘΕΙ ΑΝΑ ΕΝΟΤΗΤΑ ΚΑΙ ΑΝΑ ΤΥΠΟ ΓΙΑ ΔΙΕΥΚΟΛΥΝΣΗ ΤΗΣ ΜΕΛΕΤΗΣ ΣΑΣ ΚΑΛΗ ΕΠΙΤΥΧΙΑ ΣΤΗ ΠΡΟΣΠΑΘΕΙΑ ΣΑΣ ΚΙ 2014

4 η ΕΝΟΤΗΤΑ. Το MOSFET

Τελεστικοί Ενισχυτές. Σπύρος Νικολαΐδης Αναπληρωτής Καθηγητής Τομέας Ηλεκτρονικής & ΗΥ Τμήμα Φυσικής

Ηλεκτρονική. Ενότητα 9: Τρανζίστορ Επίδρασης Πεδίου (FET) Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών

Σχεδίαση Αναλογικών Κυκλωμάτων VLSI

Πόλωση των Τρανζίστορ

Πόλωση των τρανζίστορ ενίσχυσης

Ανάλυση Ηλεκτρικών Κυκλωμάτων

ΔΙΑΓΩΝΙΣΜΑ ΣΤΗΝ ΑΠΛΗ ΑΡΜΟΝΙΚΗ ΤΑΛΑΝΤΩΣΗ

ΠΑΡΑΔΕΙΓΜΑΤΑ ΣΤΙΣ ΗΛΕΚΤΡΙΚΕΣ ΤΑΛΑΝΤΩΣΕΙΣ ΜΕΤΑΓΩΓΗ ΚΥΚΛΩΜΑΤΩΝ

Βασικές αρχές ηµιαγωγών και τρανζίστορ MOS. Εισαγωγή στην Ηλεκτρονική

Άσκηση 5. Τρανζίστορ Διπολικής Επαφής σε συνδεσμολογία Κοινής Βάσης

5 η ενότητα ΑΝΑΤΡΟΦΟΔΟΤΗΣΗ ΣΤΟΥΣ ΕΝΙΣΧΥΤΕΣ

Σε αντίθεση με τα διπολικά τρανζίστορ, που στηρίζουν τη λειτουργία τους σε δύο τύπους

Η αντιστοιχία των παραπάνω επαφών με αυτές του διπολικού τρανζίστορ είναι (προφανώς) η εξής: S E, D C, G B.

ΕΡΓΑΣΤΗΡΙΟ ΗΛΕΚΤΡΟΝΙΚΗΣ

2 ο Επαναληπτικό διαγώνισμα στο 1 ο κεφάλαιο Φυσικής Θετικής Τεχνολογικής Κατεύθυνσης (Μηχανικές και Ηλεκτρικές ταλαντώσεις)

στη θέση 1. Κάποια χρονική στιγμή μεταφέρουμε το διακόπτη από τη θέση 1 στη

ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ & ΣΥΣΤΗΜΑΤΑ

Φυσική για Μηχανικούς

Ανάλυση Ηλεκτρικών Κυκλωμάτων

Ο BJT Αναστροφέας. Στατική Ανάλυση. Δεδομένα. Ο Απλός BJT Αναστροφέας

Ψηφιακά Ηλεκτρονικά. Μάθηµα 5ο.. Λιούπης

Ηλεκτρονικά Στοιχεία και Κυκλώματα ΙΙ. Εισαγωγή σε Βασική Φυσική Στοιχείων MOS

ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΑΤΡΩΝ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΗΛΕΚΤΡΟΝΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ - ΕΡΓΑΣΤΗΡΙΟ ΗΛΕΚΤΡΟΝΙΚΩΝ ΕΦΑΡΜΟΓΩΝ

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (2 η σειρά διαφανειών)

1. Ιδανικό κύκλωμα LC εκτελεί ηλεκτρικές ταλαντώσεις και η χρονική εξίσωση του φορτίου του πυκνωτή

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (10 η σειρά διαφανειών)

Φυσική για Μηχανικούς

Απαντήσεις των Θεμάτων Ενδιάμεσης Αξιολόγησης στο Μάθημα «Ηλεκτροτεχνία Ηλεκτρικές Μηχανές» Ημερομηνία: 29/04/2014. i S (ωt)

Ηλεκτρονική Φυσική & Οπτικοηλεκτρονική

ΒΑΣΙΚΑ ΗΛΕΚΤΡΟΝΙΚΑ ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗ

Σχεδίαση Αναλογικών Κυκλωμάτων VLSI

(α) Σχ. 5/30 Σύμβολα πυκνωτή (α) με πολικότητα, (β) χωρίς πολικότητα

Να σχεδιαστεί ένας ενισχυτής κοινού εκπομπού (σχ.1) με τα εξής χαρακτηριστικά: R 2.3 k,

Ανάλυση Ηλεκτρικών Κυκλωμάτων

Ψηφιακά Ηλεκτρονικά. Μάθηµα 2ο.. Λιούπης

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (11 η σειρά διαφανειών)

Ανάλυση Ηλεκτρικών Κυκλωμάτων

Υ60 Σχεδίαση Αναλογικών Ολοκληρωμένων Κυκλωμάτων 12: Καθρέφτες Ρεύματος και Ενισχυτές με MOSFETs

Άσκηση 1 ΛΥΣΗ. Το Q Στη χαρακτηριστική αντιστοιχεί σε ρεύµα βάσης 35 (Fig.2). Η πτώση τάσης πάνω στην : Στο Q έχω

Ανάλυση Κυκλωμάτων. Φώτης Πλέσσας Τμήμα Ηλεκτρολόγων Μηχανικών & Μηχανικών Υπολογιστών

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (7 η σειρά διαφανειών)

Βασικές CMOS Λογικές οικογένειες (CMOS και Domino)

Τ.Ε.Ι. ΠΑΤΡΑΣ / Σ.Τ.ΕΦ. Πάτρα Τμήμα: ΜΗΧΑΝΟΛΟΓΙΑΣ. Εξέταση στο μάθημα «Ηλεκτρικές Μηχανές»

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Δίοδοι, BJT και MOSFET ως Διακόπτες 2

Περιεχόμενα. Πρόλογος...13

Εισαγωγή στα ψηφιακά κυκλώματα. Διάλεξη 1

Ο πυκνωτής είναι μια διάταξη αποθήκευσης ηλεκτρικού φορτίου, επομένως και ηλεκτρικής ενέργειας.

4.2 Αναπαράσταση δυαδικών τιμών στα ψηφιακά κυκλώματα

Ψηφιακά Ηλεκτρονικά. Μάθηµα 4ο.. Λιούπης

Ηλεκτρική και Μηχανική ταλάντωση στο ίδιο φαινόμενο

Ηλεκτρονικά Ισχύος II

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I

4/10/2008. Στατικές πύλες CMOS και πύλες με τρανζίστορ διέλευσης. Πραγματικά τρανζίστορ. Ψηφιακή λειτουργία. Κανόνες ψηφιακής λειτουργίας

Κεφάλαιο 3. Λογικές Πύλες

7 η διάλεξη Ακολουθιακά Κυκλώματα

ΑΣΚΗΣΗ 2 η ΜΕΛΕΤΗ ΧΑΡΑΚΤΗΡΙΣΤΙΚΩΝ ΑΥΤΟΝΟΜΗΣ ΛΕΙΤΟΥΡΓΙΑΣ ΣΥΓΧΡΟΝΗΣ ΤΡΙΦΑΣΙΚΗΣ ΓΕΝΝΗΤΡΙΑΣ ΜΕ ΦΟΡΤΙΟ

ΚΥΚΛΩΜΑΤΑ ECL (Emitter Coupled Logic) Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 ΚαθηγητήςΚωνσταντίνοςΕυσταθίου

Υλοποίηση λογικών πυλών µε τρανζίστορ MOS. Εισαγωγή στην Ηλεκτρονική

του διπολικού τρανζίστορ

ΔΙΑΓΩΝΙΣΜΑ 1 ο ΕΚΦΩΝΗΣΕΙΣ

ΤΕΧΝΟΛΟΓΙΑ ΜΕΤΡΗΣΕΩΝ. 3 η ενότητα ΡΥΘΜΙΣΗ ΣΗΜΑΤΩΝ ΚΑΙ ΠΡΟΣΑΡΜΟΓΗ ΜΕ ΤΕΧΝΙΚΕΣ ΠΑΘΗΤΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. ρ. Λάμπρος Μπισδούνης.

ΑΣΚΗΣΕΙΣ ΣΤΑ ΚΥΚΛΩΜΑΤΑ 1 ης ΤΑΞΗΣ (Κεφ. 18)

Περιεχόμενα. Πρόλογος...13

Μικροηλεκτρονική - VLSI

Το χρονικό διάστημα μέσα σε μια περίοδο που η ενέργεια του μαγνητικού πεδίου αυξάνεται ισούται με:

Απαντήσεις στο 1 0 Homework στην Προχωρημένη Ηλεκτρονική Εαρινό Εξάμηνο

Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων

Transcript:

Λογικά Κυκλώματα NMOS Διάλεξη 4

Δομή της διάλεξης Η Σχεδίαση του Αντιστροφέα NMOS με Ωμικό Φόρτο Η Στατική Σχεδίαση του Αντιστροφέα NMOS με Κορεσμένο Φόρτο ΟΑντιστροφέαςΝMOS με Γραμμικό Φόρτο ΟΑντιστροφέαςΝMOS με Φορτίο τύπου αραίωσης Σύγκριση των Αντιστροφέων NMOS Οι λογικές πύλες NMOS Κατανάλωση Ισχύος Ασκήσεις 2

Λογικά Κυκλώματα NMOS Χρήση μόνο MOS καναλιού-n Διαβαθμισμένη λογική Στόχος: επιλογή της τοπολογίας του κυκλώματος και των λόγων W/L των τρανζίστορ MOS, ώστε να επιτευχθεί η λογική λειτουργία 3

Λογικά Κυκλώματα NMOS Η Σχεδίαση του Αντιστροφέα NMOS με Ωμικό Φόρτο 4

Το βασικό κύκλωμα αντιστροφέα M S : στοιχείο μεταγωγής NMOS, έχει στόχο να τραβάει την έξοδο προς το V OL R: στοιχείο φόρτου ωμικής αντίστασης, έχει στόχο να τραβάει την έξοδο προς τα πάνω, προς την τάση τροφοδοσίας V DD 5

Η Σχεδίαση του Αντιστροφέα NMOS με Ωμικό Φόρτο Το NMOS σχεδιάζεται ώστε να μετάγεται ανάμεσα στη γραμμική περιοχή (για u I =V OH ) και την αποκοπή (για u I =V OL ) Επιλογή του R και του λόγου W/L του MS: Για ορισμό του V OL Για ορισμό της ολικής κατανάλωσης της πύλης 6

Λειτουργία Τάση εξόδου: u o =u DS =V DD -i DS R Για είσοδο LOW (u I =V OL ), M S σε αποκοπή i DS =0 u o =V DD =V OH δηλαδή έξοδος HIGH V OL μικρότερη από V TN ώστε το M S να είναι σε αποκοπή Φυσιολογικό σχεδιαστικό σημείο η V OL από 25 μέχρι 50% της V TN για επαρκή περιθώρια θορύβου 7

Λειτουργία Για είσοδο HIGH (u I =V OΗ ), M S σε γραμμική περιοχή,u o =V OL δηλαδή έξοδος LOW Θέτουμε περιορισμό για την κατανάλωση της πύλης, και άρα για το επιθυμητό ρεύμα λειτουργίας σε αυτή την κατάσταση και σε συνδυασμό με την επιθυμητή τιμή της V OL επιλέγουμε το κατάλληλο W/L Επιλέγουμε R=(V DD -V OL )/i DS 8

Κατανόηση της γραμμής φόρτου u DS =V DD -i DS R Το Mosfet μετάγεται ανάμεσα στις δύο περιοχές λειτουργίας πάνω στη γραμμή φόρτου (οι δύο κύκλοι) Στη δεξιά πλευρά της γραμμή φόρτου είναι σε αποκοπή Στην αριστερή πλευρά συμπεριφέρεται σαν μια μικρή αντίσταση. Το ρεύμα καθορίζεται κυρίως από την αντίσταση του φόρτου. Ηθέσηαυτούτου σημείου είναι σχεδόν ανεξάρτητη από τη V GS 9

Ηαντίσταση-on του στοιχείου μεταγωγής Ηαντίσταση-on του στοιχείου μεταγωγής: Ron u DS = = i D 1 K W u L V ' n GS TN Ron<<R ώστε V OL μικρή u 2 Για έξοδο LOW η V OL υπολογίζεται και από ένα ωμικό διαιρέτη τάσης μεταξύ R και R on : DS 10 Ron VOL = VDD = VDD R + R on 1 R 1+ R on

Περιθώρια θορύβου V OL και V OH γνωστά Υπολογίζουμε V IL και V IH, είναι τα σημεία που η χαρακτηριστική έχει κλίση -1 N ML =V IL -V OL N MH =V OH -V IH 11

Η Σχεδίαση του Αντιστροφέα NMOS με Ωμικό Φόρτο Είδαμε στατική σχεδίαση Όχι κατάλληλη τεχνολογία για χρήση σε ICs Η αντίσταση καταλαμβάνει υπερβολικά μεγάλη επιφάνεια Για παράδειγμα, σε συγκεκριμένη τεχνολογία προκύπτει ότι η αντίσταση έχει πάνω από 4000 φορές μεγαλύτερη επιφάνεια από το τρανζίστορ μεταγωγής απλά μη αποδεκτό Γι αυτό: Χρήση τρανζίστορ στη θέση της αντίστασης φόρτου (θα δούμε 3 τοπολογίες) 12

Λογικά Κυκλώματα NMOS Η Στατική Σχεδίαση του Αντιστροφέα NMOS με Κορεσμένο Φόρτο 13

Το κύκλωμα του βασικού αντιστροφέα Πρέπει να διαστασιολογήσουμε τα δύο τρανζίστορ: Η συνδεσμολογία του τρανζίστορ φόρτου M L το αναγκάζει να λειτουργεί πάντα στον κόρο Περιορίζουμε το ρεύμα και την ισχύ της πύλης στο επιθυμητό επίπεδο (εδώ π.χ. 50μΑ) και σε συνδυασμό με την V OL (=0.25V για παράδειγμα, που σημαίνει u GS =4.75V για το M L ) επιλέγουμε το λόγο W/L του M L για να ικανοποιούνται αυτές οι δύο συνθήκες ΗεπιφάνειατουM L προκύπτει συγκρίσιμη με την επιφάνεια του M S, σε αντιδιαστολή με τον ωμικό φόρτο! 14

Η Στατική Σχεδίαση του Αντιστροφέα NMOS με Κορεσμένο Φόρτο Η χρήση του στοιχείου κορεσμένου φόρτου έχει δραματική επίδραση στη μείωση της επιφάνειας της πύλης Έχει υποβαθμιστική επίδραση όμως στα υπόλοιπα χαρακτηριστικά της πύλης V OH =V DD -V TN με την ανάλογη επίπτωση στο περιθώριο θορύβου Επειδή στην είσοδο συνδέεται πλέον μικρότερη V OH, για να παραμείνει ίδια η V OL πρέπει να αυξηθεί η τιμή του W/L του M S, και άρα η επιφάνειά του 15

Φαινόμενο σώματος Φαινόμενο σώματος: V B =0V u SB =0V για το M S Όχι και για το M L όμως Η τάση κατωφλίου του M L αυξάνεται ( 2 2 ) V = V + γ u + ϕ ϕ TN TO SB F F Περαιτέρω ελάττωση της V OH δευτεροβάθμια εξίσωση ( 2 2 ) VOH = VDD VTO + γ VOH + ϕf ϕf 16

Φαινόμενο σώματος Με τη νέα (χαμηλότερη) τιμή της V OH πρέπει να υπολογιστεί εκ νέου το W/L του M S (μεγαλύτερο) Πρέπει όμως και να υπολογιστεί και το W/L του M L ώστε να είναι σε θέση να δίνει τα 50μΑ (μικρή ελάττωση της επιφανείας του M L ) 17

Φαινόμενο σώματος Συγκριτικό παράδειγμα, οι σχεδιασμοί αντιστροφέα με κορεσμένα στοιχεία φόρτου: (a) χωρίς το φαινόμενο σώματος, (b) συμπεριλαμβανομένου του φαινομένου σώματος 18

Συνάρτηση μεταφοράς τάσης Προσομοίωση της συνάρτησης μεταφοράς τάσης με το SPICE Για μικρές τιμές της τάσης εισόδου, ηέξοδος είναι σταθερή στα 3.4V Καθώς η τάση εισόδου αυξάνεται, η κλίσητης συνάρτησης μεταφοράς αλλάζει απότομα στο σημείο που το τρανζίστορ μεταγωγής αρχίζει να άγει, όταν η τάση εισόδου υπερβεί την τάση κατωφλιού του M S Καθώς η τάση εισόδου συνεχίζει να αυξάνεται, η τάση εξόδου ελαττώνεται γρήγορα, και τελικά φτάνει την τιμή σχεδίασης των 0.25V, για μια τάση εσόδου 3.4V 19

Λογικά Κυκλώματα NMOS Ο Αντιστροφέας ΝMOS με Γραμμικό Φόρτο 20

Το κύκλωμα του βασικού αντιστροφέα Η πύλη του τρανζίστορ φορτίου συνδέεται σε μια ξεχωριστή τάση V GG Πρέπει V GG V DD +V TNL γιαναείναι στη γραμμική περιοχή το M L Έτσι V OH =V DD 21

ΟΑντιστροφέαςΝMOS με Γραμμικό Φόρτο Οι λόγοι W/L υπολογίζονται με μεθόδους παρόμοιες με την περίπτωση του κορεσμένου φόρτου Για u o =V OL, η u GS του M L είναι μεγάλη, οπότε ο λόγος (W/L) L πρέπει να ελαττωθεί για να περιοριστεί το ρεύμα και η κατανάλωση στο επιθυμητό επίπεδο 22

ΟΑντιστροφέαςΝMOS με Γραμμικό Φόρτο ΗεισαγωγήτηςV GG λύνει το πρόβλημα της ελαττωμένης τάσης εξόδου Όμως αυτή η τοπολογία χρησιμοποιείται σπάνια λόγω: Του κόστους της επιπλέον τροφοδοσίας και της πολυπλοκότητας των απαραίτητων διασυνδέσεων (η V GG πρέπει να ενώνεται σε κάθε πύλη) 23

Λογικά Κυκλώματα NMOS Ο Αντιστροφέας ΝMOS με Φορτίο τύπου αραίωσης 24

Το κύκλωμα του βασικού αντιστροφέα Ως φορτίο χρησιμοποιείται NMOS αραίωσης Έχει αρνητική τάση κατωφλίου, υπάρχει κανάλι ακόμα και για u GS =0, και άγει μέχρι η τάση u DS να γίνει μηδέν Άρα, η τάση εξόδου ανεβαίνει μέχρι την τελική της τιμή V OH =V DD όταν το στοιχείο μεταγωγής M S δεν άγει (u I =V OL ) Για u I =V OΗ, το ρεύμα περιορίζεται από το φορτίο τύπου αραίωσης, το οποίο σχεδιάζεται να λειτουργεί στην περιοχή κόρου, η οποία απαιτεί: u DS u GS -V TNL =0-V TNL ή u DS -V TNL 25

Παράδειγμα σχεδίασης αντιστροφέα Έστω V DD =5V, V OL =0.25V, V TNL =-3V Για το M L με u o =V OL είναι V DS =4.75V > -V TNL =3V, άρα το M L είναι στον κόρο Το ρεύμα του M L στον κόρο για u GS =0 είναι K W K W i u V V ' ' n 2 n 2 DSL = ( GSL TNL ) ( TNL ) 2 L = L 2 L L Λόγω φαινόμενου σώματος με V TO =-3V, γ=0.5, 2φ F =0.6V, K n=25μα/v 2, u SB =V OL =0.25V ( ) V = 3V + 0.5 V 0.25 + 0.6 0.6 = 2.93V TNL Για ρεύμα σχεδίασης 50μA, από την εξίσωση του ρεύματος του M L βρίσκουμε (W/L) L =1/2.15 26

Παράδειγμα σχεδίασης αντιστροφέα Για το λόγο W/L του M S που είναι σε γραμμική περιοχή έχουμε: u I =5V, u o =V OL W i = K u V u u ( 0.5 ) ' DSS n GSS TNS DSS DSS L S i DSS = 50μA, u GS =u I =5V, V TNS =1V, u DS =V OL =0.25V Αντικαθιστώντας προκύπτει (W/L) S =2.06/1 Οπότε έχουμε (W/L) L =1/2.15 και (W/L) S =2.06/1 27

Συνάρτηση μεταφοράς τάσης Προσομοίωση της συνάρτησης μεταφοράς τάσης με το SPICE του αντιστροφέα του παραδείγματος Για μικρές τιμές της τάσης εισόδου, η έξοδοςείναι σταθερή στα 5V Καθώς η τάση εισόδου αυξάνεται, ηκλίσητης συνάρτησης μεταφοράς μεταβάλλεται βαθμιαία καθώς το τρανζίστορ μεταγωγής αρχίζει να άγει, για μια τάση εισόδου που υπερβαίνει την τάση κατωφλιού του M S Καθώς η τάση εισόδου συνεχίζει να αυξάνεται, ητάση εξόδου ελαττώνεται γρήγορα, καιτελικάφτάνειτηντιμή σχεδίασης των 0.25V, για μια τάση εσόδου 5V 28

Περιθώρια θορύβου Η V OL και το περιθώριο θορύβου συναρτήσει της K R =K S /K L για τον αντιστροφέα NMOS με στοιχείο φόρτου τύπου αραίωσης 29

Λογικά Κυκλώματα NMOS Σύγκριση των Αντιστροφέων NMOS 30

Σύγκριση των Αντιστροφέων NMOS 31

Σύγκριση των Αντιστροφέων NMOS Η πύλη με το ωμικό φορτίο καταλαμβάνει μεγάλη επιφάνεια, ακατάλληλη για IC Μετοκορεσμένοφορτίοείναιτοπιοαπλόκύκλωμα(μόνο NMOS), αλλά η υψηλή λογική κατάσταση δε φτάνει την τάση τροφοδοσίας. Η ταχύτητα της τοπολογίας είναι μάλιστα μικρή Το κύκλωμα γραμμικού φορτίου λύνει τα προβλήματα λογικού επιπέδου και ταχύτητας, αλλά απαιτεί επιπλέον μια δαπανηρή τάση τροφοδοσίας με συνέπειες και στην καλωδίωση των πυλών Το κύκλωμα με φόρτο αραίωσης είναι η προτιμώμενη επιλογή: απλή τοπολογία, με τα ελάχιστα δυνατά μεγέθη τρανζίστορ, ταχύτερη μάλιστα όλων των άλλων. Σε σχέση με CMOS που θα δούμε στην επόμενη διάλεξη, υστερεί μόνο στη μεγάλη στατική κατανάλωση ισχύος, εγγενές χαρακτηριστικό της λογικής NMOS 32

Λογικά Κυκλώματα NMOS Οι λογικές πύλες NMOS 33

Οι λογικές πύλες NMOS Πύλη NOR NMOS με δύο εισόδους και απλοποιημένο μοντέλο Αν η μία είτε και οι δύο είσοδοι είναι σε υψηλό λογικό επίπεδο, θα υπάρχει τουλάχιστον μια διαδρομή ρεύματος από τα M A, M B και η έξοδος θα είναι low Μόνο αν και οι δύο είσοδοι είναι low, ηέξοδος θα είναι high 34

Οι λογικές πύλες NMOS Παράδειγμα σχεδίασης της πύλης: Το μέγεθος των διαφόρων τρανζίστορ πρέπει να επιλεγεί έτσι ώστε να ικανοποιούνται οι προδιαγραφές επιπέδου και ισχύος κάτω από τις χειρότερες συνθήκες λογικών εισόδων Για τη NOR η χειρότερη περίπτωση για τη χαμηλή κατάσταση εξόδου είναι να άγει μόνο ένα εκ των M A, M B ΆραταμεγέθητωνM A, M B είναι ίδια με το μέγεθος του M S στον αντιστροφέα αναφοράς του προηγούμενου παραδείγματος Όταν άγουν ταυτόχρονα, απλά η V OL θα είναι ακόμα χαμηλότερη από 0.25V Όταν είτε το M A είτε το Μ Β άγει μεμονωμένα, το ρεύμα περιορίζεται από το στοιχείο φόρτου, καιοιτάσειςθαείναι οι ίδιες ακριβώς όπως και στον αντιστροφέα αναφοράς. Έτσι, ολόγοςw/l του στοιχείου φόρτου είναι ο ίδιος με αυτόν στον αντιστροφέα αναφοράς 35

Οι λογικές πύλες NMOS Πύλη NAND NMOS με δύο εισόδους και απλοποιημένο μοντέλο Μόνο αν και οι δύο είσοδοι είναι high, θα υπάρχει διαδρομή ρεύματος διαμέσου του συνδυασμού σε σειρά των δύο στοιχείων μεταγωγής, και η έξοδος είναι σε χαμηλή λογική κατάσταση Αν η μία είτε και οι δύο είσοδοι είναι σε χαμηλό λογικό επίπεδο, η αγώγιμη διαδρομή ρεύματος διακόπτεται και η έξοδος θα είναι high 36

Οι λογικές πύλες NMOS Παράδειγμα σχεδίασης της πύλης: Το μέγεθος των διαφόρων τρανζίστορ πρέπει να επιλεγεί έτσι ώστε να ικανοποιούνται οι προδιαγραφές επιπέδου και ισχύος κάτω από τις χειρότερες συνθήκες λογικών εισόδων Όταν η έξοδος είναι low (άγουν και τα δύο M A, M B ), η συνδυασμένη αντίσταση είναι 2R on. Άρα ο κάθε λόγος W/L των M A, M B πρέπει να διπλασιαστεί ώστε η κάθε μεμονωμένη R on να γίνει η μισή Αυτή η ανάλυση είναι προσεγγιστική γιατί: Οι τάσεις κατωφλίου των M A, M B δεν είναι ίσες λόγω φαινομένου σώματος (διαφορετικές u SB ) V GSA V GSB, είναι V GSA =5V και V GSB =4.875V 37

Οι λογικές πύλες NMOS Ο συνυπολογισμός των δύο αυτών φαινομένων αφήνεται ως άσκηση (δεδομένα ίδια με τον αντιστροφέα με φορτίο αραίωσης που παρουσιάστηκε) Τα αποτελέσματα του συνυπολογισμού των δύο φαινομένων φαίνονται στην εικόνα (b) Σε σύγκριση με τα προσεγγιστικά αποτελέσματα που φαίνονται στην εικόνα (a), η διόρθωση που γίνεται είναι μάλλον μικρή, οπότε και οι τιμές στο αναπαριστούν ένα επαρκές επίπεδο σχεδίασης για τους περισσότερους σκοπούς 38

Λογικά Κυκλώματα NMOS Κατανάλωση Ισχύος 39

Κατανάλωση Ισχύος Χωρίζεται σε στατική και δυναμική κατανάλωση Στατική κατανάλωση ισχύος: Είναι η κατανάλωση σε σταθερή κατάσταση (για σταθερή έξοδο) Ισχύς που παρέχεται στην πύλη: P=V DD i DD, i DD είναι το ρεύμα που προέρχεται από την πηγή V DD. Στις πύλες που μελετήθηκαν, i DD είναι ίσο με το ρεύμα διαμέσου του στοιχείου φόρτου Ολική στατική κατανάλωση=μέσος όρος των καταναλώσεων για έξοδο high και low Για κύκλο λειτουργίας 50% (η πύλη μένει ίσο χρόνο σε high και σε low) P av =(V DD I DDH +V DD I DDL )/2 I DDH = ρεύμα στην πύλη για u o =V OH I DDL = ρεύμα στην πύλη για u o =V OL Για τις πύλες που μελετήθηκαν, το ρεύμα στην πύλη μηδενίζεται όταν η u o φτάνει την V OH, δηλαδή I DDH =0, οπότε P av =V DD I DDL /2 40

Κατανάλωση Ισχύος Δυναμική κατανάλωση ισχύος: Προκύπτει κατά τη διαδικασία φόρτισης και εκφόρτισης της χωρητικότητας φόρτου της πύλης Για τη μελέτη, χρήση απλού μοντέλου (a) φόρτιση, (b) εκφόρτιση Φόρτιση: Ο αρχικά εκφορτισμένος πυκνωτής φορτίζεται προς τη θετική τάση VDD μέσω μιας μη γραμμικής αντίστασης (π.χ. αντίσταση φόρτου) Ολική ενέργεια που παρέχεται από την πηγή ED = P() t dt Ισχύς P(t)=V DD i(t) άρα 0 VC ( ) duc D = DD () = DD () = DD = DD c 0 0 0 dt V 0 E V i t dt V i t dt V C dt CV du C ( ) 41

Κατανάλωση Ισχύος Φόρτιση (συνέχεια): V C (0)=0, V C ( )=V DD, εύκολα υπολογίζουμε E D =CV DD 2 Ενέργεια που αποθηκεύεται στον πυκνωτή E S =CV DD2 /2 Επομένως η ενέργεια που χάνεται στο ωμικό στοιχείο είναι E L =E D -E S =CV DD2 /2 Εκφόρτιση: Ο πυκνωτής είναι αρχικά φορτισμένος στη VDD Μόλις κλείσει ο διακόπτης, εκφορτίζεται προς μηδενική τάση, διαμέσου μιας άλλης γραμμικής αντίστασης (όπως ένα τρανζίστορ MOS τύπου πύκνωσης) ΗενέργειαE S που αποθηκεύτηκε στον πυκνωτή καταναλώνεται στην αντίσταση Η ολική ενέργεια που καταναλώνεται στη διαδικασία της φόρτισης και εκφόρτισης είναι E TD 2 2 CVDD CVDD = + = CV 2 2 2 DD 42

Κατανάλωση Ισχύος Σε κάθε πλήρη κύκλο μεταγωγής καταναλώνεται, λοιπόν, ενέργεια E TD 2 2 CVDD CVDD = + = CV 2 2 2 DD Οι λογικές πύλες αλλάζουν καταστάσεις σε κάποια σχετικά μεγάλη συχνότητα f Η δυναμική ισχύς που καταναλώνεται στο κύκλωμα είναι: TD 2 PD = E = fetd = CVDDf T Από την πηγή V DD ουσιαστικά παρέχεται ένα μέσο ρεύμα ίσο με CVDDf 43

Κατανάλωση Ισχύος Κλιμάκωση της ισχύος στις λογικές πύλες MOS: Αν μεταβάλουμε τους λόγους W/L του στοιχείου φόρτου και του στοιχείου μεταγωγής κατά ένα συντελεστή, τότε τα ρεύματα των τρανζίστορ μεταβάλλονται κατά τον ίδιο συντελεστή, χωρίς αλλαγή στα επίπεδα τάσεων λειτουργίας Αν οι λόγοι μεταβληθούν κατά τον ίδιο συντελεστή, το επίπεδο ισχύος της πύλης μπορεί εύκολα να κλιμακωθεί προς τα πάνω ή προς τα κάτω, χωρίς να επηρεαστούν οι τιμές των V OH, V OL Η ίδια τεχνική μπορεί να χρησιμοποιηθεί για να κλιμακοθετηθεί ο χρόνος δυναμικής απόκρισης του αντιστροφέα, ώστε να αντισταθμιστούν διάφορες συνθήκες χωρητικού φορτίου 44

Λογικά Κυκλώματα NMOS Ασκήσεις 45

Άσκηση 1 Εκφώνηση (προς λύση) Για τον αντιστροφέα του οποίου οι παράμετροι ορίζονται παρακάτω, υπολογίστε το ρεύμα όταν η έξοδος είναι χαμηλή. Βρείτε επίσης τη μέση στατική κατανάλωση ισχύος. μ n C OX = 50μA V 2 V te = 0.8V V tdo 3V 1 2 = γ = 0.4V φ ( ) = 10μm 2μm ( ) 2.5μm 2μm 2 f = 0.6V W L 1 W L 2 = V DD = 5V 46

Άσκηση 2 Εκφώνηση (προς λύση) (α) Για τον αντιστροφέα φορτίου απογύμνωσης δείξτε ότι: και η αντίστοιχη τιμή της εξόδου είναι: υ όπου υποτίθεται ότι η υ ο είναι πολύ κοντά στη V DD. V = V + (β) Υπολογίστε τις τιμές των V IL και υ ο για τον αντιστροφέα του οποίου οι παράμετροι ορίζονται στην Άσκηση 1. (γ) Χρησιμοποιήστε την τιμή της V IL που βρέθηκε στο (β) μαζί με την τιμή της 2 V OL από την έκφραση V για να βρείτε την τιμή της OL VtDO ( 2KR ( VDD VtE )) ΝΜ L. O V DD V td 2K R IL te V td K R 47

Άσκηση 3 Εκφώνηση (προς λύση) Ποιά είναι η ελάχιστη τιμή της V GG που απαιτείται για λειτουργία στη γραμμική περιοχή για το M L στο σχήμα (c) της διαφάνειας 31, αν είναι V TO =1V, γ=0.5, 2φ F =0.6V. 48

Άσκηση 4 Εκφώνηση (προς λύση) Θεωρήστε έναν αντιστροφέα φορτίου πύκνωσης με: μ n V t 0 = 1V ( W ) 4 L 2 C = 20μA V 2φ f = 0.6V OX W L γ = 0.5V = ( ) = 1 4 1 2 (α) Αγνοώντας το φαινόμενο σώματος, βρείτε τα V OH, V IL, V OL, V IH, NM H και NM L. (β) Παίρνοντας τώρα υπόψη το φαινόμενο σώματος, βρείτε τις τροποποιημένες τιμές των V OH, NM H. (γ) Βρείτε το ρεύμα που παρέχει το τροφοδοτικό όταν το κύκλωμα βρίσκεται και στις δύο καταστάσεις του και έτσι υπολογίστε τη στατική κατανάλωση ισχύος. 1 2 V DD = 5V 49

Άσκηση 5 Εκφώνηση Να βρείτε την V OH για μία λογική πύλη NMOS με κορεσμένο φορτίο, αν V TO =0.5V, γ=0.85, 2φ F =0.7V και V DD =5V. 50

Άσκηση 5 Λύση Η παρακάτω εξίσωση δίνει την τάση VOH: V OH Θέτουμε: = VDD VTO K = V DD VTO γ + γ ( V + 2φ φ ) 2φ F OH F 2 και λύνουμε ως προς VOH: γ 2 V OH = K + γ + γ + 4Κ + 8φ F = 5. 987 2 Και γ 2 V OH = K + γ γ + 4Κ + 8φ F = 2. 313 2 που είναι και η λύση της άσκησης. ( ) V ( ) V F 51

Άσκηση 6 Εκφώνηση Γνωρίζουμε ότι το φαινόμενο σώματος υποβαθμίζει την συμπεριφορά των λογικών πυλών NMOS με φορτίο τύπου αραίωσης. Υποθέστε ότι το στοιχείο φορτίου τύπου αραίωσης έχει V TO =-3V και λειτουργεί στο κύκλωμα του αντιστροφέα με V DD =5V. Ποιάείναιημέγιστητιμήτης παραμέτρου του φαινόμενου σώματος, γ, που θα επιτρέψει να είναι V OH =V DD. 52

Άσκηση 6 Λύση Το NMOS αραίωσης πρέπει να άγει, δηλαδή V DS >V TN. Για V DS =0V πρέπει η V TN να είναι ελάχιστα αρνητική. V V TNL TNL TO ( U 2φ 2 SB F φf ) ( ) = V + γ + = 3 + γ 5 + 0.6 0.6 = 3 + γ 1.59 γ 1.88 V 53

Πανεπιστήμιο Πατρών, Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών & Τεχνολογίας Υπολογιστών Τομέας Ηλεκτρονικής & Υπολογιστών, Εργαστήριο Ηλεκτρονικών Εφαρμογών Η διάλεξη έγινε στο πλαίσιο του προγράμματος EΠΕΑΕΚ II από το μεταπτυχιακό φοιτητή Παπαμιχαήλ Μιχαήλ για το μάθημα ΨηφιακάΟλοκληρωμένα Κυκλώματα και Συστήματα Καθηγητής Κωνσταντίνος Ευσταθίου 2008 54