Τμήμα Ηλεκτρολόγων Μηχανικών Εργαστήριο Ενσύρματης Τηλεπικοινωνίας ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ Μάθημα 6: Απαριθµητές (µετρητές) Διδάσκων: Καθηγητής Ν. Φακωτάκης
Ακολουθιακά κυκλώµατα Σύγχρονα (οδηγούµενα από ρολόι) Ασύγχρονα (οδηγούµενα από γεγονότα)
Σύγχρονα κυκλώµατα - Ασύγχρονα κυκλώµατα Ωρολογιακοί παλµοί Όλες οι αλλαγές στο κύκλωµα είναι συγχρονισµένες µε τους παλµούς Γεγονότα Όλες οι αλλαγές στο κύκλωµα είναι εξαρτηµένες από γεγονότα
Απαριθµητής o Αποτελέιται από στοιχεία µνήµης (flipflops) και συνδυαστικά στοιχεία (λογικές πύλες) o Σύγχρονοι µετρητές o Ασύγχρονοι µετρητές o Εφαρµογές :χρονισµός, ακολουθιακές εφαρµογές, διαίρεση συχνότητας, δυαδική µέτρηση, κωδικοποίηση
Μετρητής 2 καταστάσεων (αύξων) Πίνακας καταστάσεων και χαρακτηριστικός πίνακας
Μετρητής 2 καταστάσεων (αύξων) Υλοποίηση µε JK-ff και διάγραµµα καταστάσεων Α: εσωτερική κατάσταση µετρητή και εξωτερική εµφανιζοµενη απαρίθµηση
Μετρητής 4 καταστάσεων (αύξων) Πίνακας καταστάσεων και χάρτες Karnaugh
Μετρητής 4 καταστάσεων (αύξων) ιάγραµµα καταστάσεων και υλοποίηση µε JK-ff
Μετρητής 8 καταστάσεων (αύξων) (επέκταση για 2^N καταστάσεις) Πίνακας καταστάσεων και χάρτες Karnaugh
Μετρητής 8 καταστάσεων (αύξων) (επέκταση για 2^N καταστάσεις) ιάγραµµα καταστάσεων και υλοποίηση µε JK-ff
Μετρητής 2^N καταστάσεων Εξισώσεις βαθµίδων 8 καταστάσεων: Εξισώσεις βαθµίδων 2^Ν καταστάσεων:
Σύνδεση απαριθµητών παράλληλα Οι πύλες που παρέχουν τις εισόδους J και K σε διαδοχικά flip-flops τροφοδοτούνται παράλληλα Καθώς ο αριθμός των βαθμίδων του απαριθμητή αυξάνει, αυξάνει και το fan in (είσοδοι) της πρώτης NAND πύλης στην σειριακή σύνδεση των δυο πυλών Η καθυστέρηση της πύλης στην είσοδο κάθε flip-flop είναι ίδια και ίση με 2tg, όπου tg είναι η καθυστέρηση μιας πύλης NAND
Σύνδεση απαριθµητών σε σειρά Οι πύλες που παρέχουν τις εισόδους J και K σε διαδοχικά flip-flops τροφοδοτούνται σε σειρά Καθώς ο αριθμός των βαθμίδων του απαριθμητή αυξάνει, το fan in (είσοδοι) της πρώτης NAND πύλης στην σειριακή σύνδεση των δυο πυλών είναι πάντα 2 Η καθυστέρηση της πύλης στις εισόδους κάθε flip-flop αυξάνει καθώς αυξάνει ο αριθμός των βαθμίδων του μετρητή
Σύνδεση απαριθµητών σε σειρά ή παράλληλα Tf=χρόνος αλλαγής κατάστασης ενός flip-flop Ανώτατο όριο συχνότητας απαριθµητή για παράλληλη σύνδεση f=1/(2tg+tf) Ανώτατο όριο συχνότητας απαριθµητή για σύνδεση σε σειρά f=1/[2(n-2)tg+tf], N=αριθµός βαθµίδων απαριθµητή
Σύγχρονοι απαριθµητές φθίνουσας µέτρησης Ja=Ka=1 Jb=Kb=A Jc=Kc=A B =JbB Jd=Kd=A B C =JcC.. Jn=Kn=A B C..(N-1) =Jn-1 (N-1)
Σύγχρονοι απαριθµητές φθίνουσας Μπορούµε από ένα απαριθµητή αύξουσας µέτρησης να πάρουµε έναν φθίνουσας χρησιµοποιώντας την συµπληρωµατική έξοδο του µέτρησης
Αλγεβρική σχεδίαση απαριθµητή 5 καταστάσεων Απαιτούνται 3 flip-flops (2^2<5<2^3) 3 αχρησιµοποίητες καταστάσεις fu=ac+bc
ιαδικασία σχεδίασης Προσδιορισµός των εκφράσεων S και R για κάθε ff Χρήση προαιρετικών παραγώγων α)αχρησιµοποίητες καταστάσεις β)µεταβάσεις 1-1 στην περίπτωση διέγερσης γ) µεταβάσεις 0-0 στην περίπτωση απόδιέγερσης Οι εκφράσεις J και K παίρνονται από τις εξισώσεις
Υλοποίηση Ja=C,Ka=1 Jb=A, Kb=A Jc=AB, Kc=1
Αποφυγή αχρησιµοποίητων καταστάσεων µε σήµα συναγερµού Αχρησιµοποίητες καταστάσεις: fu=ac+bc Τροποποιηµένο ωρολογιακό σήµα Ck =fu Ck
ιάγραµµα και πίνακας καταστάσεων εκαδικός δυαδικός απαριθµητής αύξουσας µέτρησης
εκαδικός δυαδικός απαριθµητής αύξουσας µέτρησης Χάρτες Karnaugh Ja=Ka=1 Jb=AD,Kb=A Jc=AB,Kc=AB Jd=ABC,Kd=A
εκαδικός δυαδικός απαριθµητής Υλοποίηση κυκλώµατος αύξουσας µέτρησης Τροποποιηµένο ωρολογιακό σήµα Ck =Ck+BD+CD
εκαδικός δυαδικός απαριθµητής ΒCD φθίνουσας µέτρησης Ja=Ka=1 Jb=A C+A D,Kb=A Jc=A D,Kc=A B Jd=Kd=A B C
εκαδικός απαριθµητής κώδικα Gray αύξουσας µέτρησης ιάγραµµακαι πίνακας καταστάσεων
εκαδικός απαριθµητής κώδικα Gray αύξουσας µέτρησης Ja=B D +BC D,Ka=B D+BD Jb=AD,Kb=AD Jc=A BD,Kc=D Jd=C,Kd=A B
εκαδικός απαριθµητής κώδικα Gray Υλοποίηση αύξουσας µέτρησης
Απαριθµητής αύξουσας/ φθίνουσας µέτρησης Απαριθµητής 16 καταστάσεων αύξουσας µέτρησης Jau=Kau=1,Jbu=Kbu=A,Jcu=Kcu=AB, Jdu=Kdu=ABC Απαριθµητής 16 καταστάσεων φθινουσας µέτρησης Jad=Kad=1,Jbd=Kbd=A,Jcd=Kcd=A B, Jdd=Kdd=A B C Σήµα κατεύθυνσης αρίθµησης Ζ=1/0 (α/φ)
Απαριθµητής αύξουσας/ φθίνουσας µέτρησης Ja=Ka=1, Jb=ZJbu+Z Jbd=ZA+Z A Kb=ZKbu+Z Kbd=ZA+Z A Jc=Kc=ZAB+Z A B,Jd=Kd=ZABC+Z A B C
Ασύγχρονοι δυαδικοί απαριθµητές Απαριθµητής κυµατισµών (ripple through) Υλοποίηση µε T-ff ή JK-ff σε διάταξη T-ff Η έξοδος κάθε ff είναι σήµα ρολογιού για το επόµενο ff
Ασύγχρονοι δυαδικοί απαριθµητές ιάγραµµαχρονισµού Κύκλωµα διαίρεσης µε 8 (!!!)
Καθυστέρηση διάδοσης στον απαριθµητή Αν ένας απαριθµητής κυµάτωσης έχει ν καταστάσεις τότε η µέγιστη καθυστέρηση διαδόσεως του απαριθµητή είναι νtf (tf=καθυστερηση διαδόσεως κάθε ff). Θα πρέπει η περιόδος των παλµών εισόδου να είναι τουλάχιστον T=νtf
Απαριθµητής κυµάτωσης 8 καταστάσεων φθίνουσας µέτρησης Υλοποίηση
Απαριθµητής κυµάτωσης 8 καταστάσεων φθίνουσας µέτρησης ιαγράµµαχρονισµού
Ασύγχρονος δεκαδικός απαριθµητής αύξουσας µέτρησης 10 καταστάσεις => 4 flip-flops
Ασύγχρονος δεκαδικός απαριθµητής ιαγράµµατα χρονισµού αύξουσας µέτρησης Κύκλωµα διαίρεσης δια 10...
Ασύγχρονος απαριθµητής 5 καταστάσεων µε δυνατότητα επανατοποθέτησης Όταν (101)=>reset (000) ιάγραµµα καταστάσεων και υλοποίηση
Ασύγχρονος απαριθµητής 5 καταστάσεων µε δυνατότητα επανατοποθέτησης ιαγράµµατα χρονισµού καταστάσεων και υλοποίηση Q=AB C+X Q
Ολοκληρωµένα κυκλώµατα απαριθµητών Οι απαριθµητές µπορουν να κατασκευαστούν από JK-ff (TTL 54/74) ιαθέσιµοι απαριθµητές (TTL 7490,7492,7493 κλπ)
Ολοκληρωµένο 7490 o D,C,B,A=4 έξοδοι o Αin=είσοδος o Βin=λειτουργία δεκαδικού απαριθµητή o R0=clear o R9(1),R9(2)=αν είναι και τα δυο 1 θέτουν τον απαριθµητή στην κατάταση 9
Ολοκληρωµένο 7490
Chip 7493 Το chip 7493 χρησιµοποιούµενο σαν απαριθµητής κυµάτωσης 13 καταστάσεων
Σειριακή σύνδεση ολοκληρωµένων κυκλωµάτων απαριθµητή υο ολοκληρωµένα 7490 σε σύνδεση σειράς, για διαίρεση της συχνότητας µε το 160.
Σειριακή σύνδεση ολοκληρωµένων κυκλωµάτων απαριθµητή υο ολοκληρωµένα 7490 σε σύνδεση σειράς, για το σχηµατισµό ενός απαριθµητή 92 καταστάσεων
Σειριακή σύνδεση ολοκληρωµένων κυκλωµάτων απαριθµητή Απαριθµητής NBCD 3 δεκάδων, µε δεκαδική απεικόνιση και κυκλώµατα απεικόνισης επτά τµηµάτων (seven segment display circuits)
Εργαστήριο Ενσύρµατης Τηλεπικοινωνίας Artificial Intelligence Group http://www.wcl.ee.upatras.gr