Fault Models, Modular Redundancy, Canonical Resilient Structures, Reliability and Availability Models

Σχετικά έγγραφα
1 (15) 2 (25) 3 (20) 4 (25) 5 (15)

1 (15) 2 (15) 3 (15) 4 (20) 5 (10) 6 (25)

Real Number Codes, Algorithm-Based Fault Tolerance, Residue Number Systems, Redundant Residue Number Systems

συστημάτων απλής μορφής

Ανοχή απέναντι σε Σφάλµατα Fault Tolerance

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 18: Διαδικασία Σχεδίασης Ψηφιακών Συστηµάτων - Επανάληψη

ΗΜΥ 100 Εισαγωγή στην Τεχνολογία

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστηµάτων

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 13: Διαδικασία Σχεδιασµού Ακολουθιακών Κυκλωµάτων (Κεφάλαιο 6.

«Εγχειρίδιο Προγράμματος Hope (version 2)»

Τμήμα Μηχανικών Παραγωγής και Διοίκησης Χειμερινό Διδάσκων: Καθηγητής Παντελής Ν. Μπότσαρης Εργαστήρια/Ασκήσεις: Δρ.

9 ο Μαθητικό Συνέδριο Πληροφορικής Κεντρικής Μακεδονίας. "My Binary Logic" Ένας προσομοιωτής λογικών πυλών στο Scratch

Πρόγραμμα Μεταπτυχιακών Σπουδών «Πληροφορική και Εφαρμογές»

"My Binary Logic" Ένας προσομοιωτής λογικών πυλών στο Scratch

Behavioral & Mixed VHDL Architectures Finite State Machines in VHDL

Εισαγωγή στη Γλώσσα VHDL

Λογική Σχεδίαση Ι - Εξεταστική Φεβρουαρίου 2013 Διάρκεια εξέτασης : 160 Ονοματεπώνυμο : Α. Μ. Έτος σπουδών:

Ψηφιακά Κυκλώματα (1 ο μέρος) ΜΥΥ-106 Εισαγωγή στους Η/Υ και στην Πληροφορική

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Απόδειξη Ισοδυναμίας Συναρτήσεων

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2008

Behavioral & Mixed VHDL Architectures Finite State Machines in VHDL

Μία μέθοδος προσομοίωσης ψηφιακών κυκλωμάτων Εξελικτικής Υπολογιστικής

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

ΑΣΚΗΣΗ 4 ΣΧΕΔΙΑΣΗ ΑΡΙΘΜΗΤΙΚΩΝ ΛΟΓΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων 15/11/2010. Σχεδιασμός Ακολουθιακών Κυκλωμάτων 1

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο Βασικές Συνδυαστικές Συναρτήσεις και. Διδάσκουσα: Μαρία Κ. Μιχαήλ

ΑΣΚΗΣΗ 1 ΛΟΓΙΚΕΣ ΠΥΛΕΣ

ΑΣΚΗΣΗ 1 ΛΟΓΙΚΕΣ ΠΥΛΕΣ (Α)

Γ2.1 Στοιχεία Αρχιτεκτονικής. Γ Λυκείου Κατεύθυνσης

ΒΑΣΙΚΕΣ ΑΡΧΕΣ ΨΗΦΙΑΚΗΣ ΤΕΧΝΟΛΟΓΙΑΣ. Κεφάλαιο 3

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Υπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM).

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Παράδειγµα: Καταχωρητής 2-bit. Καταχωρητής 4-bit. Μνήµη Καταχωρητών

Επίπεδο Ψηφιακής Λογικής (The Digital Logic Level)

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. VHDL για Ακολουθιακά Κυκλώματα 1

Αρχιτεκτονική Υπολογιστών

x (a 1 + a 2 ) mod 9, y (a 1 a 2 ) mod 9.

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Βασικές Συνδυαστικές Συναρτήσεις και Κυκλώματα 1

Κεφάλαιο 3. Αριθμητική Υπολογιστών Review. Hardware implementation of simple ALU Multiply/Divide Real Numbers

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers)

Bλάβες, ελαττώματα και. Δημήτρης Νικολός, Τμήμα Μηχ. Ηλεκτρονικών Υπολογιστών και Πληροφορικής, Παν. Πατρών

Γενικά Στοιχεία Ηλεκτρονικού Υπολογιστή

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Προγραμματιζόμενη Λογική Γιατί;

UNIVERSITY OF CALIFORNIA. EECS 150 Fall ) You are implementing an 4:1 Multiplexer that has the following specifications:

Οικουμενικές Πύλες (ΝΑΝD NOR), Πύλη αποκλειστικού Η (XOR) και Χρήση KarnaughMaps

1 (6) 9 (6) 2 (3) 10 (9) 3 (6) 11 (6) 4 (8) 12 (6) 5 (6) 13 (8) 6 (5) 14 (6) 7 (6) 15 (11) 8 (8)

«Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων» Χειμερινό εξάμηνο Μηχανές Πεπερασμένων Καταστάσεων

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

ΚΑΣΣΙΑΝΟΣ ΜΕΛΑΝΙΤΗΣ. Αποκωδικοποιητής ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ. Αναφορά 8 ης εργαστηριακής άσκησης: Α.Μ.:

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΚΑΤΑΧΩΡΗΤΕΣ ΟΛΙΣΘΗΤΕΣ

6. Σχεδίαση Κυκλωμάτων Λογικής Κόμβων (ΚΑΙ), (Η)

ΠΠΜ 512: Ανάλυση Κινδύνου για ΠΜΜΠ. Ακαδημαϊκό Έτος Εαρινό Εξάμηνο. 1 η Ενδιάμεση Εξέταση. 6:00-8:30 μ.μ. (150 λεπτά)

9. OIΚΟΥΜΕΝΙΚΕΣ ΠΥΛΕΣ ΠΟΛΛΑΠΛΩΝ ΕΙΣΟ ΩΝ

Πανεπιστήµιο Κύπρου Πολυτεχνική Σχολή

ΑΣΚΗΣΗ 8 η -9 η ΣΧΕΔΙΑΣΗ ΑΡΙΘΜΗΤΙΚΗΣ ΛΟΓΙΚΗΣ ΜΟΝΑΔΑΣ ΤΕΣΣΑΡΩΝ ΔΥΑΔΙΚΩΝ ΨΗΦΙΩΝ

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Στοιχειώδης Λογικές Συναρτήσεις

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Εισαγωγή στον έλεγχο ορθής λειτουργίας ψηφιακών συστημάτων. Δημήτρης Νικολός, Τμήμα Μηχ. Ηλεκτρονικών Υπολογιστών και Πληροφορικής, Παν.

Δείγμα Τελικής Εξέτασης στο ΗΜΥ213. Διδάσκοντας: Γιώργος Ζάγγουλος

Τμήμα Μηχανικών Παραγωγής και Διοίκησης

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)

26-Nov-09. ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο Καταχωρητές 1. Διδάσκουσα: Μαρία Κ. Μιχαήλ

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2012

Ολοκληρωμένα κυκλώματα 1 ο σετ ασκήσεων

Αναλογικά & Ψηφιακά Κυκλώματα ιαφάνειες Μαθήματος ρ. Μηχ. Μαραβελάκης Εμ.

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 Συµπληρωµατική ΔΙΑΛΕΞΗ 14: Περιγραφή Ακολουθιακών Κυκλωµάτων στη VHDL

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Καταχωρητές 1

ΗΥ220: Εργαστήριο σχεδίασης ψηφιακών κυκλωμάτων Χριστόφορος Κάχρης

Α. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ

ΑΣΚΗΣΗ 3 ΣΥΝΔΥΑΣΤΙΚΑ ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ: ΑΝΑΛΥΣΗ ΚΑΙ ΣΧΕΔΙΑΣΗ

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων

ΗΜΥ 100 Εισαγωγή στην Τεχνολογία

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Μετρητής Ριπής (Ripple Counter) Μετρητές (Counters) Μετρητής Ριπής (συν.

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Μετρητές 1

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II

Ψηφιακή Σχεδίαση Εργαστηριο 1. Τμήμα: Μηχανικών Πληροφορικής κ Τηλεπικοινωνιών Διδάσκων: Δρ. Σωτήριος Κοντογιαννης Μάθημα 2 ου εξαμήνου

ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ Ι ΕΞΕΤΑΣΕΙΣ ΦΕΒΡΟΥΑΡΙΟΥ 2010

Πανεπιστήμιο Πατρών. Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών

Εργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΕΛΟΠΟΝΝΗΣΟΥ ΣΧΟΛΗ ΟΙΚΟΝΟΜΙΑΣ, ΔΙΟΙΚΗΣΗΣ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

Ελίνα Μακρή

Περίληψη ΗΜΥ-210: Λογικός Σχεδιασµός. Λογικές Πύλες. BUFFER, NAND και NOR. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο 2005

Πράξεις με δυαδικούς αριθμούς

Παράρτηµα Γ. Τα Βασικά της Λογικής Σχεδίασης. Οργάνωση και Σχεδίαση Υπολογιστών Η ιασύνδεση Υλικού και Λογισµικού, 4 η έκδοση

Ψηφιακά Συστήματα. 6. Σχεδίαση Συνδυαστικών Κυκλωμάτων

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 17: Αναδιατασσόµενη Λογική Προγραµµατιζόµενο Υλικό

Υλοποίηση Πλήρη Αθροιστή με χρήση: Α) Ψηφιακών Πυλών Β) Αποκωδικοποιητή (74138)και Γ) Πολυπλέκτη(74153)

Πράξεις με δυαδικούς αριθμούς

4.1 Θεωρητική εισαγωγή

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

Τεχνικές σχεδιασμού μονοπατιών ολίσθησης

Εισαγωγή στην Πληροφορική

Transcript:

Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών ΗΜΥ 424: Συστηματα Ανοχης Σφαλματων Εαρινό Εξάμηνο 2016-2017 Καθηγητής: Χριστόφορος Χατζηκωστής Σειρά Ασκήσεων 1 Fault Models, Modular Redundancy, Canonical Resilient Structures, Reliability and Availability Models Εκδοση: Δευτέρα, 30 Ιανουαρίου. Σχετικά κεφάλαια στα βιβλία: (1) I. Koren and C. M. Krishna, Κεφάλαια 1 και 2, (2) Johnson, Κεφάλαια 1, 2, και 3, (3) Siewiorek and Swarz, Κεφάλαια 1, 2, 3, 4, και 5, (4) Hadjicostis, Κεφάλαιο 1. Παράδοση: Δευτέρα, 20 Φεβρουαρίου. Άσκηση 1.1 Σε αυτή την άσκηση μας ενδιαφέρει η ανάλυση του (standard) binary adder κυκλώματος με carry in και carry out (το οποίο μελετήσαμε και στην διάλεξη). Οι εισόδοι είναι τα input bits a, b, και το carry bit c in, οι εξόδοι είναι το bit s και το output carry bit c out, και ο πίνακας αληθείας όπως δίνεται πιο κάτω. a b c in s c out 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 (α) Μας ενδιαφέρουν τα single stuck at faults στις γραμμές των εισόδων του συστήματος (δηλαδή stuck at 1 και stuck at 0 faults στις εισόδους a, b, και c in ). Βρείτε συνδυασμούς από inputs (και τα αντίστοιχα outputs που πρέπει να ελεχθούν) έτσι ώστε το καθένα από αυτά τα έξι διαφορετικά stuck at faults να μπορούν να ανευρεθούν (detection μόνο).

(β) Βρείτε το μικρότερο αριθμό από συνδυασμούς στις εισόδους του συστήματος που μπορούν να διαγνώσουν (detection μόνο) και τα έξι πιο πάνω faults. Άσκηση 1.2 Η ζωή (μετρημένη σε χρόνια) ενός επεξεργαστή είναι exponentially distributed με μέσο όρο ζωής 3 χρόνια. Δεδομένου ότι κάποιος επεξεργαστής χάλασε κάπου στο διάστημα [3, 7] χρόνια, ποιά η υπό συνθήκη πιθανότητα (conditional probability) ότι ο επεξεργαστής χάλασε πριν κλείσει τέσσερα χρόνια ζωής; Άσκηση 1.3 Βρείτε το reliability R ALL (t) των series/parallel διατάξεων που δίνονται στο σχήμα πιο κάτω. Θεωρείστε ότι το κάθε υποσύστημα έχει reliability R(t) και ότι οι βλάβες στα διάφορα υποσυστήματα είναι ανεξάρτητες. Επίσης, θεωρώντας ότι R(t) = e λt, t 0 (όπου λ > 0 μια σταθερά), βρείτε το mean time to failure (MTTF) της κάθε διάταξης. Άσκηση 1.4 Η ζωή του κάθε υποσυστήματος στην πιο κάτω διάταξη είναι exponentially distributed με παράμετρο λ. Θεωρώντας ότι οι βλάβες στα διάφορα υποσυστήματα είναι ανεξάρτητες, βρείτε μια συνάρτηση για το reliability function του συστήματος, R ALL (t), και σχεδιάστε τη συνάρτηση από t = 0 μέχρι t = 100 για λ = 0.01.

Άσκηση 1.5 Σε αυτή την άσκηση, μας ενδιαφέρει ο σχεδιασμός ενός three way majority voter που έχει τρεις εισόδους, η καθεμιά από τις οποίες αποτελείται από δύο bits. Ας ονομάσουμε τα έξι binary inputs του voter A 1, A 2, B 1, B 2, C 1, και C 2, και τα δύο binary outputs OUT 1 και OUT 2. Ο σκοπός μας είναι να σχεδιάσουμε ένα digital κύκλωμα του majority voter χρησιμοποιώντας two input gates (AND, OR, NOT). (α) Σχεδιάστε το majority voter κύκλωμα θεωρώντας ότι χειρίζεται ξεχωριστά τα input bits A i, B i, C i, και το output OUT i, για i = 1, 2. (β) (Προαιρετικό) Σχεδιάστε το majority voter κύκλωμα θεωρώντας ότι χειρίζεται 2 bit inputs. Για συνδυασμούς inputs για τα οποία δεν υπάρχει ξεκάθαρο majority, θεωρείστε ότι τα output bits του voter δεν ορίζονται (είναι do not cares ). Για παράδειγμα, για inputs A 1 A 2 = 00, B 1 B 2 = 11, και C 1 C 2 = 01, τα δύο outputs δεν ορίζονται. Χρησιμοποιήστε το γεγονός ότι τα do not cares δεν ορίζονται για να μειώσετε τον αριθμό των πύλων που χρησιμοποιείτε σε αυτό το κύκλωμα του voter. Άσκηση 1.6 Σε αυτή την άσκηση μας ενδιαφέρει η διάταξη από voters και αντίγραφα δύο διαφορετικών υπολογιστικών συστημάτων (functional elements), F E 1 και F E 2, όπως φαίνεται πιο κάτω. Οι voters σχεδιάζονται σαν κύκλοι και συμβολίζονται ως V (i, j) (i = 1, 2, j = 1, 2,..., n), ενώ τα αντίγραφα των υπολογιστικών συστημάτων σχεδιάζονται σαν ορθογώνια και συμβολίζονται ως F E(i, j) (i = 1, 2, j = 1, 2,..., n) όπου το n είναι ο αριθμός των αντιγράφων για το κάθε υπολογιστικό σύστημα. Θεωρείστε ότι το reliability του κάθε voter είναι R V (t), ότι το reliability του κάθε functional element είναι R F E (t), και ότι τα σφάλματα σε διαφορετικά voters/systems είναι ανεξάρτητα. Ο κάθε voter V (i, j) παίρνει inputs από τα n προηγούμενα αντίγραφα των υπολογιστικών συστημάτων, και δίνει το output του σαν input σε ακριβώς ένα αντίγραφο υπολογιστικού συστήματος F E i+1 στο επόμενο στάδιο (αν υπάρχει). Ο τελευταίος voter V παίρνει inputs από όλα τα n voters πριν από αυτόν, και δίνει το τελικό output του συστήματος.

Input FE (1,1) V (1,1) FE (2,1) V (2,1) FE (1,j) V (1, j) FE (2,j)... V (2,j)... V FE (1,n) V (1,n) FE (2,n) V (2,n) (α) Υπολογίστε (ένα όριο για) το reliability του τελικού output της πιο πάνω διάταξης. (β) Μπορείτε να γενικεύσετε την ανάλυση στο μέρος (α) σε μια διάταξη που περιέχει k στάδια από functional elements και voters (αντί μόνο δύο); Άσκηση 1.7 Βρείτε το steady state availability μια διάταξης ανοχής σφάλματων που αποτελείται από δύο αντίγραφα ενός συστήματος, τα οποία λειτουργούν ταυτόχρονα και επιδέχονται σφάλματα ανεξάρτητα. Θεωρείστε ότι το rate of failure ενός αντίγραφου του συστήματος που λειτουργεί σωστά είναι λ failures/second και ότι το rate of repair είναι µ repairs/second. Το όλο σύστημα θεωρείται available αν τουλάχιστο ένα αντίγραφο του συστήματος λειτουργεί σωστά. Άσκηση 1.8 Σε αυτή την άσκηση μας ενδιαφέρει ένα stand by scheme από δύο αντίγραφα ενός συστήματος (System Replica A και System Replica B) τα οποία λειτουργούν ταυτόχρονα και επιδέχονται σφάλματα ανεξάρτητα. Θεωρείστε ότι το rate of failure ενός αντίγραφου του συστήματος που λειτουργεί σωστά είναι λ failures/second και ότι το rate of repair του System Replica B είναι µ repairs/second (το System Replica A δεν μπορεί να επιδιορθωθεί). (α) Βρείτε το steady state reliability του όλου συστήματος (το όλο σύστημα θεωρείται reliable στο χρόνο t αν τουλάχιστον ένα αντίγραφο του συστήματος λειτουργούσε σωστά σε κάθε χρονικό σημείο στο διάστημα [0, t)).

(β) Βρείτε το reliability R(t) του όλου συστήματος σαν συνάρτηση του χρόνου (το όλο σύστημα θεωρείται reliable στο χρόνο t αν τουλάχιστον ένα αντίγραφο του συστήματος λειτουργούσε σωστά σε κάθε χρονικό σημείο στο διάστημα [0, t)). (ς) Βρείτε το steady state availability του όλου συστήματος (το όλο σύστημα θεωρείται available στο χρόνο t αν τουλάχιστον ένα αντίγραφο του συστήματος λειτουργεί σωστά στο χρόνο t). (δ) Βρείτε το availability A(t) του όλου συστήματος σαν συνάρτηση του χρόνου (το όλο σύστημα θεωρείται available στο χρόνο t αν τουλάχιστον ένα αντίγραφο του συστήματος λειτουργεί σωστά στο χρόνο t). Άσκηση 1.9 (Προαιρετική) Βρείτε το steady state availability ενός stand by scheme το οποίο αποτελείται από τρία αντίγραφα του συστήματος τα οποία επιδέχονται σφάλματα ανεξάρτητα. Θεωρείστε ότι το rate of failure ενός αντίγραφου του συστήματος που λειτουργεί σωστά είναι λ failures/second και ότι το rate of repair είναι µ repairs/second (ανεξάρτητα από τα πόσα συστήματα δεν λειτουργούν σωστά). Το όλο σύστημα θεωρείται available στο χρόνο t αν τουλάχιστον ένα αντίγραφο του συστήματος λειτουργεί σωστά στο χρόνο t.