ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 6: Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα (Συν.) ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy)
Συνέχεια από Διάλεξη 4 q Έξοδοι υψηλής εµπέδησης: αποµονωτές tri-state, πύλες µετάδοσης q Ολοκληρωµένα Κυκλώµατα Επίπεδα ολοκλήρωσης Οικογένειες Ψηφιακής Λογικής Καθυστέρηση Μετάδοσης Μοντέλα προσοµοίωσης καθυστερήσεων Θετική/Αρνητική Λογική ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.2 Θεοχαρίδης, ΗΜΥ, 2016
Έξoδοι Υψηλής Εµπέδησης (High-Impedance, High-Z) q Οι λογικές πύλες που παρουσιάσαµε µέχρι στιγµής: Έχουν τιµές εξόδου 1 ή 0 Δεν µπορούν να έχουν συνδεδεµένες εξόδους (no connected outputs!) Τα σήµατα µεταδίδονται µόνο προς µία κατεύθυνση q Λογική τριών-καταστάσεων (three-state ή tri-state): περιλαµβάνει εκτός των τιµών 0 και 1, και µια τρίτη τιµή, Hi- Impedance (Hi-Z ή Ζ ή z) q Η παρουσία µιας τιµής Hi-Z αλλάζει τη συµπεριφορά των εξόδων των λογικών πυλών ως εξής: Τιµές εξόδου 1 ή 0 ή Hi-Z Έξοδοι µπορούν να συνδεθούν (wired logic) Τα σήµατα µεταδίδονται προς δύο κατευθύνσεις ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.3 Θεοχαρίδης, ΗΜΥ, 2016
Εξοδοι Υψηλής Εµπέδησης (συν.) q Τι είναι η τιµή Hi-Z? Συµπεριφέρεται ως ανοικτό κύκλωµα Αυτό υπονοεί ότι η έξοδος παρουσιάζετε ως αποσυνδεδεµένη Λειτουργεί όπως ένας ανοικτός διακόπτης µεταξύ του κυκλώµατος και της εξόδου Η τιµή Hi-Z µπορεί να παρουσιαστεί στην έξοδο οποιασδήποτε πύλης, αλλά εδώ περιοριζόµαστε σε πύλες: - Αποµονωτή 3ων καταστάσεων (3-state buffer) - Πύλη µετάδοσης (transmission gate) όπου το κάθε ένα έχει 1 είσοδο δεδοµένων, 1 είσοδο ελέγχου, και 1 έξοδο ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.4 Θεοχαρίδης, ΗΜΥ, 2016
Πύλη 3-state (tri-state) BUFFER q IN: η είσοδο δεδοµένων (data input) Σύµβολο EN: η είσοδος ελέγχου (control input). IN OUT q Για EN = 0, η τιµή εξόδου OUT είναι Hi-Z, ανεξαρτήτως της τιµής του ΙΝ. q Για EN = 1, η τιµή στην έξοδο ακολουθεί αυτή της εισόδου. q Παραλλαγές: IN αντιστραµµένο (Active LOW) EN αντιστραµµένο (Active LOW) EN Πίνακας Αληθείας EN IN OUT 0 X Hi-Z 1 0 0 1 1 1 ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.5 Θεοχαρίδης, ΗΜΥ, 2016
Επίλυση τιµών 3 ων καταστάσεων q Ένωση εξόδων δύο 3-state BUFFER (B0 και B1) σε µία έξοδο (OUT) q Προϋπόθεση: Οι είσοδοι δεδοµένων των δύο πυλών µπορούν να έχουν οποιοδήποτε συνδυασµό των τιµών 0 και 1 q Κανόνας που προκύπτει: Η έξοδος µίας τουλάχιστον πύλης 3-state BUFFER πρέπει να έχει τιµή Hi-Z. Γιατί? q Πόσοι έγκυροι συνδυασµοί υπάρχουν στις εξόδους των δύο πυλών? q Ποιος είναι ο κανόνας για n 3-state BUFFERs συνδεδεµένοι σε µία έξοδο; Πίνακας Ανάλυσης B1 B0 OUT 0 Hi-Z 0 1 Hi-Z 1 Hi-Z 0 0 Hi-Z 1 1 Hi-Z Hi-Z Hi-Z ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.6 Θεοχαρίδης, ΗΜΥ, 2016
Λογικό κύκλωµα 3 ων καταστάσεων q Συνάρτηση Επιλογής Δεδοµένων (Data Selection Function): Αν S = 0, OL = IN0, αλλιώς OL = IN1 q Διεκπεραίωση επιλογής δεδοµένων µε 3-state buffers: EN0 IN0 EN1 IN1 OL 0 X 1 0 0 0 X 1 1 1 S IN0 EN0 OL 1 0 0 X 0 1 1 0 X 1 IN1 EN1 0 X 0 X X q Αφού EN0 = S και EN1 = S, µία από τις εξόδους των αποµονοτών είναι πάντα Hi-Z. Στην τελευταία γραµµή του πίνακα Χ = Ηι-Ζ ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.7 Θεοχαρίδης, ΗΜΥ, 2016
Πύλη Μετάδοσης - (Transmission Gate) q Συγκεκριµένη για την λογική οικογένεια ολοκληρωµένων CMOS. q Οι ηλεκτρονικοί διακόπτες χρησιµοποιούνται για να συνδέσουµε και να αποσυνδέσουµε δύο σηµεία σε ένα δίκτυο. ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.8 Θεοχαρίδης, ΗΜΥ, 2016
XOR µε Πύλες Μετάδοσης F = A XOR C = A.C + A.C ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.9 Θεοχαρίδης, ΗΜΥ, 2016
Ολοκληρωµένα Κυκλώµατα (Integrated Circuits - ICs) q Ένα IC είναι ένας ηµιαγωγός κρυσταλλικού πυριτίου (crystallized silicon chip - die) που περιέχει τα ηλεκτρονικά στοιχεία των πυλών, µνήµης και διασυνδέσεων. q Το Chip (die) τοποθετείται σε ένα πλαστικό ή κεραµικό πακέτο (package). q Οι ενώσεις συγκολλούνται από το chip στις εξωτερικές ακίδες (ή ποδαράκια pins). q Ο αριθµός των ακίδων ποικίλει (εξαρτάται από τη λειτουργικότητα του chip). ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.10 Θεοχαρίδης, ΗΜΥ, 2016
Η εξέλιξη των κυκλωµάτων... ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.11 Θεοχαρίδης, ΗΜΥ, 2016
Επίπεδα ολοκλήρωσης q Ολοκλήρωση Μικρής Κλίµακας (SSI) Κάθε chip αποτελείτε από διάφορες ανεξάρτητες πύλες (>10) (όπως και αυτές στο ΗΜΥ211) q Ολοκλήρωση Μεσαίας Κλίµακας (MSI) Κάθε chip αποτελείτε από 10-100 πύλες. Εκτελεί βασικές ψηφιακές συναρτήσεις, π.χ. πρόσθεση 4 ων -bit. q Ολοκλήρωση Μεγάλης Κλίµακας (LSI) Κάθε chip αποτελείτε από 100 ως και µερικές χιλιάδες πύλες. Χρησιµοποιείται για την υλοποίηση ψηφιακών συστηµάτων όπως µικρούς επεξεργαστές και µνήµη. q Ολοκλήρωση Πολύ Μεγάλης Κλίµακας (VLSI) Κάθε chip αποτελείτε από µερικές χιλιάδες ως και 100 εκατοµµύρια πύλες ή και περισσότερες, όπως για παράδειγµα οι σύγχρονοι µικροεπεξεργαστές ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.12 Θεοχαρίδης, ΗΜΥ, 2016
Σµίκρυνση Κυκλωµάτων ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.13 Θεοχαρίδης, ΗΜΥ, 2016
Σµίκρυνση Τρανζίστορ Κανάλι από µm σε νm ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.14 Θεοχαρίδης, ΗΜΥ, 2016
Οικογένειες Ψηφιακής Λογικής q Τα ICs κατηγοριοποιούνται σε διάφορες οικογένειες ψηφιακής λογικής βάση της τεχνολογίας που χρησιµοποιείται για την υλοποίησή τους. q Κάθε οικογένεια αποτελείται από τα δικά της βασικά στοιχεία (όπως οι πύλες NAND, NOR, και NOT µε διάφορα χαρακτηριστικά), που χρησιµοποιούνται για την κατασκευή πολύπλοκων ψηφιακών κυκλωµάτων. q Διάφορες οικογένειες ψηφιακής λογικής έχουν παρουσιαστεί και χρησιµοποιηθεί τα τελευταία χρόνια (TTL, MOS, CMOS, BiCMOS, ). ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.15 Θεοχαρίδης, ΗΜΥ, 2016
Οικογένειες Ψηφιακής Λογικής (σε χρονολογικά σειρά) q q q q q q q q RTL: Λογική Αντίστασης-Τρανζίστορ (Resistor-Transistor Logic) DTL: Λογική Διόδου-Τρανζίστορ (Diode-Transistor Logic) TTL: Λογική Τρανζίστορ-Τρανζίστορ (Transistor-Transistor Logic) ECL: Λογική Κοινού Εκποµπού (Emitter-coupled Logic) MOS: Ηµιαγωγός Μετάλλου-Οξειδίου (Metal-Oxide Semiconductor) CMOS: Συµπληρωµατικό (Complementary) MOS Χαµηλή απώλεια ισχύος, είναι το ΠΙΟ ΚΥΡΙΑΡΧΟ BiCMOS: Διπολικό (Bipolar) CMOS CMOS και TTL για επιπρόσθετο ρεύµα/ταχύτητα GaAs: Γάλλιο- Αρσενίδιο (Gallium-Arsenide) Για πάρα πολύ υψηλές συχνότητες από τις πρώτες, τώρα πεπαλαιωµένες ευρύτατης χρήσης λειτουργεί σε υψηλές ταχύτητες το πιο συµπυκνωµένο ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.16 Θεοχαρίδης, ΗΜΥ, 2016
Χαρακτηριστικά Οικογενειών Ψηφιακής Λογικής: (Technology Parameters) q ΟΡΟΛΟΓΙΑ ΠΟΥ ΠΡΕΠΕΙ ΝΑ ΚΑΤΑΛΑΒΕΤΕ ΤΙ ΑΚΡΙΒΩΣ ΕΙΝΑΙ! q Fan-in: ο # των εισόδων µιας πύλης. q Fan-out: ο # των εξόδων που µπορεί να υποστηρίξει µια πύλη (standard loads). q Εύρος τάσης (Voltage ranges): εύρος τάσης για λογικό 1 και 0 σε εισόδους και εξόδους q Περιθώριο θορύβου (Noise margin): ο µέγιστος ανεκτός εξωτερικός θόρυβος. q Απώλεια ισχύος (Power dissipation): η ισχύς που καταναλώνεται από το ολοκληρωµένο (διοχυτεύεται ως θερµότητα). q Καθυστέρηση µετάδοσης (Propagation Delay): ο χρόνος που χρειάζεται για µια αλλαγή στις τιµές εισόδου να παρατηρηθεί σε µια έξοδο. ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.17 Θεοχαρίδης, ΗΜΥ, 2016
Καθυστέρηση Μετάδοσης q Είναι ένας από τους σηµαντικότερους παραµέτρους σχεδιασµού. q Η µέγιστη καθυστέρηση διάδοσης (t pd _circuit) καθορίζει την ταχύτητα του κυκλώµατος. t PHL : χρόνος µετάδοσης από υψηλή-σε-χαµηλή τάση (high-to-low) t PLH : χρόνος µετάδοσης από χαµηλή-σε-υψηλή τάση (low-to-high) t pd = max(t PHL, t PLH ) (για 1 πύλη) ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.18 Θεοχαρίδης, ΗΜΥ, 2016
Καθυστέρηση Μετάδοσης Αντιστροφέα Μετρούµε στο 50% της αλλαγής του σήµατος Πως υπολογίζεται η καθυστέρηση t PHL για: in n πανοµοιότυπους διαδοχικούς αποµονωτές (buffers); n πανοµοιότυπους διαδοχικούς αντιστροφείς (inverters); in out out ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.19 Θεοχαρίδης, ΗΜΥ, 2016
Παράδειγµα Υπολογισµού Καθυστέρησης Μετάδοσης q Υπολογίστε t PHL, t PLH και t pd για το πιο κάτω σήµα OUT (volts) IN (volts) 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 t (ns) ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.20 Θεοχαρίδης, ΗΜΥ, 2016
Καθυστέρηση Μετάδοσης Κυκλώµατος- Παράδειγµα C Α Β 1ns D 2ns E 2ns 3ns F G t pd = max(t PHL, t PLH ) q Η µέγιστη καθυστέρηση µετάδοσης από τις εισόδους στις εξόδους του κυκλώµατος θα ορίσει τη συχνότητα λειτουργίας του (περισσότερα στα ακολουθιακά κυκλώµατα) q t pd _circuit = max{t pd _path, µονοπάτια κύκλωµα} = max{t pd _ADEF, t pd _ADEG, t pd _AG, t pd _BEF, t pd _BEG, t pd _CF, t pd _CG,} = max{5ns, 6ns, 3ns, 4ns, 5ns, 2ns, 3ns} = 6ns ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.21 Θεοχαρίδης, ΗΜΥ, 2016
Μοντέλα Καθυστέρησης (Delay Models) Μοντέλα καθυστέρησης που χρησιµοποιούνται για την προσοµοίωση πυλών: Μοντέλο Καθυστέρησης Μεταφοράς (Transport delay model): αλλαγή στην έξοδο παρατηρείται µετά την καθυστέρηση µετάδοσης. Μοντέλο Καθυστέρησης Αδράνειας (Inertial delay model): αλλαγή στην έξοδο παρατηρείται µετά την καθυστέρηση µετάδοσης. Επιπρόσθετα, εάν η έξοδος αλλάζει 2 φορές σε ένα διάστηµα χρόνου πιο µικρό από ένα προκαθορισµένο χρόνο απόρριψης, τότε η πρώτη αλλαγή αγνοείται à φιλτράρισµα των σπινθήρων (spikes/glitches) (η έξοδος µιας πύλης επηρεάζεται µόνο από αλλαγές πιο µεγάλης ή ίσης διάρκειας του χρόνου απόρριψης). ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.22 Θεοχαρίδης, ΗΜΥ, 2016
Μοντέλα Καθυστέρησης Μεταφοράς και Αδρανείας Παράδειγµα A B A B: A B: A B: Χωρίς καθυστέρηση a b c d e Καθυστέρηση Μεταφοράς Καθυστέρηση Αδράνειας 0 2 4 6 8 10 12 14 16 Χρόνος (ns) 2ns propagation delay (καθυστέρηση µετάδοσης) 1ns rejection time (χρόνος απόρριψης) ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.23 Θεοχαρίδης, ΗΜΥ, 2016
Θετική και Αρνητική Λογική q Δύο διαφορετικές αναθέσεις για επίπεδα σηµάτων σε λογικές τιµές: Θετική λογική: - High (True) à 1 - Low (False) à 0 Αρνητική λογική: - High (True) à 0 - Low (False) à 1 q Ο τύπος µιας πύλης στα διάφορα φύλλα δεδοµένων (data sheets) των IC καθορίζεται βάση τιµών σηµάτων. Ο χρήστης αποφασίζει τη λογική που θα χρησιµοποιήσει (αρνητική ή θετική). ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.24 Θεοχαρίδης, ΗΜΥ, 2016
Παραδείγµατα Θετικής / Αρνητικής Λογικής Με λίγα λόγια, το τι είναι ΘΕΤΙΚΟ και τι ΑΡΝΗΤΙΚΟ, ΚΑΘΟΡΙΖΕΤΑΙ ΑΠΟ ΕΣΑΣ! Πάντοτε, σε σχέση προς το αντίθετο φυσικά! ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.25 Θεοχαρίδης, ΗΜΥ, 2016
Θετική και Αρνητική Λογική (συν.) q Μετατροπή µεταξύ θετικής και αρνητικής λογικής: Ανταλλάζουµε τα 0 και τα 1 στις εισόδους και εξόδους της πύλης. Αυτό είναι το ίδιο που κάναµε για να παράγουµε τον δυϊσµό! à F( ) positive_logic = F( ) d negative_logic Να θυµάστε να περιλαµβάνετε / αφαιρείτε την ενδεικτική πολικότητα. ΗΜΥ210 Δ06 Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα.26 Θεοχαρίδης, ΗΜΥ, 2016