Υπολογιστικά Συστήματα Λογική Σχεδίαση Διδάσκοντες: Δρ. Ευγενία Αδαμοπούλου, Δρ. Κώστας Δεμέστιχας ΔΠΜΣ «Τεχνο- Οικονομικά Συστήματα» Τεχνολογία Πληροφορίας και Τηλεπικοινωνιών
Ιστοσελίδα Μαθήματος 2 http://people.cn.ntua.gr/jenny/index.php/courses e-mail επικοινωνίας: eadam@cn.ntua.gr cdemest@cn.ntua.gr
Προτεινόμενη Βιβλιογραφία 3 Γ. Παπακωνσταντίνου, Π. Τσανάκα, Γ. Φραγκάκη, Αρχιτεκτονική Υπολογιστών, εκδ. Συμμετρία
Πού μείναμε στο προηγούμενο 4 μάθημα; Οι λογικές συναρτήσεις μπορούν να πραγματοποιηθούν με ηλεκτρονικά λογικά κυκλώματα Ηλεκτρονικά λογικά κυκλώματα που υλοποιούν τις βασικές πράξεις της άλγεβρας Boole:
Λογικά Κυκλώματα 5 Γενικά, υπάρχουν 2 κύριες κατηγορίες λογικών κυκλωμάτων Συνδυαστικά κυκλώματα: Η έξοδος z είναι συνάρτηση μόνο της κατάστασης της εισόδου x Ακολουθιακά κυκλώματα: Η έξοδος z δεν είναι συνάρτηση μόνο της κατάστασης της εισόδου x αλλά και της κατάστασης y που βρισκόταν το ίδιο το κύκλωμα πριν την εφαρμογή της εισόδου
Λογικά Κυκλώματα 6 Συνδυαστικό Κύκλωμα x 1 x 2 x n Συνδυαστικό... Κύκλωμα... Ακολουθιακό Κύκλωμα z 1 z 2 z m z=f(x) x Συνδυαστικό Κύκλωμα z=f(x, y) Στοιχεία Μνήμης
Συνδυαστικά Κυκλώματα 7 Σχεδίαση με στοιχεία SSI Σχεδίαση χρησιμοποιώντας ως βασικά δομικά στοιχεία τις πύλες Κατάλληλη για λίγες σχετικά εισόδους (<10) Διαδικασία: 1. Κατασκευή του πίνακα αληθείας 2. Προσδιορισμός της λογικής συνάρτησης από τον πίνακα αληθείας 3. Απλοποίηση της λογικής συνάρτησης (π.χ. με χρήση χάρτη Karnaugh) 4. Σχεδίαση του λογικού διαγράμματος βάσει της απλοποιημένης λογικής συνάρτησης, με χρήση πυλών AND, OR, NAND κ.λπ. 5. Πραγματοποίηση (κατασκευή) του λογικού διαγράμματος με τη χρήση ολοκληρωμένων κυκλωμάτων
Παράδειγμα 1: 8 Δυαδικοί Αθροιστές Ο ημιαθροιστής εκτελεί την πρόσθεση δύο δυαδικών ψηφίων Ημιαθροιστής (Half Adder) A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 S=A B+AB C=AB ή:
Παράδειγμα 1: Δυαδικοί Αθροιστές 9 Ο πλήρης αθροιστής εκτελεί την πρόσθεση δύο δυαδικών ψηφίων και ενός κρατούμενου (ουσιαστικά, τριών δυαδικών ψηφίων) Πλήρης αθροιστής (Full Adder) A B C in S C out 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 S=A B C in +A BC in +AB C in +ABC in C out =A BC in +AB C in +ABC in +ABC in =AB+AC in +BC in 1 1 1 1 1
Παράδειγμα 1: 10 Δυαδικοί Αθροιστές Ο πλήρης αθροιστής εκτελεί την πρόσθεση δύο δυαδικών ψηφίων και ενός κρατούμενου (ουσιαστικά δηλ. τριών δυαδικών ψηφίων)
Παράδειγμα 1: Δυαδικοί Αθροιστές 11 Ο πλήρης παράλληλος αθροιστής εκτελεί την πρόσθεση δύο δυαδικών αριθμών (των n bits ο καθένας), χρησιμοποιώντας n πλήρεις αθροιστές (ή: n-1 πλήρεις αθροιστές και 1 ημιαθροιστή) An S=0, τότε το παρακάτω κύκλωμα λειτουργεί ως πλήρης παράλληλος αθροιστής 4 bits, ενώ, αν S=1, τότε λειτουργεί ως πλήρης παράλληλος αφαιρέτης 4 bits
Παράδειγμα 2: Αποκωδικοποιητές/Κωδικοποιητές 12 Ο αποκωδικοποιητής δέχεται στην είσοδό του μια δυαδική πληροφορία των n bits και την μετατρέπει σε m 2 n γραμμές εξόδου, εκ των οποίων μόνο μία είναι ενεργοποιημένη Αποκωδικοποιητής 3x8 C B A y 0 y 1 y 2 y 3 y 4 y 5 y 6 y 7 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1
Παράδειγμα 2: 13 Αποκωδικοποιητές/Κωδικοποιητές Αποκωδικοποιητής 3x8
Παράδειγμα 2: 14 Αποκωδικοποιητές/Κωδικοποιητές Ο κωδικοποιητής, αντίθετα, δέχεται στην είσοδό του m 2 n γραμμές και δίνει στην έξοδό του τον αντίστοιχο δυαδικό κώδικα (n bits) Σε έναν κωδικοποιητή, ανάλογα με τον τύπο του, μπορεί να είναι ενεργοποιημένες περισσότερες από μία είσοδοί του ή μόνο μία Παράδειγμα: Κωδικοποιητής για 7- segment ψηφιακό ενδείκτη Τα 7 τμήματα του ενδείκτη:
Παράδειγμα 2: 15 a/a 0 1 2 3 4 5 6 7 8 9 Αποκωδικοποιητές/Κωδικοποιητές Κωδικοποιητής για 7- segment ψηφιακό ενδείκτη
Παράδειγμα 2: 16 Αποκωδικοποιητές/Κωδικοποιητές Κωδικοποιητής για 7- segment ψηφιακό ενδείκτη
Παράδειγμα 2: 17 Αποκωδικοποιητές/Κωδικοποιητές Σχεδιάστε έναν κωδικοποιητή προτεραιοτήτων 8x3, δηλ. έναν κωδικοποιητή: Με 8 εισόδους: D 0, D 1,, D 7, για τις οποίες θεωρείστε ότι η D 7 έχει υψηλότερη προτεραιότητα από όλες τις υπόλοιπες, η D 6 χαμηλότερη από την D 7 αλλά υψηλότερη από όλες τις άλλες, κοκ. Με 3 εξόδους: Q 2, Q 1, Q 0, οι οποίες δείχνουν (κωδικοποιούν) τη γραμμή εισόδου που έχει τη μεγαλύτερη προτεραιότητα n δηλ. αν π.χ. η D 3 είναι η είσοδος με τη μεγαλύτερη προτεραιότητα που έχει ενεργοποιηθεί, τότε πρέπει να λαμβάνεται στην έξοδο Q 2 =0, Q 1 =1, Q 0 =1
Παράδειγμα 2: 18 Αποκωδικοποιητές/Κωδικοποιητές Απάντηση: Κωδικοποιητής προτεραιοτήτων 8x3
Παράδειγμα 3: Πολυπλέκτες/Αποπλέκτες 19 Ο πολυπλέκτης έχει μία έξοδο Ζ, στην οποία μεταφέρεται η κατάσταση μιας από τις γραμμές εισόδου Χ i, ανάλογα με τις τιμές των σημάτων επιλογής S j Πολυπλέκτης (Mux) 4x1 S 1 S 0 X 3 X 2 X 1 X 0 Z 0 0 X X X 0 0 0 0 X X X 1 1 0 1 X X 0 X 0 0 1 X X 1 X 1 1 0 X 0 X X 0 1 0 X 1 X X 1 1 1 0 X X X 0 1 1 1 X X X 1 Z=S 1 S 0 X 0 +S 1 S 0 X 1 +S 1 S 0 X 2 +S 1 S 0 X 3
Παράδειγμα 3: 20 Πολυπλέκτες/Αποπλέκτες Ο αποπλέκτης (Demux) επιτελεί την αντίστροφη λειτουργία, δηλ. διαθέτει μία είσοδο πληροφορίας Χ, σήματα επιλογής S j, και πολλαπλές εξόδους Z i, σε μία ακριβώς εκ των οποίων μεταφέρεται η τιμή της εισόδου Χ (όλες οι υπόλοιποι έξοδοι τίθενται στην τιμή «0»), ανάλογα με τις τιμές των σημάτων επιλογής S j Χρησιμοποιείται όταν ένα λογικό κύκλωμα πρέπει να στείλει ένα σήμα σε μία από πολλές συσκευές Διαφορά με τον αποκωδικοποιητή: Ο αποκωδικοποιητής χρησιμοποιείται για να επιλέξει μία από πολλές συσκευές
Παράδειγμα 4: 21 Διάδρομοι Ένας τρόπος για τη διακίνηση πληροφοριών προερχόμενων από πολλές συσκευές σε μια κοινή γραμμή μεταφοράς, δηλ. σε έναν κοινό διάδρομο, είναι η χρησιμοποίηση πολυπλέκτη Ένας άλλος τρόπος είναι η χρησιμοποίηση ειδικού κυκλώματος οδήγησης του διαδρόμου (bus driver) Ένα τέτοιο κύκλωμα ονομάζεται στοιχείο τριών καταστάσεων (tri- state element), επειδή η έξοδός του μπορεί να παρουσιάζει και μια τρίτη κατάσταση, πέραν των καθιερωμένων «0» ή «1», αυτήν της υψηλής αντίστασης (ανοιχτό κύκλωμα) Είσοδος (DI) Έξοδος (DΟ) Αν S=1, τότε DO=DI Αν S=0, τότε «ανοιχτό κύκλωμα» Γραμμή Ελέγχου (S) Σημ.: Διάδρομοι μπορούν να κατασκευασθούν χρησιμοποιώντας πολυπλέκτες (mux) αντί στοιχείων τριών καταστάσεων
Παράδειγμα 4: 22 Διάδρομοι Παράδειγμα κυκλώματος αμφίδρομης οδήγησης Ψηφίδα 8216 της Intel
Συνδυαστικά Κυκλώματα 23 Σχεδίαση με στοιχεία SSI, MSI και LSI Όλα τα συνδυαστικά κυκλώματα που εξετάστηκαν πιο πάνω προσφέρονται (εμπορικά) σε μορφή ολοκληρωμένων κυκλωμάτων μιας ψηφίδας MSI Γενική πρακτική σχεδίασης λογικών κυκλωμάτων: Χρησιμοποίηση όσο το δυνατόν περισσότερων στοιχείων LSI (βλ. παρακάτω π.χ. ROM, PLA) Αν δεν καλύπτονται όλες οι ανάγκες της σχεδίασης, συμπλήρωση με στοιχεία MSI (αθροιστές, κωδικοποιητές, πολυπλέκτες, κ.λπ., σε μορφή ψηφίδων MSI) Αν και πάλι δεν καλύπτονται πλήρως οι ανάγκες, συμπλήρωση και με στοιχεία SSI (π.χ. μεμονωμένες πύλες) Για παράδειγμα, η υλοποίηση μιας οποιασδήποτε λογικής συνάρτησης n μεταβλητών μπορεί να γίνει χωρίς στοιχεία LSI, αλλά με έναν αποκωδικοποιητή nx2 n σε μορφή μιας ψηφίδας MSI και με μία πύλη OR σε μορφή μιας ψηφίδας SSI
Συνδυαστικά Κυκλώματα Σχεδίαση με στοιχεία LSI 24 Η σχεδίαση με στοιχεία LSI αναφέρεται και ως σχεδίαση προγραμματιζόμενης λογικής Δύο δημοφιλείς τέτοιες μεθοδολογίες σχεδίασης: Σχεδίαση με ROM (Read Only Memory) Σχεδίαση με προγραμματιζόμενους λογικούς πίνακες (PLA)
Σχεδίαση με ROM 25 Η πραγματοποίηση ενός συνδυαστικού κυκλώματος με ROM γίνεται εάν αποθηκευτεί στη ROM ο πίνακας αληθείας του προβλήματος ή η λογική συνάρτησή του εκφρασμένη σε άθροισμα ελαχίστων όρων Για ένα κύκλωμα με n εισόδους και m εξόδους, χρειαζόμαστε μία ROM μεγέθους 2 n xm bits Τυπικές εφαρμογές: μετατροπή ενός κώδικα σε άλλον γεννήτριες χαρακτήρων για την απεικόνισή τους πίνακες απευθείας προσπέλασης (look-up tables) Προγραμματισμός των ROM από την προμηθεύτρια εταιρεία ή από τον ίδιο τον πελάτη (οπότε καλούνται PROM) με τη βοήθεια ειδικών συσκευών x 1 x 2 x n ROM...... z 1 z 2 z m
Σχεδίαση με PLA 26 Η μέθοδος σχεδίασης με τη χρήση προγραμματιζόμενου λογικού πίνακα (PLA) δίνει μεγαλύτερη ευελιξία και έχει μικρότερο κόστος από ό,τι η σχεδίαση με ROM Η σχεδίαση με ROM μειονεκτεί στο ότι απαιτεί την αποθήκευση όλων των ελαχίστων όρων μιας συνάρτησης, ακόμα και των αδιάφορων Μια PLA αποτελείται από δύο επίπεδα (planes): Επίπεδο AND, που παράγει τα λογικά γινόμενα της συνάρτησης Επίπεδο OR, που παράγει τα λογικά αθροίσματα ορισμένων ή όλων των λογικών γινομένων του πρώτου επιπέδου Προγραμματισμός των PLA από την προμηθεύτρια εταιρεία ή από τον ίδιο τον πελάτη (οπότε καλούνται FPGA ή πιο σπάνια FPLA) με τη βοήθεια ειδικών συσκευών
Σχεδίαση με PLA 27 Παράδειγμα σχεδίασης με PLA x 2 x 1 x 0 z 1 z 0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 0 0 1 1 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1
Πρόσφατες Εφαρμογές των FPGA 28 Επιτάχυνση μέσω υλικού (H/W acceleration) υπολογισμών που μπορούν να γίνουν παράλληλα Πρόσφατα παραδείγματα χρήσης FPGA Computer rigs for crypto-currency mining Data analysis performed by Wall Street firms Big-data web companies (Microsoft, Google, ) in Data Centers for accelerating web searches
Άσκηση (1/3) 29 Η εταιρεία σας καλείται να κατασκευάσει ένα λογικό κύκλωμα αυτοματισμού που να ικανοποιεί το διπλανό πίνακα αληθείας. Ερ.: Προσδιορίστε τη λογική συνάρτηση που αντιστοιχεί σε αυτόν τον πίνακα αληθείας (χωρίς απλοποίηση). Α Β C D Z 0 0 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1
Άσκηση (2/3) 30 Η εταιρεία σας μπορεί να προμηθευτεί ψηφίδες ολοκληρωμένων κυκλωμάτων (IC) μόνο των ακόλουθων τύπων: IC AND που ενσωματώνει 4 πύλες AND (με 2 εισόδους η καθεμιά) και έχει κόστος 0.5 /ψηφίδα IC OR που ενσωματώνει 4 πύλες OR (με 2 εισόδους η καθεμιά) και έχει κόστος 1 /ψηφίδα IC NOT που ενσωματώνει 6 πύλες NOT και έχει κόστος 1 /ψηφίδα Το αρχικό εφάπαξ κόστος για την κατασκευή ενός λογικού κυκλώματος είναι 2 ανά λογικό κύκλωμα. Επίσης, το κόστος από την προσθήκη κάθε ψηφίδας αυξάνει κατά 0.5 /ψηφίδα λόγω αύξησης της συνολικής επιφάνειας του λογικού κυκλώματος. Ο μηχανικός που έχετε υπό την επίβλεψή σας έχει υπολογίσει το κόστος υλικών για την κατασκευή κάθε λογικού κυκλώματος ως εξής: Αρχικό κόστος: 2 Κόστος λόγω IC AND : 8ψηφίδες * 0.5 /ψηφίδα = 4 Κόστος λόγω IC OR : 3ψηφίδες * 1 /ψηφίδα = 3 Κόστος λόγω IC NOT : 1ψηφίδα * 1 /ψηφίδα = 1 Κόστος λόγω αύξησης επιφάνειας: 12 * 0.5 = 6 Συνολικό κόστος ανά λογικό κύκλωμα: 16 Ερ.: Είναι σωστός ο συλλογισμός του υφισταμένου σας; Υπάρχει πιο αποδοτικός/οικονομικός τρόπος υλοποίησης και, αν ναι, ποιος είναι αυτός; Ερ.: Αν το κριτήριό σας ήταν μόνο το οικονομικό κόστος, θα επιλέγατε να υλοποιηθεί το λογικό κύκλωμα με FPGA; Σημειώνεται ότι το φθηνότερο FPGA που μπορείτε να προμηθευτείτε έχει κόστος 15.
Άσκηση (3/3) 31 Z=A+B D Χρειάζεται 1 ψηφίδα από κάθε τύπο, άρα συνολικό κόστος: 2 (αρχικό) + 2.5 (ψηφίδες) + 1.5 (λόγω αύξησης επιφάνειας) = 6 CD ΑΒ 00 01 11 10 00 01 11 10 1 1 1 1 1 1 1 1 1 1
Ακολουθιακά Κυκλώματα 32 Διακρίνονται σε δύο κυρίως κατηγορίες σύγχρονα, στα οποία η εκτέλεση των διαφόρων λειτουργιών γίνεται σε καθορισμένες χρονικές στιγμές με τη βοήθεια ενός ρολογιού (clock) n η εφαρμογή τετραγωνικού παλμού (σταθερής συχνότητας) σε κατάλληλη είσοδο του σύγχρονου κυκλώματος διεγείρει το κύκλωμα αυτό (ή με το θετικό ή με το αρνητικό μέτωπό του), δηλ. αλλάζει την κατάστασή του ασύγχρονα, στα οποία οι διάφορες αλλαγές κατάστασης δε γίνονται σε καθορισμένες χρονικές στιγμές (δεν υπάρχει ρολόι) Το θετικό και το αρνητικό μέτωπο ενός τετραγωνικού παλμού. Αν t 1 =t 2, ο παλμός καλείται συμμετρικός. Η συχνότητα του παλμού είναι: 1 f= (t 1 +t 2 ) και μετριέται σε Hertz (Σύμβολο Hz. Ισχύει: Hz=sec -1 ) Θετικό μέτωπο Αρνητικό μέτωπο
Ακολουθιακά Κυκλώματα 33 Flip-Flops Τα flip-flops (F/F) είναι δικατάστατα στοιχεία μνήμης Υπάρχουν διαφόρων τύπων F/F Κάθε F/F έχει δύο εξόδους, την Q και το συμπλήρωμά της Q n είναι η τρέχουσα κατάσταση του F/F και Q n+1 η επόμενη, δηλ. μετά την εφαρμογή του επόμενου ωρολογιακού παλμού CP
Ακολουθιακά Κυκλώματα 34 Flip-Flops Η πραγματοποίηση των F/F μπορεί να γίνει με κατάλληλη σύνδεση πυλών Παρατηρούμε από τον πίνακα αληθείας ότι για το J- K F/F ισχύει: Αν J K, τότε Q n+1 =J Αν J=K=1, τότε Q n+1 =Q n Αν J=K=0, τότε Q n+1 =Q n Γενικά: Q n+1 =JQ n +K Q n
Ακολουθιακά Κυκλώματα 35 Καταχωρητές Ο καταχωρητής χρησιμοποιείται για την προσωρινή αποθήκευση δυαδικής πληροφορίας Καταχωρητές μεγέθους n bits μπορούν να υλοποιηθούν χρησιμοποιώντας n flip-flops Στο επόμενο παράδειγμα, όταν εφαρμοστεί λογικό «1» στη γραμμή ελέγχου Κ, καταχωρείται η πληροφορία των n bits
Ακολουθιακά Κυκλώματα 36 Μετρητές Ο μετρητής ή απαριθμητής (counter) αποτελείται από ένα μεγάλο αριθμό κατάλληλα συνδεδεμένων flip-flops, τα οποία μεταβάλλουν το περιεχόμενό τους (συνήθως κατά ένα), κάθε φορά που εφαρμόζεται στην είσοδο του μετρητή ένα νέο σήμα (π.χ. ωρολογιακός παλμός)
Ακολουθιακά Κυκλώματα 37 Συσσωρευτές Ο συσσωρευτής (accumulator) είναι βασικό κύκλωμα κάθε Η/Υ Είναι σύνθετο ακολουθιακό κύκλωμα που επιτελεί πολλές λειτουργίες, όπως καταχώρηση, απαρίθμηση, ολίσθηση, συμπλήρωση κ.λπ. Επίσης, χρησιμοποιείται για να καταχωρεί (συσσωρεύει) τα ενδιάμεσα αποτελέσματα διαφόρων πράξεων που εκτελούνται στην ΚΜΕ του Η/Υ
38 Ευχαριστώ για την προσοχή σας! K Kilo 2 10 M Mega 2 20 G Giga 2 30 T Tera 2 40 m milli 10-3 μ micro 10-6 n nano 10-9
39 Παράρτημα Α2
Παραδείγματα ολοκληρωμένων 40 κυκλωμάτων του εμπορίου Texas Instruments (TI) 7400 series digital logic integrated circuits 7408: Quad 2-input AND gate 7432: Quad 2-input OR gate 7404: Hex inverter (6 gates)
Ακολουθιακά Κυκλώματα 41 Καταχωρητές Ολίσθησης Στην περίπτωση που το περιεχόμενο ενός καταχωρητή μπορεί να ολισθαίνει δεξιά ή αριστερά, τότε αυτός ονομάζεται καταχωρητής ολίσθησης ή ολισθητής (shift register) Υπάρχουν διαφόρων ειδών καταχωρητές ολίσθησης, ανάλογα με τον τρόπο που καταχωρούνται τα δεδομένα εισόδου και εξάγονται τα δεδομένα εξόδου (παράλληλα ή σειριακά)
42 Ακολουθιακά Κυκλώματα Μετρητές Κύκλωμα Ασύγχρονου Μετρητή Κύκλωμα ασύγχρονου μετρητή: Στην πραγματικότητα, οι μεταβάσεις στον ασύγχρονο μετρητή δεν είναι ταυτόχρονες αλλά υπάρχει μια μικρή καθυστέρηση
43 Ακολουθιακά Κυκλώματα Μετρητές Κύκλωμα Σύγχρονου Μετρητή Κύκλωμα σύγχρονου μετρητή: