ΑΣΚΗΣΗ 6 ΑΠΟΚΩΔΙΚΟΠΟΙΗΕΣ ( DECODERS )

Σχετικά έγγραφα
ΑΣΚΗΣΗ 8 ΠΟΛΥΠΛΕΚΤΕΣ ( MULTIPLEXERS - MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMULTIPLEXERS - DEMUX)

ΣΧΟΛΗ ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ & ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ

ΑΣΚΗΣΗ 7 ΚΩΔΙΚΕΣ Η ΟΘΟΝΗ 7 ΤΜΗΜΑΤΩΝ - ΚΩΔΙΚΟΠΟΙΗTΕΣ ( ENCODERS )

6.1 Θεωρητική εισαγωγή

ΑΣΚΗΣΗ 6 ΠΟΛΥΠΛΕΚΤΕΣ (MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMUX)

Υπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM).

ΑΣΠΑΙΤΕ Εργαστήριο Ψηφιακών Συστημάτων & Μικροϋπολογιστών Εργαστηριακές Ασκήσεις για το μάθημα «Λογική Σχεδίαση» ΑΣΚΗΣΗ 3 ΠΙΝΑΚΕΣ KARNAUGH

ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ Ι ΕΞΕΤΑΣΕΙΣ ΦΕΒΡΟΥΑΡΙΟΥ 2010

Ενότητα 7 ΑΠΟΚΩΔΙΚΟΠΟΙΗΤΕΣ - ΚΩΔΙΚΟΠΟΙΗΤΕΣ ΑΠΟΠΛΕΚΤΕΣ - ΠΟΛΥΠΛΕΚΤΕΣ

ΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

9. OIΚΟΥΜΕΝΙΚΕΣ ΠΥΛΕΣ ΠΟΛΛΑΠΛΩΝ ΕΙΣΟ ΩΝ

Ψηφιακά Συστήματα. 6. Σχεδίαση Συνδυαστικών Κυκλωμάτων

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2008

Συνδυαστικά Κυκλώματα

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο Βασικές Συνδυαστικές Συναρτήσεις και. Διδάσκουσα: Μαρία Κ. Μιχαήλ

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Βασικές Συνδυαστικές Συναρτήσεις και Κυκλώματα 1

Οικουμενικές Πύλες (ΝΑΝD NOR), Πύλη αποκλειστικού Η (XOR) και Χρήση KarnaughMaps

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΕΦΑΡΜΟΓΕΣ ΚΑΤΑΧΩΡΗΤΩΝ ΟΛΙΣΘΗΣΗΣ

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ211

2 η Θεµατική Ενότητα : Σύνθετα Συνδυαστικά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Συνδυαστική Λογική. Επιμέλεια Διαφανειών: Δ.

Ψηφιακή Σχεδίαση. Ενότητα: ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ No:05. Δρ. Μηνάς Δασυγένης. Τμήμα Μηχανικών Πληροφορικής και Τηλεπικοινωνιών

Σχεδιασμός Αποκωδικοποιητή και υλοποίηση του στο Logisim και στο Quartus. Εισαγωγή στο Logisim

f(x, y, z) = y z + xz

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

ΒΑΣΙΚΕΣ ΑΡΧΕΣ ΨΗΦΙΑΚΗΣ ΤΕΧΝΟΛΟΓΙΑΣ. Κεφάλαιο 3

Ενότητα 8 Η ΠΥΛΗ XOR ΚΑΙ ΟΙ ΕΦΑΡΜΟΓΕΣ ΤΗΣ ΚΩΔΙΚΟΠΟΙΗΣΗ

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

a -j a 5 a 4 a 3 a 2 a 1 a 0, a -1 a -2 a -3

Γ2.1 Στοιχεία Αρχιτεκτονικής. Γ Λυκείου Κατεύθυνσης

ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

ΑΣΚΗΣΗ 9. Tα Flip-Flop

e-book ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ ΑΣΚΗΣΕΙΣ

ΑΣΚΗΣΗ 3 ΣΥΝΔΥΑΣΤΙΚΑ ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ: ΑΝΑΛΥΣΗ ΚΑΙ ΣΧΕΔΙΑΣΗ

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Συνδυαστική Λογική / Κυκλώματα

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ

ΑΣΚΗΣΗ 1 ΛΟΓΙΚΕΣ ΠΥΛΕΣ

ΕΙΣΑΓΩΓΗ ΣΤΟΥΣ ΥΠΟΛΟΓΙΣΤΕΣ. ΜΑΘΗΜΑ 2 ο. ΑΛΓΕΒΡΑ Boole ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ

ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

Κεφάλαιο 3 ο Ακολουθιακά Κυκλώματα με ολοκληρωμένα ΤΤL

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Στοιχειώδης Λογικές Συναρτήσεις

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Απλοποίηση Συναρτήσεων Boole. Επιμέλεια Διαφανειών: Δ.

Κυκλώµατα µε MSI. υαδικός Αθροιστής & Αφαιρέτης

ΙΚΑΝΟΤΗΤΕΣ: 1. Αναγνωρίζει απλούς κωδικοποιητές - αποκωδικοποιητές.

K24 Ψηφιακά Ηλεκτρονικά 4: Σχεδίαση Συνδυαστικών Κυκλωμάτων

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

Πρόγραμμα Επικαιροποίησης Γνώσεων Αποφοίτων

3. Απλοποίηση Συναρτήσεων Boole

3. ΛΟΓΙΚΕΣ ΠΡΑΞΕΙΣ & ΛΟΓΙΚΕΣ ΠΥΛΕΣ

7.1 Θεωρητική εισαγωγή

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΚΑΤΑΧΩΡΗΤΕΣ ΟΛΙΣΘΗΤΕΣ

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009 ΑΠΑΝΤΗΣΕΙΣ

Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές

ΑΣΚΗΣΗ 4 ΠΡΟΒΛΗΜΑΤΑ ΛΟΓΙΚΗΣ ΣΧΕΔΙΑΣΗΣ

Πρόγραμμα Επικαιροποίησης Γνώσεων Αποφοίτων. Διδάσκοντες

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016

ΚΑΣΣΙΑΝΟΣ ΜΕΛΑΝΙΤΗΣ. Αποκωδικοποιητής ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ. Αναφορά 8 ης εργαστηριακής άσκησης: Α.Μ.:

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009

Λογική Σχεδίαση Ι - Εξεταστική Φεβρουαρίου 2013 Διάρκεια εξέτασης : 160 Ονοματεπώνυμο : Α. Μ. Έτος σπουδών:

Ψηφιακή Σχεδίαση. Ενότητα: ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ No:07. Δρ. Μηνάς Δασυγένης. Τμήμα Μηχανικών Πληροφορικής και Τηλεπικοινωνιών

Ελίνα Μακρή

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

Εισαγωγή στην Πληροφορική

Εισαγωγή στην Πληροφορική

C D C D C D C D A B

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

Δυαδικές συναρτήσεις Άλγεβρα Boole Λογικά διαγράμματα

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΕΛΟΠΟΝΝΗΣΟΥ ΣΧΟΛΗ ΟΙΚΟΝΟΜΙΑΣ, ΔΙΟΙΚΗΣΗΣ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

4.1 Θεωρητική εισαγωγή

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 3

ΓΡΑΠΤΕΣ ΠΡΟΑΓΩΓΙΚΕΣ ΕΞΕΤΑΣΕΙΣ ΜΑΪΟΥ/ΙΟΥΝΙΟΥ 2014

Μάθημα 7: Μικροϋπολογιστικό Σύστημα και Μνήμες

Παράσταση αριθμών «κινητής υποδιαστολής» floating point

Ενότητα 2 ΑΛΓΕΒΡΑ BOOLE ΛΟΓΙΚΕΣ ΠΥΛΕΣ

Ψηφιακή Λογική και Σχεδίαση

Περιεχόµενα. Στοιχειώδης Λογικές Συναρτήσεις. Αποκωδικοποίηση (Decoding) Ενεργοποίηση Συνάρτησης (Enabling)

! Εάν ο αριθμός διαθέτει περισσότερα bits, χρησιμοποιούμε μεγαλύτερες δυνάμεις του 2. ! Προσοχή στη θέση του περισσότερο σημαντικού bit!

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΟΙ ΚΑΤΑΧΩΡΗΤΕΣ ΚΑΙ Η ΥΛΟΠΟΙΗΣΗ ΤΟΥΣ ΜΕ FLIP-FLOP ΚΑΙ ΠΥΛΕΣ

Πράξεις με δυαδικούς αριθμούς

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006 ΑΠΑΝΤΗΣΕΙΣ

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΕΛΟΠΟΝΝΗΣΟΥ ΣΧΟΛΗ ΟΙΚΟΝΟΜΙΑΣ, ΔΙΟΙΚΗΣΗΣ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

K24 Ψηφιακά Ηλεκτρονικά 6: Πολυπλέκτες/Αποπολυπλέκτες

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΕΙΡΙΑΚΗ ΠΡΟΣΘΕΣΗ

Κεφάλαιο 5. Λογικά κυκλώματα

Αθροιστές. Ημιαθροιστής

Ενότητα 6 ΑΝΑΛΥΣΗ & ΣΥΝΘΕΣΗ ΣΥΝΔΥΑΣΤΙΚΗΣ ΛΟΓΙΚΗΣ ΣΥΝΔΥΑΣΤΙΚΑ ΚΥΚΛΩΜΑΤΑ ΠΟΛΛΩΝ ΕΠΙΠΕΔΩΝ

ΑΣΚΗΣΗ 1 ΛΟΓΙΚΕΣ ΠΥΛΕΣ (Α)

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

4. ΝΟΜΟΙ ΔΥΑΔΙΚΗΣ ΑΛΓΕΒΡΑΣ

ΚΕΦΑΛΑΙΟ Συνδυαστικά Κυκλώµατα. 3.2 Σχεδιασµός Συνδυαστικής Λογικής 3.3 ιαδικασία Ανάλυσης 3.4 ιαδικασία Σχεδιασµού.

3 η Θεµατική Ενότητα : Απλοποίηση Συναρτήσεων Boole. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Μονάδες Μνήμης και Διατάξεις Προγραμματιζόμενης Λογικής

ΜΕΡΟΣ 1 ο : Δυαδικές συναρτήσεις Άλγεβρα Boole Λογικά διαγράμματα

i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)

Transcript:

6.1. ΣΚΟΠΟΣ ΑΣΠΑΙΤΕ Εργαστήριο Ψηφιακών Συστημάτων & Μικροϋπολογιστών ΑΣΚΗΣΗ 6 ΑΠΟΚΩΔΙΚΟΠΟΙΗΕΣ ( ECOERS ) Η κατανόηση της λειτουργίας των αποκωδικοποιητών και των εφαρμογών τους. 6.2. ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ Ο Αποκωδικοποιητής (ecoder) από n σε m (nxm) είναι ένα συνδυαστικό κύκλωμα με n γραμμές εισόδου και m γραμμές εξόδου (m 2 n ), όπως φαίνεται στο Σχήμα 1. Κάθε μία από τις n εισόδους του Αποκωδικοποιητή μπορεί να είναι 0 ή 1, οπότε υπάρχουν 2 n διαφορετικοί συνδυασμοί στην είσοδο. Για κάθε συνδυασμό εισόδου μόνο μία από τις εξόδους του αποκωδικοποιητή είναι 1 (είναι ενεργοποιημένη). n Είσοδοι ecoder nxm m Έξοδοι Σχήμα 1. Αποκωδικοποιητής nxm. Υπάρχουν αποκωδικοποιητές που χρησιμοποιούν όλους τους δυνατούς συνδυασμούς εισόδου (m=2 n ), όπως είναι ο αποκωδικοποιητής 3x8, και αποκωδικοποιητές που χρησιμοποιούν λιγότερους συνδυασμούς εισόδου (m<2 n ), όπως είναι ο αποκωδικοποιητής 4x10 Στο Σχήμα 2 φαίνεται ένας αποκωδικοποιητής 2x4. Είναι φανερό ότι για κάθε συνδυασμό Α 1 Α 0 των εισόδων ενεργοποιείται η αντίστοιχη έξοδος και παίρνει την τιμή 1. Η λειτουργία του αποκωδικοποιητή ενεργοποιείται όταν η είσοδος ENABLE είναι 1. Σχήμα 2. Αποκωδικοποιητής 2x4. Στο Σχήμα 3 φαίνεται η υλοποίηση ενός αποκωδικοποιητή 2x4 με πύλες NAN και NOT και ο αντίστοιχος Πίνακας Αληθείας. Ο συγκεκριμένος αποκωδικοποιητής ενεργοποιείται όταν η είσοδος ENABLE είναι 0 (active low).οι έξοδοι έχουν την τιμή 1 και όταν ενεργοποιούνται παίρνουν την τιμή 0 (αρνητική λογική - active low). 1

Σχήμα 3. Λογικό Διάγραμμα και Πίνακας Αληθείας Αποκωδικοποιητή 2x4. Ένας συνδυασμός (Ο.Κ) αποκωδικοποιητών 2 x 4 μπορεί να υλοποιήσει τη λειτουργία ενός αποκωδικοποιητή περισσότερων μεταβλητών, όπως φαίνεται στο Σχήμα 4. Σχήμα 4. Υλοποίηση Αποκωδικοποιητή 4x16 (θετικής λογικής) με Αποκωδικοποιητές 2x4. Ο Αποκωδικοποιητής 3x8 χρησιμοποιεί όλους τους δυνατούς συνδυασμούς εισόδου. Έχει τρεις εισόδους C, B και A που αντιστοιχούν σε έναν 3-bit δυαδικό αριθμό (κωδικός 2

εισόδου) και οκτώ εξόδους 0, 1, 2, 3, 4, 5, 6 και 7. Για κάθε συνδυασμό εισόδου μόνο μία από τις εξόδους του αποκωδικοποιητή είναι 1 (αυτή που αντιστοιχεί στον κωδικό εισόδου) και οι άλλες έξοδοι είναι 0. Ο Πίνακας Αληθείας του Αποκωδικοποιητή 3x8 παρουσιάζεται στους Πίνακες 1 & 2 για θετική και αρνητική λογική αντιστοίχως. Πίνακας Αληθείας του Αποκωδικοποιητή 3x8 Πίνακας 1 Πίνακας Αληθείας του Αποκωδικοποιητή 3x8 (Θετικής Λογικής ) C B A 0 1 2 3 4 5 6 7 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1 Πίνακας 2 Πίνακας Αληθείας του Αποκωδικοποιητή 3x8 (Αρνητικής Λογικής ) C B A 0 1 2 3 4 5 6 7 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 Λογικές Εξισώσεις του Αποκωδικοποιητή 3x8 Λογικές Εξισώσεις Αποκωδικοποιητή 3x8 (Θετικής Λογικής ) 0=C B A 1=C B A 2=C B A 3=C B A 4= C B A 5= C B A 6= C B A 7= C B A Λογικές Εξισώσεις Αποκωδικοποιητή 3x8 (Αρνητικής Λογικής ) 0= C+B+Α 1= C+B+ A 2= C+B +A 3= C+B + A 4=C +B+A 5=C +B+ A 6=C +B +A 7=C +B + A 3

Στο Σχήμα 5 υλοποιείται ο θετικής λογικής Αποκωδικοποιητής 3x8 με πύλες AN, OR, NOT. Σχήμα 5. Υλοποίηση Αποκωδικοποιητή 3x8 (θετικής λογικής). 6.2.1. ΠΑΡΑΔΕΙΓΜΑΤΑ ΥΛΟΠΟΙΗΣΗΣ ΣΥΝΔΥΑΣΤΙΚΟΥ ΚΥΚΛΩΜΑΤΟΣ ΜΕ ΑΠΟ- ΚΩΔΙΚΟΠΟΙΗΤΗ Ένα ολοκληρωμένο κύκλωμα (Ο.Κ) αποκωδικοποιητή πραγματοποιεί εύκολα μαζί με μια πύλη OR μια λογική συνάρτηση. Για κάθε ελαχιστόρο που εμφανίζεται στην είσοδο, ενεργοποιείται η αντίστοιχη έξοδος του αποκωδικοποιητή. Η συνάρτηση f πραγματοποιείται συνδέοντας στις εισόδους της πύλης OR τις εξόδους του αποκωδικοποιητή που αντιστοιχούν στους ελαχιστόρους που κάνουν τη συνάρτηση 1. Σχήμα 6. Υλοποίηση της συνάρτησης f(x, y, z) = Σ(1, 2, 6) με Αποκωδικοποιητή 3x8(θετικής λογικής. 4

Έστω ότι θέλουμε να υλοποιήσουμε τις παρακάτω λογικές συναρτήσεις με χρήση Αποκωδικοποιητής 3x8. Y1(A,B,C)= A B C + A B C Y2(A,B,C)= A B C +A B C+ A B C Από τον Πίνακα 1 παρατηρούμε ότι Y1(A,B,C)= 1 + 2 Από τον Πίνακα 1 παρατηρούμε ότι Y2(A,B,C)= 2 + 5 + 6 Το πλήθος των εισόδων του κυκλώματος είναι n=3 και το πλήθος των εξόδων του κυκλώματος είναι m=2. Επομένως, το κύκλωμα μπορεί να υλοποιηθεί χρησιμοποιώντας έναν αποκωδικοποιητή 3x8 (nx2 n ) και δύο (m) πύλες ΟR ως εξής : Σχήμα 7. Υλοποίηση συναρτήσεων με Αποκωδικοποιητή 3x8 (θετικής λογικής). 6.2.1. ΤΟ ΟΛΟΚΛΗΡΩΜΕΝΟ 74138 Το ολοκληρωμένο κύκλωμα 74138 μπορεί να λειτουργήσει ως Αποκωδικοποιητής 3x8 (ή ως Αποπλέκτης 1x8). Έχει τρεις εισόδους ενεργοποίησης G1 (pin 6), G2A (pin 4) και G2B (pin 5) που ελέγχουν την λειτουργία του. Το ολοκληρωμένο κύκλωμα 74138 λειτουργεί ως Αποκωδικοποιητής 3x8 όταν G1=1 και G2A=0 και G2B=0 και οι έξοδοί του εμφανίζουν λογικό ''0'' όταν ενεργοποιούνται. Ας χρησιμοποιήσουμε το παραπάνω ολοκληρωμένο για να κατασκευάσουμε μια γεννήτρια άρτιας ισοτιμίας των 3-bit. Ο Πίνακας Αληθείας του ολοκληρωμένου 74138 είναι ο εξής : G1 G2Α G2Β C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 X X X X X 1 1 1 1 1 1 1 1 X 1 X X X X 1 1 1 1 1 1 1 1 X X 1 X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 5

Ο Πίνακας Αληθείας της γεννήτρια άρτιας ισοτιμίας 3-bit είναι ο εξής : C B A Pα 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 Pα=Y0*Y3*Y5*Y6= Y 1+ Y 2+ Y 4+ Y 7 ή Pα=Y0*Y3*Y5*Y6= Y 1*Y2*Y4*Y7 Στο Σχήμα 8 φαίνεται η υλοποίηση της γεννήτριας άρτιας ισοτιμίας 3-bit με το ολοκληρωμένο κύκλωμα 74138. Σχήμα 8. Υλοποίηση Γεννήτριας Άρτιας Ισοτιμίας με Αποκωδικοποιητή 3x8. 6.3. ΠΕΙΡΑΜΑΤΙΚΟ ΜΕΡΟΣ 6.3.1. Να σχεδιασθεί μια γεννήτρια περιττής ισοτιμίας των 3-bit χρησιμοποιώντας το ολοκληρωμένο κύκλωμα 74138. Να δοθεί ο πίνακας αληθείας, η λογική εξίσωση και το κύκλωμα της. 6

6.3.2. Να συμπληρώσετε το παρακάτω κύκλωμα ώστε να πραγματοποιεί γεννήτρια άρτιας ισοτιμίας των 4-bit. Να δοθεί ο πίνακας αληθείας, η λογική εξίσωση και το κύκλωμα της. 6.3.3. Να σχεδιασθεί μια γεννήτρια άρτιας ισοτιμίας των 4-bit χρησιμοποιώντας το ολοκληρωμένο κύκλωμα 74138 δύο φορές. Να δοθεί ο πίνακας αληθείας, η λογική εξίσωση και το κύκλωμά της. 6.4 ΓΡΑΠΤΗ ΑΣΚΗΣΗ 6.4.1 Να γραφούν οι πίνακες αληθείας, οι λογικές εξισώσεις και τα λογικά κυκλώματα του πειραματικού μέρους. 7