K24 Ψηφιακά Ηλεκτρονικά 9: Flip-Flops

Σχετικά έγγραφα
ΑΣΚΗΣΗ 9. Tα Flip-Flop

K24 Ψηφιακά Ηλεκτρονικά 10: Ακολουθιακά Κυκλώματα

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Ακολουθιακή Λογική. Επιμέλεια Διαφανειών: Δ.

Σχεδιασμός Ψηφιακών Συστημάτων

ΑΣΚΗΣΗ 7 FLIP - FLOP

Ενότητα ΑΡΧΕΣ ΑΚΟΛΟΥΘΙΑΚΗΣ ΛΟΓΙΚΗΣ LATCHES & FLIP-FLOPS

Ψηφιακά Συστήματα. 7. Κυκλώματα Μνήμης

7.1 Θεωρητική εισαγωγή

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ (Τ.Ε.Ι.) ΚΡΗΤΗΣ Τµήµα Εφαρµοσµένης Πληροφορικής & Πολυµέσων. Ψηφιακή Σχεδίαση. Κεφάλαιο 5: Σύγχρονη Ακολουθιακή

ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ. Να μελετηθεί η λειτουργία του ακόλουθου κυκλώματος. Ποιος ο ρόλος των εισόδων του (R και S) και πού βρίσκει εφαρμογή; R Q

ΚΕΦΑΛΑΙΟ 6 ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ. 6.1 Εισαγωγή

Ελίνα Μακρή

ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2008

Κεφάλαιο 6. Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα

Ψηφιακή Λογική Σχεδίαση

ΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Ακολουθιακά Κυκλώματα: Μανδαλωτές και Flip-Flops 1

Σχεδιασμός Ψηφιακών Συστημάτων

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

8. Στοιχεία μνήμης. Οι δυο έξοδοι του FF είναι συμπληρωματικές σημειώνονται δε σαν. Όταν αναφερόμαστε στο FF εννοούμε πάντα την κανονική έξοδο Q.

Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων

ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ. Να μελετηθεί η λειτουργία του ακόλουθου κυκλώματος. Ποιος ο ρόλος των εισόδων του (R και S) και πού βρίσκει εφαρμογή; S Q

ΑΣΚΗΣΗ 9 ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ (COUNTERS)

Άσκηση 3 Ένα νέο είδος flip flop έχει τον ακόλουθο πίνακα αληθείας : I 1 I 0 Q (t+1) Q (t) 1 0 ~Q (t) Κατασκευάστε τον πίνακα

Ακολουθιακά Κυκλώµατα. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο Ακολουθιακά Κυκλώµατα (συν.) Ακολουθιακή Λογική: Έννοια

ΨΗΦΙΑΚΗΛΟΓΙΚΗΣΧΕΔΙΑΣΗ

ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

Ψηφιακή Σχεδίαση. Δρ. Μηνάς Δασυγένης Εργαστήριο Ψηφιακών Συστημάτων και Αρχιτεκτονικής Υπολογιστών

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα

Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα

Αυγ-13 Ακολουθιακά Κυκλώματα: Μανδαλωτές και Flip-Flops. ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2009.

5. Σύγχρονα Ακολουθιακά Κυκλώματα

Κεφάλαιο 3 ο Ακολουθιακά Κυκλώματα με ολοκληρωμένα ΤΤL

K15 Ψηφιακή Λογική Σχεδίαση 7-8: Ανάλυση και σύνθεση συνδυαστικών λογικών κυκλωμάτων

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

βαθµίδων µε D FLIP-FLOP. Μονάδες 5

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Καθιερωµένα Γραφικά Σύµβολα. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο 2005

8.1 Θεωρητική εισαγωγή

ΠΕΡΙΕΧΟΜΕΝΑ ΠΕΡΙΕΧΟΜΕΝΑ.3 ΑΣΥΓΧΡΟΝΟΣ ΔYΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.5 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.7 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ ΜΕ LATCH.

Ασύγχρονοι Απαριθμητές. Διάλεξη 7

ΑΣΚΗΣΗ 10 ΣΥΓΧΡΟΝΟΙ ΑΠΑΡΙΘΜΗΤΕΣ

Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ ΠΑΤΡΑ

Α. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ

3 η Θεµατική Ενότητα : Σύγχρονα Ακολουθιακά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Καταχωρητές και Μετρητές 2. Επιμέλεια Διαφανειών: Δ.

Εισαγωγή στην πληροφορική

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΕΦΑΡΜΟΓΕΣ ΚΑΤΑΧΩΡΗΤΩΝ ΟΛΙΣΘΗΣΗΣ

Η κανονική μορφή της συνάρτησης που υλοποιείται με τον προηγούμενο πίνακα αληθείας σε μορφή ελαχιστόρων είναι η Q = [A].

Κεφάλαιο 7 ο. Γ. Τσιατούχας. VLSI Technology and Computer Architecture Lab. Ακολουθιακή Λογική 2

Σύγχρονα ακολουθιακά κυκλώματα. URL:

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο Διάλεξη 8 η : Μηχανές Πεπερασμένων Κaταστάσεων σε FPGAs

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

Σύγχρονοι Απαριθμητές. Διάλεξη 8

Ψηφιακά Συστήματα. 8. Καταχωρητές

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Ακολουθιακά κυκλώματα: Μανδαλωτές και Flip-Flop. Διάλεξη 6

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Flip-Flop: D Control Systems Laboratory

Κεφάλαιο 10 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Ακολουθιακή Λογική 2

6.1 Καταχωρητές. Ένας καταχωρητής είναι μια ομάδα από f/f αλλά μπορεί να περιέχει και πύλες. Καταχωρητής των n ψηφίων αποτελείται από n f/f.

Η συχνότητα f των παλµών 0 και 1 στην έξοδο Q n είναι. f Qn = 1/(T cl x 2 n+1 )

HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI. 1 ΗΥ330 - Διάλεξη 7η - Ακολουθιακά Κυκλώματα

Θέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το κατωτέρω διάγραμμα

6 η Θεµατική Ενότητα : Σχεδίαση Συστηµάτων σε Επίπεδο Καταχωρητή

Σχεδίαση Ψηφιακών Συστημάτων

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Σχεδιασμός Ψηφιακών Συστημάτων

Στοιχεία Μνήμης, JKκαιD (Flip-Flops) Μετρητής Ριπής (Ripple Counter)

Ακολουθιακά Κυκλώματα Flip-Flops

ε. Ένα κύκλωμα το οποίο παράγει τετραγωνικούς παλμούς και απαιτείται εξωτερική διέγερση ονομάζεται ασταθής πολυδονητής Λ

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης 2017

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα. Σχεδίαση Ψηφιακών Συστημάτων. Ενότητα: ΚΑΤΑΧΩΡΗΤΕΣ - ΑΠΑΡΙΘΜΗΤΕΣ

Ελίνα Μακρή

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009

Σχεδίαση Ψηφιακών Συστημάτων

f(x, y, z) = y z + xz

Εργαστήριο Οργάνωσης Η/Υ. Δαδαλιάρης Αντώνιος

Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ ΠΑΤΡΑ

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙΔΕΥΤΙΚΟ ΙΔΡΥΜΑ ΛΑΜΙΑΣ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ. Τμήμα Ηλεκτρονικής. Πτυχιακή Εργασία

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

K24 Ψηφιακά Ηλεκτρονικά 6: Πολυπλέκτες/Αποπολυπλέκτες

ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Αρχιτεκτονικές Υπολογιστών

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Μετρητές 1

ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ & ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ ΥΛΙΚΟ ΚΑΙ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ. Ενότητα 1. Λογικής Σχεδίασης. Καθηγητής Αντώνης Πασχάλης

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΚΑΡΑΓΚΙΑΟΥΡΗΣ ΝΙΚΟΛΑΟΣ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2014

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΟΙ ΚΑΤΑΧΩΡΗΤΕΣ ΚΑΙ Η ΥΛΟΠΟΙΗΣΗ ΤΟΥΣ ΜΕ FLIP-FLOP ΚΑΙ ΠΥΛΕΣ

Εργαστήριο Ψηφιακής Σχεδίασης

Xρονισμός ψηφιακών κυκλωμάτων

ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης Θέμα 1ο (3 μονάδες)

K15 Ψηφιακή Λογική Σχεδίαση 6: Λογικές πύλες και λογικά κυκλώματα

Ψηφιακή Λογική Σχεδίαση

Εισαγωγή στα ακολουθιακά στοιχεία CMOS

Μικροηλεκτρονική - VLSI

Transcript:

K24 Ψηφιακά Ηλεκτρονικά 9: TEI Πελοποννήσου Σχολή Τεχνολογικών Εφαρμογών Τμήμα Μηχανικών Πληροφορικής ΤΕ ΤΕΧΝΟΛΟΓΙΚΟ

Περιεχόμενα 1 2 3

Γενικά Ύστερα από τη μελέτη συνδυαστικών ψηφιακών κυκλωμάτων, θα μελετήσουμε μια άλλη κατηγορία κυκλωμάτων: τα ακολουθιακά Ένα ψηφιακό κύκλωμα ονομάζεται ακολουθιακό (sequen al) όταν οι τιμές των εξόδων του δεν εξαρτώνται μόνο από τις τρέχουσες τιμές των εισόδων του, αλλά και από τις τιμές των εισόδων του σε προηγούμενες χρονικές στιγμές

Γενικά Βασική δομική μονάδα για την υλοποίηση ακολουθιακών κυκλωμάτων είναι τα flip-flops Η υλοποίηση των flip-flops βασίζεται σε κυκλώματα μανδαλωτών (latches), από τα οποία θα ξεκινήσουμε την παρουσίασή μας

Περιεχόμενα 1 2 3

Μανδαλωτής SR (SR Latch) Θα μελετήσουμε τη λειτουργία του ακόλουθου κυκλώματος: R S Παρατηρήστε πως οι έξοδοι του κυκλώματος ανατροφοδοτούνται στην είσοδό του

Μανδαλωτής SR (SR Latch) Θα εξετάσουμε την περίπτωση R = 1 και S = 0: R=1 1 S=0 2 Η πύλη 1 θα δίνει στην έξοδό της 0, ενώ η πύλη 2 θα δίνει στην έξοδό της 1 Άρα =0, =1

Μανδαλωτής SR (SR Latch) Θα εξετάσουμε την περίπτωση R = 0 και S = 1: R=0 1 S=1 2 Η πύλη 2 θα δίνει στην έξοδό της 0, ενώ η πύλη 1 θα δίνει στην έξοδό της 1 Άρα =1, =0

Μανδαλωτής SR (SR Latch) Θα εξετάσουμε την περίπτωση R = 0 και S = 0, υποθέτοντας πως = 0: R=0 1 =0 S=0 2 Η πύλη 2 θα δίνει στην έξοδό της 1, ενώ η πύλη 1 θα δίνει στην έξοδό της 0 Άρα =0, =1

Μανδαλωτής SR (SR Latch) Θα εξετάσουμε την περίπτωση R = 0 και S = 0, υποθέτοντας πως = 1: R=0 1 =1 S=0 2 Η πύλη 2 θα δίνει στην έξοδό της 0, ενώ η πύλη 1 θα δίνει στην έξοδό της 1 Άρα =1, =0

Μανδαλωτής SR (SR Latch) Θα εξετάσουμε την περίπτωση R = 1 και S = 1: R=1 1 S=1 2 Η πύλη 2 θα δίνει στην έξοδό της 0, ενώ και η πύλη 1 θα δίνει στην έξοδό της 0 Άρα =0, =0 Επειδή είναι επιθυμητό οι έξοδοι να είναι συμπληρωματικές, ο συνδυασμός R = 1 και S = 1 είναι μη επιτρεπτός

Μανδαλωτής SR (SR Latch) Συνοψίζοντας, μπορούμε να συμπεράνουμε τα εξής: Για R = 1 και S = 0 η έξοδος μηδενίζεται, ανεξάρτητα της προηγούμενης τιμής της Για R = 0 και S = 1 η έξοδος τίθεται στη λογική μονάδα, ανεξάρτητα της προηγούμενης τιμής της Για R = 0 και S = 0 η έξοδος διατηρεί την (προηγούμενη) τιμή της Για R = 1 και S = 1 οι έξοδοι λαμβάνουν ασύμβατες τιμές, άρα ο συνδυασμός δεν είναι επιτρεπτός

Μανδαλωτής SR (SR Latch) Τα προηγούμενα συμπεράσματα μπορούν να συγκεντρωθούν στον ακόλουθο πίνακα, ο οποίος αποτελεί τον πίνακα λειτουργίας (ή τον χαρακτηριστικό πίνακα) του κυκλώματος: S R Συμπεριφορά 0 0 διατήρηση κατάστασης (τιμής) εξόδου 0 1 μηδενισμός εξόδου (reset) 1 0 η έξοδος τίθεται στη λογική μονάδα (set) 1 1 μη επιτρεπτός συνδυασμός

Μανδαλωτής SR (SR Latch) Το κύκλωμα το οποίο μελετήσαμε αποτελεί έναν μανδαλωτή SR (set/reset) Η ονομασία μανδαλωτής προέρχεται από την περίπτωση S=R=0, κατά την οποία οι έξοδοι του κυκλώματος μανδαλώνουν (κλειδώνουν) στις τρέχουσες τιμές τους

Μανδαλωτής SR (SR Latch) Το κύκλωμα του μανδαλωτή μπορεί να θεωρηθεί ως ένα στοιχείο μνήμης για την αποθήκευση ενός δυαδικού ψηφίου (bit) Η εγγραφή της λογικής μονάδας είναι δυνατή με τη λειτουργία set, η εγγραφή του λογικού μηδενός είναι δυνατή με τη λειτουργία reset, ενώ το εγγραφόμενο ψηφίο διατηρείται με την εφαρμογή του συνδυασμού S=R=0

Μανδαλωτής SR (SR Latch) Ο πίνακας διέγερσης (excita on table) ενός μανδαλωτή υποδεικνύει τον συνδυασμό των R και S με τον οποίο επιτυγχάνεται η μετάβαση (ή η διατήρηση) της εξόδου σε μια συγκεκριμένη τιμή ( επόμενη ), δεδομένης της τρέχουσας τιμής της ( τρέχουσα ) Για τον μανδαλωτή SR τον οποίο εξετάζουμε, ο πίνακας διέγερσης έχει ως εξής: τρέχουσα επόμενη S R Παρατηρήσεις 0 0 0 Χ reset ή διατήρηση 0 1 1 0 set 1 0 0 1 reset 1 1 Χ 0 set ή διατήρηση (X αδιάφορη τιμή)

Μανδαλωτής SR (SR Latch) Για τον μανδαλωτή SR θα χρησιμοποιούμε το ακόλουθο σύμβολο: S R

Μανδαλωτής SR Άσκηση Να μελετηθεί ο μανδαλωτής του ακόλουθου σχήματος, και να βρεθεί ο πίνακας λειτουργίας και ο πίνακας διέγερσής του S R

Μανδαλωτής SR με επίτρεψη Τροποποιούμε το κύκλωμα του μανδαλωτή SR ως εξής: R r E S s

Μανδαλωτής SR με επίτρεψη Για μηδενική τιμή του σήματος επίτρεψης (E=0) τα σήματα r και s είναι μηδενικά Επομένως, ο μανδαλωτής διατηρεί την κατάστασή του Για τιμή του σήματος επίτρεψης ίση με τη μονάδα (E=1) ισχύει r=r και s=s Επομένως, ο μανδαλωτής λειτουργεί σύμφωνα με τις τιμές των R και S Ως σήμα επίτρεψης (enable), χρησιμοποιούμε συνήθως ένα σήμα χρονισμού (ρολογιού clock) R r E S s

Μανδαλωτής SR με επίτρεψη Τα προηγούμενα συμπεράσματα μπορούν να συγκεντρωθούν στον ακόλουθο πίνακα, ο οποίος αποτελεί τον πίνακα λειτουργίας (ή τον χαρακτηριστικό πίνακα) του μανδαλωτή SR με επίτρεψη: S R E Συμπεριφορά 0 0 1 διατήρηση κατάστασης (τιμής) εξόδου 0 1 1 μηδενισμός εξόδου (reset) 1 0 1 η έξοδος τίθεται στη λογική μονάδα (set) 1 1 1 μη επιτρεπτός συνδυασμός X X 0 διατήρηση κατάστασης (τιμής) εξόδου

Μανδαλωτής SR με επίτρεψη Για τον μανδαλωτή SR με επίτρεψη θα χρησιμοποιούμε το ακόλουθο σύμβολο: S E R

Μανδαλωτής D με επίτρεψη Τροποποιούμε περαιτέρω το κύκλωμα του μανδαλωτή SR με επίτρεψη, ως εξής: D R r E S s

Μανδαλωτής D με επίτρεψη Για μηδενική τιμή του σήματος επίτρεψης (E=0), ο μανδαλωτής διατηρεί την κατάστασή του Για τιμή του σήματος επίτρεψης ίση με τη μονάδα (E=1) ο μανδαλωτής λειτουργεί σύμφωνα με τις τιμές των R και S Η εισαγωγή της πύλης NOT εξασφαλίζει τον αποκλεισμό της περίπτωσης R=1 και S=1 D R r E S s

Μανδαλωτής D με επίτρεψη Τα προηγούμενα συμπεράσματα μπορούν να συγκεντρωθούν στον ακόλουθο πίνακα, ο οποίος αποτελεί τον πίνακα λειτουργίας (ή τον χαρακτηριστικό πίνακα) του μανδαλωτή D με επίτρεψη: D E Συμπεριφορά Παρατηρήσεις 0 1 μηδενισμός εξόδου (reset) =0 1 1 η έξοδος τίθεται στη λογική μονάδα (set) =1 X 0 διατήρηση κατάστασης (τιμής) εξόδου = προηγ Παρατηρούμε πως η τιμή της εισόδου D μεταφέρεται στην έξοδο όταν το σήμα επίτρεψης (Ε) γίνεται ίσο με τη μονάδα Επομένως, μπορούμε να δούμε το κύκλωμα σαν μια μονάδα καθυστέρησης (delay) Από την παρατήρηση αυτή προκύπτει και η ονομασία του μανδαλωτή

Μανδαλωτής D με επίτρεψη Για τον μανδαλωτή D με επίτρεψη θα χρησιμοποιούμε το ακόλουθο σύμβολο: D E

Μειονεκτήματα μανδαλωτών Όταν το σήμα του ρολογιού είναι ενεργό (=1), οι έξοδοι ενός μανδαλωτή μεταβάλλονται, ανταποκρινόμενες στις μεταβολές των εισόδων του: D D CLK E D CLK Στην περίπτωση των σύγχρονων (synchronous) κυκλωμάτων, η συμπεριφορά αυτή δεν είναι επιθυμητή (Σε ένα σύγχρονο κύκλωμα, οι μεταβολές των εξόδων είναι επιθυμητό να πραγματοποιούνται σε συγκεκριμένη αλλαγή της κατάστασης του σήματος ρολογιού [πχ 0 1 ή 1 0])

Ασκήσεις Άσκηση Δίνονται οι κυματομορφές εισόδου μανδαλωτή SR Να βρεθεί η κυματομορφή στην έξοδο () του κυκλώματος S S S R R R

Ασκήσεις Λύση Λαμβάνοντας υπόψη τον πίνακα λειτουργίας του μανδαλωτή SR, προκύπτει η ακόλουθη κυματομορφή εξόδου: S S S R R reset reset διατήρηση set set set διατήρηση διατήρηση R reset set reset reset διατήρηση διατήρηση διατήρηση

Ασκήσεις Άσκηση Δίνονται οι κυματομορφές εισόδου μανδαλωτή D με επίτρεψη Να βρεθεί η κυματομορφή στην συμπληρωματική έξοδο () του κυκλώματος Υποθέστε πως, αρχικά, ο μανδαλωτής βρίσκεται σε κατάσταση reset D D D CLK E CLK

Ασκήσεις Λύση Λαμβάνοντας υπόψη τον πίνακα λειτουργίας του μανδαλωτή D με επίτρεψη, προκύπτει η ακόλουθη κυματομορφή εξόδου: D D CLK E D CLK διατήρηση διατήρηση reset set διατήρηση διατήρηση reset reset διατήρηση διατήρηση reset set διατήρηση διατήρηση reset

Ασκήσεις Άσκηση Δεδομένων των κυματομορφών εισόδου του πιο κάτω κυκλώματος, να βρεθεί η κυματομορφή στην έξοδό του () Υποθέστε πως, αρχικά, και οι δύο μανδαλωτές βρίσκονται σε κατάσταση reset D1 D D2 D E E E D2 D1 E

Περιεχόμενα 1 2 3

Flip-flops Γενικά Τα flip-flops είναι σύγχρονα κυκλώματα, και οι μεταβολές των εξόδων τους πραγματοποιούνται, συνήθως, σε συγκεκριμένη αλλαγή της κατάστασης του σήματος ρολογιού (πχ 0 1 ή 1 0) Στην περίπτωση αυτή ονομάζονται ακμοπυροδότητα (edge-triggered) Τα flip-flops κατασκευάζονται με τη βοήθεια μανδαλωτών, όπως θα δούμε στη συνέχεια

Ακμοπυροδότητο flip-flop αφέντη σκλάβου (edge-triggered master slave flip-flop) Ας θεωρήσουμε την ακόλουθη συνδεσμολογία που αποτελείται από δύο μανδαλωτές τύπου D: D CLK D master E D slave E

Ακμοπυροδότητο flip-flop αφέντη σκλάβου (edge-triggered master slave flip-flop) Όταν το σήμα ρολογιού έχει μηδενική τιμή, τότε ο μανδαλωτής master είναι ενεργοποιημένος (Ε=1), ενώ ο μανδαλωτής slave διατηρεί την κατάστασή του (Ε=0) Όταν το σήμα ρολογιού έχει τιμή ίση με τη λογική μονάδα, τότε ο μανδαλωτής master διατηρεί την κατάστασή του (Ε=0) ενώ ο μανδαλωτής slave είναι ενεργοποιημένος (Ε=1) D CLK D master E D slave E

Ακμοπυροδότητο flip-flop αφέντη σκλάβου (edge-triggered master slave flip-flop) Ας εξετάσουμε τη λειτουργία του κυκλώματος με τη βοήθεια ενός παραδείγματος Παράδειγμα Δεδομένων των κυματομορφών εισόδου του κυκλώματος, να βρεθούν οι κυματομορφές εξόδου των μανδαλωτών master και slave ( m και, αντίστοιχα) Να υποτεθεί πως, αρχικά, ο μανδαλωτής master βρίσκεται σε κατάσταση reset (μηδενισμένος) D CLK D master E m D slave E D CLK

Ακμοπυροδότητο flip-flop αφέντη σκλάβου (edge-triggered master slave flip-flop) Λύση D CLK D master E m D slave E m D CLK

Ακμοπυροδότητο flip-flop αφέντη σκλάβου (edge-triggered master slave flip-flop) Λύση Παρατηρούμε πως οι μεταβολές στην έξοδο του μανδαλωτή slave συμπίπτουν χρονικά με θετικές ακμές του σήματος ρολογιού (CLK) m D CLK Πρόκειται, επομένως, για ένα ακμοπυροδότητο κύκλωμα για το οποίο έχει επικρατήσει η ονομασία flip-flop (γιατί, άραγε;)

Ακμοπυροδότητο flip-flop αφέντη σκλάβου (edge-triggered master slave flip-flop) Άσκηση Να σχεδιάσετε με τη βοήθεια μανδαλωτών τύπου D κύκλωμα flip-flop αφέντη σκλάβου το οποίο να πυροδοτείται στις αρνητικές ακμές του ρολογιού (δηλαδή κατά τις μεταβάσεις του ρολογιού 1 0) Εξηγήσετε τη λειτουργία του κυκλώματος χρησιμοποιώντας ένα παράδειγμα

Τύποι flip-flop Το flip-flop το οποίο σχεδιάσαμε είναι ένα D flip-flop Παρόμοια, μπορούμε να σχεδιάσουμε και άλλους τύπους flip-flop, τη λειτουργία και τα χαρακτηριστικά των οποίων θα περιγράψουμε στη συνέχεια

SR flip-flop Το κυκλωματικό σύμβολο ενός SR flip-flop είναι το εξής: S CLK R Διαθέτει είσοδο set (S), είσοδο reset (R), είσοδο για το σήμα χρονισμού (CLK), και δύο συμπληρωματικές εξόδους ( και )

SR flip-flop Ο πίνακας λειτουργίας (ή χαρακτηριστικός πίνακας) ενός SR flip-flop ταυτίζεται με εκείνον του μανδαλωτή SR: S R Συμπεριφορά 0 0 διατήρηση κατάστασης (τιμής) εξόδου 0 1 μηδενισμός εξόδου (reset) 1 0 η έξοδος τίθεται στη λογική μονάδα (set) 1 1 μη επιτρεπτός συνδυασμός

SR flip-flop Παρατήρηση Προσέξτε πως, στην περίπτωση του μανδαλωτή, η απόκριση του κυκλώματος είναι άμεση (ασύγχρονη), ενώ στην περίπτωση του flip-flop η απόκριση καθυστερεί (σύγχρονη) μέχρι την πυροδότηση από την κατάλληλη ακμή του ρολογιού Η ίδια παρατήρηση ισχύει για όλους τους τύπους flip-flop τους οποίους θα εξετάσουμε στη συνέχεια

SR flip-flop Ο πίνακας λειτουργίας (ή χαρακτηριστικός πίνακας) ενός SR flip-flop μπορεί να γραφεί, ισοδύναμα, και ως εξής: S R τρέχουσα επόμενη 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1

SR flip-flop Ένας, ισοδύναμος, εποπτικός τρόπος παρουσίασης της λειτουργίας του flip-flop είναι το διάγραμμα καταστάσεων (state diagram): SR=10 SR=00 ή 01 =0 =1 SR=00 ή 10 SR=01

SR flip-flop Ο πίνακας διέγερσης (excita on table) του SR flip-flop ταυτίζεται με τον πίνακα διέγερσης του ομώνυμου μανδαλωτή: τρέχουσα επόμενη S R Παρατηρήσεις 0 0 0 Χ reset ή διατήρηση 0 1 1 0 set 1 0 0 1 reset 1 1 Χ 0 set ή διατήρηση (X αδιάφορη τιμή)

SR flip-flop Εναλλακτικά, η λειτουργία του SR flip-flop μπορεί να περιγραφεί από τις εξής χαρακτηριστικές εξισώσεις: S R = 0 (η οποία προκύπτει από την απαγόρευση του συνδυασμού S = R = 1) επόμενη = S + R τρέχουσα (η οποία προκύπτει από τον χαρακτηριστικό πίνακα του flip-flop, όπως θα δείξουμε στη συνέχεια)

SR flip-flop Άσκηση Να αποδείξετε πως για το SR flip-flop ισχύει η εξής χαρακτηριστική εξίσωση: επόμενη = S + R τρέχουσα

SR flip-flop Λύση Θα χρησιμοποιήσουμε τη μέθοδο του χάρτη Karnaugh για τον χαρακτηριστικό πίνακα του flip-flop Οι απαγορευμένοι συνδυασμοί θα θεωρηθούν ως αδιάφοροι S R τρέχουσα επόμενη 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X

SR flip-flop Λύση Από τον χάρτη Karnaugh βρίσκουμε: R τ 00 01 11 10 S 0 1 0 1 0 0 1 1 Χ Χ ε = S + R τ

JK flip-flop Το κυκλωματικό σύμβολο ενός JK flip-flop είναι το εξής: J CLK K Διαθέτει είσοδο set (J), είσοδο reset (K), είσοδο για το σήμα χρονισμού (CLK), και δύο συμπληρωματικές εξόδους ( και )

JK flip-flop Ο πίνακας λειτουργίας ενός JK flip-flop έχει ως εξής: J K Συμπεριφορά 0 0 διατήρηση κατάστασης (τιμής) εξόδου 0 1 μηδενισμός εξόδου (reset) 1 0 η έξοδος τίθεται στη λογική μονάδα (set) 1 1 εναλλαγή κατάστασης (toggle)

JK flip-flop Ο πίνακας λειτουργίας του JK flip-flop μπορεί να γραφεί, ισοδύναμα, και ως εξής: J K τρέχουσα επόμενη 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0

JK flip-flop Η λειτουργία του JK flip-flop περιγράφεται, εναλλακτικά, από το ακόλουθο διάγραμμα καταστάσεων: JK=10 ή 11 JK=00 ή 01 =0 =1 JK=00 ή 10 JK=01 ή 11

JK flip-flop Ο πίνακας διέγερσης του JK flip-flop έχει ως εξής: τρέχουσα επόμενη J K Παρατηρήσεις 0 0 0 Χ reset ή διατήρηση 0 1 1 Χ set ή εναλλαγή 1 0 Χ 1 reset ή εναλλαγή 1 1 Χ 0 set ή διατήρηση (X αδιάφορη τιμή)

JK flip-flop Εναλλακτικά, η λειτουργία του JK flip-flop μπορεί να περιγραφεί από την εξής χαρακτηριστική εξίσωση: επόμενη = K τρέχουσα + J τρέχουσα

JK flip-flop Άσκηση Να αποδείξετε τη χαρακτηριστική εξίσωση η οποία περιγράφει το JK flip-flop

D flip-flop Το κυκλωματικό σύμβολο ενός D flip-flop είναι το εξής: D CLK Διαθέτει είσοδο δεδομένων (D), είσοδο για το σήμα χρονισμού (CLK), και δύο συμπληρωματικές εξόδους ( και )

D flip-flop Ο πίνακας λειτουργίας ενός D flip-flop έχει ως εξής: D Συμπεριφορά 0 μηδενισμός εξόδου (reset) 1 η έξοδος τίθεται στη λογική μονάδα (set)

D flip-flop Ο πίνακας λειτουργίας του D flip-flop μπορεί να γραφεί, ισοδύναμα, και ως εξής: D τρέχουσα επόμενη 0 0 0 0 1 0 1 0 1 1 1 1

D flip-flop Η λειτουργία του D flip-flop περιγράφεται, εναλλακτικά, από το ακόλουθο διάγραμμα καταστάσεων: D=1 D=0 =0 =1 D=1 D=0

D flip-flop Ο πίνακας διέγερσης του D flip-flop έχει ως εξής: τρέχουσα επόμενη D Παρατηρήσεις 0 0 0 reset 0 1 1 set 1 0 0 reset 1 1 1 set

D flip-flop Εναλλακτικά, η λειτουργία του D flip-flop μπορεί να περιγραφεί από την εξής χαρακτηριστική εξίσωση: επόμενη = D

T flip-flop Το κυκλωματικό σύμβολο ενός T flip-flop είναι το εξής: T CLK Διαθέτει είσοδο εναλλαγής (Τ toggle), είσοδο για το σήμα χρονισμού (CLK), και δύο συμπληρωματικές εξόδους ( και )

T flip-flop Ο πίνακας λειτουργίας ενός T flip-flop έχει ως εξής: Τ Συμπεριφορά 0 διατήρηση κατάστασης 1 εναλλαγή κατάστασης

T flip-flop Ο πίνακας λειτουργίας του Τ flip-flop μπορεί να γραφεί, ισοδύναμα, και ως εξής: Τ τρέχουσα επόμενη 0 0 0 0 1 1 1 0 1 1 1 0

T flip-flop Η λειτουργία του Τ flip-flop περιγράφεται, εναλλακτικά, από το ακόλουθο διάγραμμα καταστάσεων: T=1 T=0 =0 =1 T=0 T=1

T flip-flop Ο πίνακας διέγερσης του Τ flip-flop έχει ως εξής: τρέχουσα επόμενη Τ Παρατηρήσεις 0 0 0 διατήρηση 0 1 1 εναλλαγή 1 0 1 εναλλαγή 1 1 0 διατήρηση

T flip-flop Εναλλακτικά, η λειτουργία τουτ flip-flop μπορεί να περιγραφεί από την εξής χαρακτηριστική εξίσωση: επόμενη = T τρέχουσα

Πρόσθετα χαρακτηριστικά των flip-flops Τα flip-flops τα οποία χρησιμοποιούνται στα σύγχρονα ψηφιακά συστήματα, εκτός από τις εισόδους που ήδη περιγράψαμε, είναι επιθυμητό σε αρκετές περιπτώσεις να περιλαμβάνουν και τα εξής: Ακροδέκτη για ασύγχρονο set (preset), προκειμένου να φορτώνεται στο flip-flop η επιθυμητή (συνήθως αρχική) τιμή Σε αντίθεση με τη λειτουργία (σύγχρονου) set του ίδιου του flip-flop, η ενεργοποίηση της λειτουργίας preset είναι άμεση (ασύγχρονη) Ακροδέκτη για ασύγχρονο reset (clear), προκειμένου να εξασφαλίζεται ο άμεσος (ασύγχρονος) μηδενισμός του περιεχομένου του

Σύμβολα flip-flops Εκτός από τα κυκλωματικά σύμβολα των flip-flops τα οποία ήδη περιγράψαμε, άλλα σύμβολα τα οποία μπορούμε να συναντήσουμε στα σχηματικά διαγράμματα ψηφιακών συστημάτων είναι ενδεικτικά τα εξής: Σύμβολο θετικά πυροδοτούμενου JK flip-flop με ακροδέκτη ασύγχρονου reset J CLK K clr

Σύμβολα flip-flops Σύμβολο αρνητικά πυροδοτούμενου D flip-flop με ακροδέκτη ασύγχρονου reset D CLK clr

Σύμβολα flip-flops Σύμβολο αρνητικά πυροδοτούμενου T flip-flop, με ακροδέκτη ασύγχρονου reset το οποίο ενεργοποιείται με μηδενισμό του αντίστοιχου ακροδέκτη (clr) T CLK clr

Εφαρμογές των flip-flops Τα flip-flops βρίσκουν πληθώρα εφαρμογών, μεταξύ των οποίων συγκαταλέγονται οι εξής: διαιρέτες συχνότητας μνήμες (καταχωρητές registers) καταχωρητές-ολισθητές (shi registers) απαριθμητές (counters) μηχανές καταστάσεων (state machines) Παραδείγματα εφαρμογών των flip-flops θα μελετήσουμε εκτενώς στα μαθήματα που ακολουθούν

Ασκήσεις Άσκηση Δίνονται τα ακόλουθα σήματα Με βάση τα σήματα αυτά (όποια χρειάζονται σε κάθε περίπτωση), να βρείτε τις κυματομορφές εξόδου () για όλους τους τύπους μανδαλωτών και αρνητικά πυροδοτούμενων flip-flops Υποθέστε πως οι μανδαλωτές και τα flip-flops βρίσκονται αρχικά σε κατάσταση reset K ή R J ή S D ή Τ CLK

Ασκήσεις Άσκηση Να βρεθεί ο πίνακας λειτουργίας του ακόλουθου κυκλώματος Σε ποιον τύπο flip-flop αντιστοιχεί; IN J CLK K

Ασκήσεις Άσκηση Δίνεται το κύκλωμα του ακόλουθου σχήματος Να βρεθεί το διάγραμμα χρονισμού του και να εξηγηθεί η χρησιμότητά του J J CLK CLK CLK K K 1