Testovanie IO Testovacie štruktúry Úlohy testovania: hodnotenie kvality technologických operácií, zariadení a činnosti operátorov charakterizáciu vlastností jednotlivých polovodičových prvkov a kontrolu funkčnosti celého IO predpovedanie výťažnosti technologického procesu vývoj a hodnotenie nových procesov a štruktúr rozhodnutie, či je doska vhodná na ďalšie spracovanie rozhodnutie, čo bolo príčinou defektnosti daného prvku Komplexnosť testovania (testovacieho čipu): jednoduchý čip rýchle výsledky, nepokrýva celú paletu možných problémov, zaberá malú plochu a môže prispieť k zvýšeniu výťažnosti komplexný čip dlhší čas na meranie a vyhodnotenie parametrov, je schopný zachytiť väčšinu porúch, zaberá väčšiu plochu, výrazne prispieva k znižovaniu počtu vrátených vadných produktov
Požiadavky na testovanie: Ekonomické a rýchle získanie a spracovanie informácií Preto je potrebné zabezpečiť: meranie musí byť rýchle, takisto extrakcia parametrov a spracovanie výsledkov (redukcia dát, korelácia so špeciálnymi meraniami pre zabezpečenie spoľahlivosti). Vyžaduje to vývoj špecifického softvérového vybavenia testovacie čipy musia byť na doske prístupné multifunkčným testerom pri izbovej teplote (špecifické a referenčné merania na špeciálnych štruktúrach je potrebné robiť v širokom rozsahu teplôt). Kontaktné miesta musia byť prístupné jednou hrotovou kartou, ktorá obvykle obsahuje pole 2-N kontaktov testovacie čipy je potrebné navrhovať modulárne, aby sa dali do neho zakomponovať nové testovacie štruktúry, resp. aby sa dali staré vymeniť za nové testovacie štruktúry musia byť rozmerovo porovnateľné ako funkčné prvky, pretože o vlastnostiach IO často rozhodujú parazitné vlastnosti jednotlivých prvkov, prívodov a vzájomnej izolácie testovacie čipy zaberajú miesto funkčných IO na doske, preto treba vhodne voliť ich plochu a počet
Typy testovacích štruktúr extrakciu vlastností súčiastok kontrolu návrhových pravidiel extrakciu parametrov a kontrolu jednotlivých technologických krokov analýzu náhodných porúch spoľahlivostnú analýzu extrakciu vlastností funkčných IO Odpor Konde Dió Tranzist Test. Testovacia nzátor da or obvo dis pol veľká disk dis pol d štruktúra kr. e plocha r. kr. e Extrakcia vlastností súčiastok X X X X Kontrola návrhových X pravidiel Extrakcia parametrov procesu X X X X X Analýza náhodných porúch X X X X Spoľahlivostná analýza X X X X Extrakcia vlastností obvodov X X X
Testovacie štruktúry pre extrakciu parametrov súčiastok testovacie tranzistory určenie prahového napätia, vodivosti, prenosovej vodivosti, strmosti, podprahového (záverného) prúdu odpory určenie odporu prívodov, kontaktný odpor kondenzátory určenie kvality oxidu, hustoty stavov, náboj v oxide, parazitné kapacity prepojovacích liniek diódy (Schottkyho diódy) otváracie napätia, sériový odpor, záverný (saturačný) prúd, prierazné napätie Extrakcia vybraných parametrov unipolárneho tranzistora z výstuopných a prevodových charakteristík 1 2 µ nzc ox I d = L 2 C ox 4ε sqnaϕ b ( Vg 2ϕ b V fb ) Vd I d n = µ ZC 2L ox ( V V ) 2 g t
Testovacie štruktúry pre kontrolu návrhových pravidiel
Testovacie štruktúry pre hodnotenie technologického procesu krížovo mostíkové štruktúry a štruktúry Van der Pauwa pre hodnotenie plošného odporu a šírky čiary v danej úrovni aktívnej vrstvy, resp. metalizácie štruktúry na meranie merného kontaktného odporu ohmických kontaktov kovu ku Si, poly Si, silicidov (Cox- Strack, TLM) MOS kondenzátory pre určovanie hrúbky oxidu, hustoty stavov na rozhraní, napätia vyrovnaných pásiem, koncentračného profilu diódy pre meranie zvodových prúdov súkrytové odpory pre hodnotenie kvality litografie a súkrytovania masiek MOSFETy a Schottkyho diódy pre meranie a určovanie koncentračných profilov
Meranie merného kontaktného odporu ohmických konaktov metódou TLM (Transmission Line Model) ( l1 / w) Rc R 2 1 = Rs + ( l2 / w) Rc R 2 2 = Rs + R c = ( R l R l )/ ( l l ) 2 1 1 2 2 1 2
Testovacie štruktúry pre spoľahlivostnú analýzu
Testovacie štruktúry pre extrakciu obvodových parametrov invertory pre analýzu prahového napätia, zisku, šumovej imunity kruhové oscilátory pre meranie oscilačnej frekvencie, strát a oneskorenia na hradle. Počet stupňov musí byť nepárny (obvykle sa volí prvočíslo) a dosť veľký na to, aby každý invertor mohol dosiahnuť vysoký aj nízky stav po spínacom cykle
Testovacie štruktúry pre analýzu náhodných chýb meandrový odpor pre analýzu pokrytia schodov hrebeňový odpor pre hodnotenie kvality leptacieho procesu v rôznych metalizačných úrovniach MOS kondenzátory pre analýzu homogénnosti oxidu (pinhole) adresovateľné MOSFETy pre identifikáciu príčin porúch a ich štatistického vyhodnotenia Organizácia a návrh testovacieho čipu všetky testovacie čipy musia byť prístupné jednou kontaktovacou kartou návrh testovacieho čipu musí minimalizovať, že poruchy budú degradovať výsledky návrh má byť modulárny, aby umožnil vymeniť testovacie štruktúry a postupy za novšie.
Testovací čip s kontaktnými plochami po obvode
Testovací čip so spoločnými kontaktami Číslo 1 2 3 4 5 min. min. min. geom. geom. ochudob. geom. ochudob. obohat. poľný Tranzistor min. geom. obohat. Hradlo poly poly poly poly kov Oxid hradlový hradlový poľný poľný poľný
Testovací čip s modulárnym usporiadaním kontaktov
Z Á V E R (Pravidlá pri návrhu testovacieho čipu) použitie pola 2 x N kontaktov, ktoré umožní automatické testovanie knižnice testovacích buniek, ktoré sú navzájom izolované. Štandardizácia umožňuje použitie tých istých testovacích štruktúr v rôznych IO použitie rovnakých návrhových pravidiel ako pri funkčnom IO, hodnoty parazitných parametrov sú dobre emulované. Výnimkou sú len testovacie štruktúry, ktoré sa využívajú na analýzu možností danej teczhnológie pre dosiahnutie minimálnych geometrických rozmerov navrhnutie testovacej štruktúry takým spôsobom, že len kritické miesta a prvky sú citlivé na návrhové pravidlá. Ostatné rozmery, napr. kontaktné miesta, prekrytie metalizácie a pod. sa volia väčšie, aby sa vylúčil vplyv náhodných chýb a štruktúry boli tolerantné voči zlému súkrytovaniu masiek minimalizácia vzájomných interferencií medzi jednotlivými štruktúrami a samostatné prívody k jednotlivým prvkom. Štruktúry, ktorých výsledky majú korelovať treba umiestniť blízko seba použitie 4-terminálových odporov pre meranie plošného odporu a meranie šírky čiary (nezávislé napäťové a prúdové kontakty) použitie stop kanálov kdekoľvek je to len možné, aby boli eliminované povrchové zvodové prúdy použitie merania I ddq prúdu pre meranie a analýzu skratov oxidu, premostenia vodivých spojov, ktorých výskyt závisí od zmenšovania rozmerov