ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

Σχετικά έγγραφα
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων

Σχεδιασμός Ψηφιακών Συστημάτων

HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI. 1 ΗΥ330 - Διάλεξη 7η - Ακολουθιακά Κυκλώματα

Σχεδιασμός Ψηφιακών Συστημάτων

K24 Ψηφιακά Ηλεκτρονικά 9: Flip-Flops

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων

Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων

Ενότητα ΑΡΧΕΣ ΑΚΟΛΟΥΘΙΑΚΗΣ ΛΟΓΙΚΗΣ LATCHES & FLIP-FLOPS

Ακολουθιακά Κυκλώµατα. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο Ακολουθιακά Κυκλώµατα (συν.) Ακολουθιακή Λογική: Έννοια

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο Διάλεξη 8 η : Μηχανές Πεπερασμένων Κaταστάσεων σε FPGAs

7 η διάλεξη Ακολουθιακά Κυκλώματα

Ελίνα Μακρή

ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2008

ΑΣΚΗΣΗ 9. Tα Flip-Flop

Αυγ-13 Ακολουθιακά Κυκλώματα: Μανδαλωτές και Flip-Flops. ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2009.

Χρονισμός Σύγχρονων Κυκλωμάτων, Καταχωρητές και Μανταλωτές. Χειμερινό Εξάμηνο

Ψηφιακά Συστήματα. 7. Κυκλώματα Μνήμης

7.1 Θεωρητική εισαγωγή

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Ακολουθιακή Λογική. Επιμέλεια Διαφανειών: Δ.

ΑΣΚΗΣΗ 7 FLIP - FLOP

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα

Xρονισμός ψηφιακών κυκλωμάτων

Κεφάλαιο 7 ο. Γ. Τσιατούχας. VLSI Technology and Computer Architecture Lab. Ακολουθιακή Λογική 2

Κεφάλαιο 10 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Ακολουθιακή Λογική 2

Σχεδιασμός Ψηφιακών Συστημάτων

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

HY333 Εργαστηριακή Σχεδίαση Ψηφιακών Κυκλωμάτων με εργαλεία Ηλεκτρονικού Σχεδιαστικού Αυτοματισμού.

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Ακολουθιακά Κυκλώματα: Μανδαλωτές και Flip-Flops 1

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ (Τ.Ε.Ι.) ΚΡΗΤΗΣ Τµήµα Εφαρµοσµένης Πληροφορικής & Πολυµέσων. Ψηφιακή Σχεδίαση. Κεφάλαιο 5: Σύγχρονη Ακολουθιακή

Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα

Κυκλώματα αποθήκευσης με ρολόι

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΚΑΡΑΓΚΙΑΟΥΡΗΣ ΝΙΚΟΛΑΟΣ

Ακολουθιακά κυκλώματα: Μανδαλωτές και Flip-Flop. Διάλεξη 6

Κεφάλαιο 1 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. CMOS Κυκλώματα 2

Τεχνικές σχεδιασμού μονοπατιών ολίσθησης

Υλοποίηση λογικών πυλών µε τρανζίστορ MOS. Εισαγωγή στην Ηλεκτρονική

Σχεδίαση κυκλωμάτων ακολουθιακής λογικής

ΨΗΦΙΑΚΗΛΟΓΙΚΗΣΧΕΔΙΑΣΗ

i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)

3 η Θεµατική Ενότητα : Σύγχρονα Ακολουθιακά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

Σχεδίαση Ψηφιακών Συστημάτων

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

Ψηφιακή Σχεδίαση. Δρ. Μηνάς Δασυγένης Εργαστήριο Ψηφιακών Συστημάτων και Αρχιτεκτονικής Υπολογιστών

Πρότυπα Συµβόλων για τις Μονάδες Μνήµης. Άµεση Είσοδοι (Direct Inputs) Χρονικοί Παράµετροι (Flip-Flop Timing Parameters)

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΚΑΤΑΧΩΡΗΤΕΣ ΟΛΙΣΘΗΤΕΣ

ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Πρόγραμμα Μεταπτυχιακών Σπουδών «Πληροφορική και Εφαρμογές»

Άσκηση 3 Ένα νέο είδος flip flop έχει τον ακόλουθο πίνακα αληθείας : I 1 I 0 Q (t+1) Q (t) 1 0 ~Q (t) Κατασκευάστε τον πίνακα

Α. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ

Φόρμα Σχεδιασμού Διάλεξης (ημ/α:15/10/07, έκδοση:0.1 ) 1. Κωδικός Μαθήματος : 2. Α/Α Διάλεξης : 1 1. Τίτλος : 1. Εισαγωγή στην Αρχιτεκτονική Η/Υ

w x y Υλοποίηση της F(w,x,y,z) με πολυπλέκτη 8-σε-1

Ψηφιακή Λογική και Σχεδίαση

Σχεδίαση της Μονάδας Ελέγχου

Μικροηλεκτρονική - VLSI

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Κεφάλαιο 6. Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα

Εργαστήριο Οργάνωσης Η/Υ. Δαδαλιάρης Αντώνιος

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Καθιερωµένα Γραφικά Σύµβολα. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο 2005

ΚΕΦΑΛΑΙΟ 3 ο Αλγεβρα BOOLE και Λογικές Πύλες

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

Κεφάλαιο 9 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. CMOS Λογικές ομές 2

Άδεια Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε άδειες χρήσης Creative Commons. Για εκπαιδευτικό υλικό, όπως εικόνες, που υπόκειται σε άδεια

Ασύγχρονοι Απαριθμητές. Διάλεξη 7

Προγραμματισμός Ηλεκτρονικών Υπολογιστών 1

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers)

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

ΒΑΣΙΚΕΣ ΑΡΧΕΣ ΨΗΦΙΑΚΗΣ ΤΕΧΝΟΛΟΓΙΑΣ. Κεφάλαιο 3

ΠΛΗ10 Κεφάλαιο 2. ΠΛH10 Εισαγωγή στην Πληροφορική: Τόμος Α Κεφάλαιο: : Αριθμητική περιοχή της ALU 2.5: Κυκλώματα Υπολογιστών

Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Ανάλυση Ακολουθιακών Κυκλωμάτων 1

Εισαγωγή στην πληροφορική

«Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων» Χειμερινό εξάμηνο Ακολουθιακός Κώδικας

ΕΙΣΑΓΩΓΙΚΟ ΕΓΧΕΙΡΙ ΙΟ ΓΙΑ ΣΧΕ ΙΑΣΜΟ ΜΕ ΧΡΗΣΗ ΤΗΣ ΓΛΩΣΣΑΣ VHDL

ΑΣΚΗΣΗ 1 ΛΟΓΙΚΕΣ ΠΥΛΕΣ

Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ ΠΑΤΡΑ

Σχεδίαση Βασικών Κυκλωµάτων. Χρ. Καβουσιανός. Επίκουρος Καθηγητής

ΠΕΡΙΕΧΟΜΕΝΑ ΠΕΡΙΕΧΟΜΕΝΑ.3 ΑΣΥΓΧΡΟΝΟΣ ΔYΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.5 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.7 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ ΜΕ LATCH.

Πανεπιστήµιο Κύπρου DEPARTMENT OF COMPUTER SCIENCE

βαθµίδων µε D FLIP-FLOP. Μονάδες 5

Ψηφιακά Κυκλώματα (2 ο μέρος) ΜΥΥ-106 Εισαγωγή στους Η/Υ και στην Πληροφορική

3. ΛΟΓΙΚΕΣ ΠΡΑΞΕΙΣ & ΛΟΓΙΚΕΣ ΠΥΛΕΣ

Ψηφιακή Λογική Σχεδίαση

Μετρητής Ριπής ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ. Αναφορά 9 ης. εργαστηριακής άσκησης: ΑΦΡΟΔΙΤΗ ΤΟΥΦΑ Α.Μ.:

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων

Στοιχεία Μνήμης, JKκαιD (Flip-Flops) Μετρητής Ριπής (Ripple Counter)

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 2 ΛΟΓΙΚΕΣ ΠΥΛΕΣ OR, NOR, XOR

8. Στοιχεία μνήμης. Οι δυο έξοδοι του FF είναι συμπληρωματικές σημειώνονται δε σαν. Όταν αναφερόμαστε στο FF εννοούμε πάντα την κανονική έξοδο Q.

σύνθεση και απλοποίησή τους θεωρήµατα της άλγεβρας Boole, αξιώµατα του Huntington, κλπ.

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

Πρόγραμμα Επικαιροποίησης Γνώσεων Αποφοίτων. Διδάσκοντες

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

Εργαστήριο Ψηφιακής Σχεδίασης

ΗΥ220: Εργαστήριο σχεδίασης ψηφιακών κυκλωμάτων Χριστόφορος Κάχρης

Ψηφιακά Συστήματα. 3. Λογικές Πράξεις & Λογικές Πύλες

Δυαδικές Μονάδες Μνήμης: Μανδαλωτής SR, D και JK Flip-Flops Σχεδιασμός Μετρητής Ριπής

ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

Εισαγωγή στα κυκλώµατα CMOS 2

Transcript:

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων Χειμερινό Εξάμηνο 2017-2018 Λογικές Πύλες, Στοιχεία Μνήμης, Συνδυαστική Λογική και Κυματομορφές ΗΥ220 - Βασίλης Παπαευσταθίου & Γιώργος Καλοκαιρινός 1

Τα βασικά της Ψηφιακής Σχεδίασης Λογικές Πύλες ND, OR, NOT, NND, NOR, XOR, XNOR Στοιχεία μνήμης Μανταλωτής RS, Μανταλωτής D, Ακμοπυροδότητο D Flip-Flop Συνδυαστική Λογική Απλή Λογική με Ρολόι Κυματομορφές ΗΥ220 - Βασίλης Παπαευσταθίου & Γιώργος Καλοκαιρινός 2

Πύλη ΚΑΙ (ND) Πύλη ΚΑΙ (ND) = ή = Πίνακας Αληθείας (Truth Table) 0 0 0 0 1 0 1 0 0 1 1 1 Πύλη ND 2 εισόδων Πύλη ND 3 εισόδων ΗΥ220 - Βασίλης Παπαευσταθίου & Γιώργος Καλοκαιρινός 3

Πύλη Ή (OR) Πύλη Η (OR) = + Πίνακας Αληθείας 0 0 0 0 1 1 1 0 1 1 1 1 Πύλη OR 2 εισόδων Πύλη OR 3 εισόδων ΗΥ220 - Βασίλης Παπαευσταθίου & Γιώργος Καλοκαιρινός 4

Πύλη ΟΧΙ (ΝΟΤ) Πύλη ΟΧΙ (NOT) ή Αντιστροφέας (Inverter) = Πίνακας Αληθείας 0 1 1 0 ΗΥ220 - Βασίλης Παπαευσταθίου & Γιώργος Καλοκαιρινός 5

Πύλη ΟΧΙ-ΚΑΙ (NND) Πύλη ΟΧΙ-ΚΑΙ (NND) = () Πίνακας Αληθείας 0 0 1 0 1 1 1 0 1 1 1 0 Πύλη NND 2 εισόδων Πύλη NND 3 εισόδων ΗΥ220 - Βασίλης Παπαευσταθίου & Γιώργος Καλοκαιρινός 6

Πύλη ΟΥΤΕ (NOR) Πύλη ΟΥΤΕ (NOR) = (+) Πίνακας Αληθείας 0 0 1 0 1 0 1 0 0 1 1 0 Πύλη NOR 2 εισόδων Πύλη NOR 3 εισόδων ΗΥ220 - Βασίλης Παπαευσταθίου & Γιώργος Καλοκαιρινός 7

Πύλη Αποκλειστικού-Ή (XOR) Πύλη Αποκλειστικού- Η (XOR Exclusive OR) = Å = + Πίνακας Αληθείας 0 0 0 0 1 1 1 0 1 1 1 0 Πύλη XOR 2 εισόδων Πύλη XOR 3 εισόδων ΗΥ220 - Βασίλης Παπαευσταθίου & Γιώργος Καλοκαιρινός 8

Πύλη Αποκλειστικού-ΟΥΤΕ (XNOR) Πύλη Αποκλειστικού-ΟΥΤΕ (XNOR Exclusive NOR) ή Πύλη Ισότητας = = + Πίνακας Αληθείας 0 0 1 0 1 0 1 0 0 1 1 1 Πύλη XNOR 2 εισόδων Πύλη XNOR 3 εισόδων ΗΥ220 - Βασίλης Παπαευσταθίου & Γιώργος Καλοκαιρινός 9

Μανταλωτής RS (RS Latch) Στοιχείο μνήμης (Flip-Flop) Latch Set and Reset inputs Πίνακας Αληθείας S R Q Q S R Q Q 0 1 0 1 1 0 1 0 0 0 Q t-1 Q t-1 1 1?? ΗΥ220 - Βασίλης Παπαευσταθίου & Γιώργος Καλοκαιρινός 10

Μανταλωτής D (D Latch) Στοιχείο μνήμης (Flip-Flop) Latch Data and Load inputs Πίνακας Αληθείας D (Data) Q Q D Ld Q Q 0 0 Q t-1 Q t-1 0 1 0 1 Ld (Load) 1 0 Q t-1 Q t-1 1 1 1 0 ΗΥ220 - Βασίλης Παπαευσταθίου & Γιώργος Καλοκαιρινός 11

Ακμοπυροδότητο D Flip-Flop Στοιχείο μνήμης (Flip Flop) D Flip Flop Master Slave Latches Εσωτερικά Ακμοπυροδότητο (edge-triggered) Το πιο ευρέως χρησιμοποιούμενο Data and lock inputs Αποθηκεύει την τιμή του D μόνο κατά την ακμή του ρολογιού (συνήθως τη θετική) Q t+1 = D t Απαιτεί χρόνο αποκατάστασης (Setup) και συγκράτησης (Hold) των δεδομένων εισόδου D lk (lock) Q Η λέξη Flip-Flop είναι ταυτισμένη με το ακμοπυροδότητο D Flip-Flop ΗΥ220 - Βασίλης Παπαευσταθίου & Γιώργος Καλοκαιρινός 12

Περιορισμοί Setup και Hold T c2q lk T su T hd D Q Η είσοδος D πρέπει να μείνει σταθερή τουλάχιστον για χρόνο T su (setup time) πριν την ακμή του ρολογιού και τουλάχιστον T hd (hold time) μετά την ακμή. Η έξοδος Q αλλάζει λίγο μετά την ακμή του ρολογιού (Τ c2q ) Αναλυτικότερα για το D Flip-Flop σε επόμενες διαλέξεις ΗΥ220 - Βασίλης Παπαευσταθίου & Γιώργος Καλοκαιρινός 13

Συνδυαστική Λογική (ombinational Logic) Οι έξοδοι εξαρτώνται μόνο από τις τρέχουσες εισόδους Δεν περιέχουν στοιχεία μνήμης (flip-flops) Χρησιμοποιούνται κυρίως οι βασικές λογικές πύλες που είδαμε (ND, OR, NOT, NND, XOR κτλ) και συνδέονται μεταξύ τους με καλώδια. Οι πύλες και τα καλώδια έχουν χρονική καθυστέρηση Στην τεχνολογία MOS τα υλικά και τα καλώδια έχουν αντιστάσεις και χωρητικότητες ΗΥ220 - Βασίλης Παπαευσταθίου & Γιώργος Καλοκαιρινός 14

Παράδειγμα Συνδυαστικής Λογικής 2 πύλες ND, 1 OR και 1 αντιστροφέας = + Σας θυμίζει τίποτα? Α Β Ένας απλός πολυπλέκτης 2 σε 1 0 1 ΗΥ220 - Βασίλης Παπαευσταθίου & Γιώργος Καλοκαιρινός 15

Οι πύλες έχουν καθυστέρηση!!! Α Β tmp Α Β 0 5 10 15 20 25 ns tmp Έστω καθυστερήσεις: T and = 2ns και T or = 1ns έστω ότι τα καλώδια δεν έχουν καθυστέρηση 3 μονοπάτια (paths) προς την έξοδο: è, ( 1 ns ) è tmp è ( 3 ns ) è tmp è ( 3 ns ) Η συμπεριφορά του κυκλώματος φαίνεται στις κυματομορφές (waveforms) ΗΥ220 - Βασίλης Παπαευσταθίου & Γιώργος Καλοκαιρινός 16

Απλή Λογική με ρολόι Α Β lk Q lk Α Β 0 5 10 15 20 25 ns Q T clk = 10 ns Τ and = 2 ns, T or = 1 ns T c2q = 2 ns, T su = 1 ns, T hd = 0.5 ns Ικανοποιούνται οι περιορισμοί Setup και Hold του Flip-Flop? ΟΚ Παραβίαση Άγνωστη Τιμή ΗΥ220 - Βασίλης Παπαευσταθίου & Γιώργος Καλοκαιρινός 17