Λογικά Ψθφιακά Κυκλϊματα

Λογικά Ψθφιακά Κυκλϊματα Δρ. Χρήστος Ηλιούδης

Θζματα διάλεξησ Βαςικεσ λογικεσ ςυναρτηςεισ Βαςικεσ πυλεσ Συνθετεσ πυλεσ ςυνδυαςτικά κυκλώματα 2

λογικά ψθφιακά κυκλϊματα Ονομάηουμε λογικά ψθφιακά κυκλϊματα, αυτά που υλοποιοφνται με τθ βοικεια δίτιμων ςτοιχείων (ςτοιχεία δφο καταςτάςεων) και ςυνδυάηονται με τθ βοικεια λογικϊν ςυναρτιςεων Για τθν δθμιουργία των λογικϊν κυκλωμάτων ςυνεργάςτθκαν θ επιςτιμθ τθσ φυςικισ με τθν καταςκευι των θμιαγωγϊν και θ μακθματικι επιςτιμθ με τθν Άλγεβρα Bοοle. 3

Άλγεβρα Βοοle: η θεωρητική βάςη των λογικών κυκλωμάτων Η άλγεβρα Βοοle ορίηεται επάνω ςτο ςφνολο Α ={0,1}. Ιςχφει θ πράξθ τθσ ιςότητασ και οι παρακάτω πράξεισ: α) Η πράξθ «λογικό Η» (OR), ςυμβολίηεται με V ι + β) Η πράξθ «λογικό ΚΑΙ» (AND), ςυμβολίηεται Λ ι γ) Η πράξθ τθσ αντιςτροφισ ι του ςυμπλθρϊματοσ (NOT) ςυμβολίηεται με ι 4

λογικζσ προτάςεισ, λογικζσ πράξεισ Τα αξιϊματα αυτά ςχθματίηουν τθν άλγεβρα Boole τα ςτοιχεία τθσ οποίασ είναι λογικέσ προτάςεισ οι οποίεσ ςυνδζονται μεταξφ τουσ με τισ λογικέσ πράξεισ ( λογικι πρόςκεςθ, λογικόσ πολλαπλαςιαςμόσ και λογικι αντιςτροφι). Κάκε λογικι πρόταςθ είναι αλθκισ ( τιμι 1), ι ψευδισ (τιμι 0). 5

λογικι ςυνάρτθςθ Ονομάηουμε λογικι ςυνάρτθςθ F μια απεικόνιςθ του ςυνόλου Β ςτο ςφνολο Α = {0,1}. Ρ.χ. Συνάρτθςθ Χ = F(α,β) = α Λ β είναι το λογικό γινόμενο του α επί το β. Θα ζχουμε Χ = 1 αν α = 1 και ταυτόχρονα β = 1 ενϊ για οποιοδιποτε ςυνδυαςμό τιμϊν α και β κα ζχουμε Χ = 0. 6

Βαςικεσ λογικεσ ςυναρτθςεισ F(α,β) = α OR β= α + β OR F(α,β) = α AND β= α β AND F(α) = NOT(α) = α NOT F(α,β) = ΝΟΤ (α AND β) = NOT(α) OR NOT(β) NAND F(α,β) = ΝΟΤ (α OR β) = (ΝΟΤ(α) AND NOT (β)) NOR F(α,β) = (ΝΟΤ(α) AND β) OR (α AND NOT(β)) XOR 7

Ρίνακασ αλικειασ των βαςικϊν ςυναρτιςεων α β α AND β α OR β NOT (α) α ΝAND β α NOR β XOR 0 0 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 1 1 0 0 0 0 8

Ψηφιακζσ Λογικζσ Πφλεσ Οι λογικζσ ςυναρτιςεισ είναι δυνατόν να υλοποιθκοφν με θλεκτρονικά λογικά κυκλϊματα Τα θλεκτρονικά κυκλϊματα που μποροφν να εκτελζςουν τισ βαςικζσ πράξεισ τθσ άλγεβρασ Boole ονομάηονται πφλεσ (gates) Οι δφο τιμζσ τθσ άλγεβρασ Boole αντιςτοιχοφν ςυνικωσ ςε δφο επίπεδα τάςθσ (π.χ. το λογικό 1 ςτθν τάςθ +5V, ενϊ το λογικό 0 ςε τάςθ 0 V)

Βαςικζσ Ψηφιακζσ Λογικζσ Πφλεσ AND KAI OR H F = x y F = x+y x y F 0 0 0 0 1 0 1 0 0 1 1 1 x y F 0 0 0 0 1 1 1 0 1 1 1 1

Βαςικζσ Ψηφιακζσ Λογικζσ Πφλεσ NOT OXI F = x x F 0 1 1 0 Απομονωηής Buffer F = x x F 0 0 1 1

Σφνθετεσ Πφλεσ NAND OXI KAI F = (xy) x y F 0 0 1 0 1 1 1 0 1 1 1 0 NOR OYTE F = (x+y) x y F 0 0 1 0 1 0 1 0 0 1 1 0

Σφνθετεσ Πφλεσ XOR Αποκλειζηικό Η F = xy +x y = x y x y F 0 0 0 0 1 1 1 0 1 1 1 0 ΦΝΟR Αποκλειζηικό ΟΥΤΕ F = xy + x y = x y x y F 0 0 1 0 1 0 1 0 0 1 1 1

Ρολλζσ τεχνολογίεσ καταςκευισ λογικϊν κυκλωμάτων απαιτοφν όςον το δυνατόν λιγότερεσ λογικζσ πφλεσ για τθν υλοποίθςθ των ςυνκετων κυκλωμάτων. Πλεσ οι βαςικζσ πφλεσ μποροφν να καταςκευαςτοφν μόνο από μια ςφνκετθ πφλθ. 14

καταςκευι των τριϊν βαςικϊν πυλϊν με ςυνδυαςμοφσ τθσ πφλθσ NAND Υλοποίθςθ πφλθσ ΝΟΤ Υλοποίθςθ πφλθσ AND Υλοποίθςθ πφλθσ OR 15

ςυνδυαςτικό ψθφιακό κφκλωμα Σε ζνα ςυνδυαςτικό ψθφιακό κφκλωμα (Combinational circuit) θ ζξοδοσ z είναι ςυνάρτθςθ μόνο τθσ κατάςταςθσ τθσ ειςόδου z = f(x) 16

ςυνδυαςτικό κφκλωμα Ζνα ςυνδυαςτικό κφκλωμα είναι μια γενικευμζνθ πφλθ με m ειςόδουσ και n εξόδουσ. Δεν ζχει ςτοιχεία μνιμθσ, δθλαδι οι τιμζσ ςτισ εξόδουσ εξαρτϊνται αποκλειςτικά από τισ τιμζσ των ειςόδων. Για τθν καταςκευι ενόσ ςυνδυαςτικοφ κυκλϊματοσ που εκτελεί μια επικυμθτι λειτουργία πρζπει να ςυνδυάςουμε ζναν αρικμό από πφλεσ. Ο ελάχιςτοσ αρικμόσ πυλϊν μασ εξαςφαλίηει μεγαλφτερθ ταχφτθτα και μικρότερθ κατανάλωςθ θλεκτρικισ ιςχφοσ 17

Συνδυαςτικά Κυκλώματα Για τθ ςχεδίαςθ ςυνδυαςτικϊν κυκλωμάτων με ςχετικά χαμθλό αρικμό ειςόδων ακολουκοφνται τα εξισ βιματα: 1. Καταςκευι του πίνακα αλθκείασ (ΡΑ) από τα δεδομζνα του προβλιματοσ 2. Εξαγωγι τθσ λογικισ ςυνάρτθςθσ από τον ΡΑ 3. Απλοποίθςθ τθσ λογικισ ςυνάρτθςθσ 4. Σχεδίαςθ του λογικοφ διαγράμματοσ με χριςθ βαςικϊν πυλϊν 5. Τα μπλοκ λογικισ που υλοποιοφν μία ςυνάρτθςθ μποροφν να χρθςιμοποιθκοφν ωσ δομικά μπλοκ για μια άλλθ ςυνάρτθςθ

Συνδυαςτικά Κυκλώματα οι θμιακροιςτζσ (half Adder), οι ακροιςτζσ (full adder), οι κωδικοποιθτζσ (encoder), οι αποκωδικοποιθτζσ (decoder), οι πολυπλζκτεσ (multiplexer), οι αποπολυπλζκτεσ (demultiplexer), διάδρομοι(bus) θ μονάδα αρικμθτικισ και λογικισ (ALU ) 19

Ακολουθιακά λογικά κυκλώματα Στα ακολουκιακά κφκλωμα ι ζξοδοσ (οι ζξοδοι) είναι ςυνάρτθςθ: τθσ ειςόδου (των ειςόδων) και τθσ κατάςταςθσ του κυκλϊματοσ πριν από τθν χρονικι ςτιγμι τθσ εφαρμογισ τθσ ειςόδου. Διακζτουν ςτοιχεία μνιμθσ ςτα οποία αποκθκεφεται κάκε φορά θ κατάςταςθ του κυκλϊματοσ 20

Ακολουκιακά Κυκλϊματα Δρ. Χρήστος Ηλιούδης

Θζματα διάλεξησ latches και flip-flops ολοκλθρωμζνο κφκλωμα 22

Συνδυαςτικά και ακολουκιακά κυκλϊματα Στα ςυνδυαςτικά κυκλϊματα θ τιμι τθσ εξόδου εξαρτάται από τισ τιμζσ των ειςόδων Στα ακολουκιακά κυκλϊματα θ τιμι εξόδου εξαρτάται από τισ τιμζσ των ειςόδων κακϊσ και τισ προηγοφμενεσ τιμζσ ειςόδου, δηλαδή από την τρζχουςα κατάςταςθ του κυκλϊματοσ Χρονιςμόσ Τα ακολουκιακά κυκλϊματα διακζτουν μνήμη. Τζτοια κυκλϊματα χρθςιμοποιοφνται για τθν υλοποίθςθ τθσ μνιμθσ και των καταχωρθτϊν ςε ζνα υπολογιςτικό ςφςτθμα.

latches και flip-flops Τα latches και τα flip-flops αποτελοφν τα βαςικά δομικά υλικά των ακολουκιακϊν κυκλωμάτων. Οι πφλεσ καταςκευάηονται από τρανηίςτορ ενϊ τα latches καταςκευάηονται από πφλεσ και τα flip-flops από latches. Τα flip-flops χρονίηονται από το ςιμα ενόσ ρολογιοφ ενόσ τα latches όχι 24

SR-latch μζκοδο τθσ επανάδραςθσ (feed-back) καταςκευάηουμε βρόγχουσ ςτο διάγραμμα του κυκλϊματοσ ζτςι ϊςτε πλθροφορίεσ εξόδου να επανατροφοδοτοφν το κφκλωμα αποηελείηαι από δύο NOR πύλες και έχει δύο ειζόδους S (set) R (reset) και μία έξοδο X. Το latch αυηό ονομάζεηαι SR-latch ή Set- Reset-latch 25

Ιςτορία των τιμϊν ειςόδου Οι τιμζσ ςτθν είςοδο δεν μποροφν ποτζ να είναι ταυτόχρονα 1. Η τιμι Χ εξαρτάται από τθν ιςτορία των τιμϊν ειςόδου αν παλαιά τιμή του Χ=0, τότε νζα τιμή του Χ=0, Αν παλαιά τιμή του Χ=1, τότε νζα τιμή του Χ=1 26

SR-latch: διαδικαςία SET Ριζηουμε το πλικτρο S (S=1 και R=0), με παλαιά τιμι Χ=1, τότε ζχουμε Χ=1 και ζχουμε S=1. Τθν ίδια τιμι κα παίρναμε ( Χ=1) ακόμθ και αν θ παλαιά τιμι το Χ ιταν μθδζν, και αυτό γιατί θ πφλθ NOR δίνει μθδζν και για το ηεφγοσ(1,1) και για το ηεφγοσ (1,0). Ξαναπιζηουμε το πλικτρο S και ζχουμε S=0, ενϊ το R παραμζνει μθδζν. Ραρατθροφμε ότι το Χ παραμζνει 1. Το κφκλωμα λοιπόν κυμάται ότι κάποια ςτιγμι πατικθκε το πλικτρο S και αυτό κα το κυμάται όςο το πλικτρο R παραμζνει μθδζν, ανεξάρτθτα από το πόςεσ φορζσ κα πατθκεί το πλικτρο S. Το κφκλωμα τίκεται ςε κατάςταςθ ζνα όταν πατθκεί το πλικτρο SET και κα παραμείνει ςτθν κατάςταςθ αυτι μζχρι να πατθκεί το πλικτρο RESET, όποτε κα μεταπζςει ςτθν κατάςταςθ μηδζν 27

SR-latch: διαδικαςία RESET Ριζηουμε το πλικτρο RESET, ςθμαίνει R=1 και υποχρεωτικά S=0. Ραίρνουμε Χ=0 Ριζηουμε ξανά το πλικτρο R (R=0, S=0) και παρατθροφμε ότι θ τιμι Χ παραμζνει αναλλοίωτθ, δθλαδι μθδζν. Διαδικαςία RESET: Το κφκλωμα κυμάται ότι κάποια ςτιγμι πατικθκε το πλικτρο R και αυτό κα το κυμάται όςο το πλικτρο S παραμζνει μθδζν, ανεξάρτθτα από το πόςεσ φορζσ κα πατθκεί το πλικτρο R. 28

SR-latch Με τθ ςυςκευι αυτι μποροφμε να ςυγκρατιςουμε (μανδαλϊςουμε) τθν τιμι 1 ι 0 ανάλογα με το πιο πλικτρο κα πατιςουμε 29

Σφγχρονο κφκλωμα - χρονιςμόσ Ζνα κφκλωμα ονομάηεται ςφγχρονο όταν οι τιμζσ ςτθν ζξοδο μεταβάλλονται ταυτόχρονα με τον κτφπο ενόσ ρολογιοφ. Ο κτφποσ αυτόσ παράγεται από ζνα κφκλωμα που λζγεται clock και ζχει ςαν ςτόχο να χρονίηει όλα τα κυκλϊματα που ζχει ςτθ δικαιοδοςία του. Πταν λζμε ότι ζχουμε ζνα επεξεργαςτι 500 MHz αυτό ςθμαίνει ότι ο επεξεργαςτισ χρονίηεται από ζνα ρολόι που κτυπά κάκε 5 nanoseconds 30

D-flip-flop 31

D-flip-flop: ςτοιχείο μνιμθσ Το D-flip-flop ζχει ςαν αποςτολι να ςυλλαμβάνει τθν τιμι ςτθν είςοδο και να τθν οδθγεί ςτθν ζξοδο, τθν ςτιγμι που το ςιμα ρολογιοφ γίνεται ζνα από μηδζν (κτφποσ). Σε κάκε άλλθ περίπτωςθ το ςιμα ςτθ είςοδο αγνοείται. κατά τθν διάρκεια ενόσ κτφπου, αποκθκεφεται ςτο κφκλωμα θ τιμι που υπάρχει ςτθν είςοδο D και παραμζνει ςε αυτό μζχρι τον επόμενο κτφπο και εφόςον θ τιμι ςτθν είςοδο D αλλάξει. Ζνα D-flip-flop λοιπόν είναι ζνα ςτοιχείο μνιμθσ 32

ςφγχρονα ακολουκιακά κυκλϊματα Από τα ποιο γνωςτά ςφγχρονα ακολουκιακά κυκλϊματα είναι: ο καταχωρθτισ (Register) ο μετρθτισ (Counter) και ο ςυςςωρευτισ (Accumulator). Η μνιμθ είναι ζνα μθ ςφγχρονο ακολουκιακό κφκλωμα. 33

ολοκλθρωμζνο κφκλωμα ολοκλθρωμζνο κφκλωμα (Ιntegrated Circuit) ι ψθφίδα (Chip) και ζχει μζγεκοσ μερικϊν τετραγωνικϊν χιλιοςτϊν. Συλλογι από πφλεσ διαςυνδεδεμζνεσ ςτο κφκλωμα Κεραμικό ι πλαςτικό περίβλθμα Ακροδζκτεσ (pins) 34

Οι βαςικζσ ςυςκευαςίεσ που υπάρχουν DIP(Dual In-line Package) SIP (Single In-line Package) SIMM (Single In-line Memory Module) DIMM (Dual In-line Memory Module) PGA (Pin Grid Array) PPGA (Plastic Pin Grid Array) CPGA (Ceramic Pin Grid Arrays 35

Συςκευαςίεσ ολοκλθρωμζνων 36

Ολοκλιρωςθ Μικρή κλίμακα ολοκλήρωςησ (Small Scale Intergration ή SSI). Τζτοια κυκλϊματα φζρουν το πολφ 100 θλεκτρονικά εξαρτιματα. Μζςησ κλίμακα ολοκλήρωςησ (Medium Scale Intergration ή MSI). Από 100 ζωσ 3000. Μεγάλη κλίμα ολοκλήρωςησ (Large Scale Intergration ή LSI). Από 3.000 ζωσ 100.000 εξαρτιματα. Πολφ μεγάλη κλίμακα ολοκλήρωςησ ( Very Large Scale Intergration ή VLSI). Από 100.000 ζωσ 1.000.000 εξαρτιματα. Υπζρ μεγάλη κλίμακα ολοκλήρωςησ (Ultra Large Scale Integration ή ULSI). Ρζρα από 1.000.000 εξαρτιματα ανά ψθφίδα, 37

οικογζνειεσ ολοκλθρωμζνων κυκλωμάτων RTL (Resistor Tranzistor Logic) DTL (Diode Tranzistor ogic) TTL (Tranzistor Logic) ECL (Emitter Coupled Logic) I2L (Integrated Injection Logic) MOS (Metal Oxide Semiconductor) HMOS (High Density-speed Metal Oxide Semiconductor) CMOS ( Complementary Metal Oxide Semiconductor) GaAs (Gallium Arsenide). 38

Ρλακζτεσ: Printed Circuit Board Τα ολοκλθρωμζνα κυκλϊματα τοποκετοφνται επάνω ςε λεπτζσ πλακζτεσ από μονωτικό υλικό οι οποίεσ φζρουν ενςωματωμζνεσ τισ μεταλλικζσ ςυνδζςεισ των κυκλωμάτων. Οι πλακζτεσ ονομάηονται PCB (Printed Circuit Board) και διακρίνονται ςε motherboard (μθτρικζσ κάρτεσ) και expansion board (κάρτεσ επζκταςθσ). 39

Μθτρικζσ Στισ μθτρικζσ τοποκετείται ο επεξεργαςτισ, θ μνιμθ, το ρόλοι, τo BIOS (Basic Input-Output System), οι ςειριακζσ και οι παράλλθλεσ κφρεσ, και οι controllers των δίςκων. Επίςθσ υπάρχουν οι υποδοχζσ για τθν τοποκζτθςθ των καρτϊν επζκταςθσ. 40

Ερωτιςεισ - ςυηιτθςθ

Ερωτιςεισ - ςυηιτθςθ