ΠΑΝΕΠΙΣΗΜΙΟ ΠΑΣΡΩΝ ΤΜΗΜΑ ΗΛΕΚΤΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΤΕΧΝΟΛΟΓΙΑΣ ΥΡΟΛΟΓΙΣΤΩΝ. Εργαςτιριο Θεωρθτικισ Ηλεκτροτεχνίασ και Ραραγωγισ Β'

Transcript

1 1 ΠΑΝΕΠΙΣΗΜΙΟ ΠΑΣΡΩΝ ΤΜΗΜΑ ΗΛΕΚΤΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΤΕΧΝΟΛΟΓΙΑΣ ΥΡΟΛΟΓΙΣΤΩΝ Τομζασ: Τθλεπικοινωνιϊν & Τεχνολογίασ Ρλθροφορίασ Εργαςτιριο Θεωρθτικισ Ηλεκτροτεχνίασ και Ραραγωγισ Β' Διπλωματικι Εργαςία τθσ Φοιτιτριασ του Τμιματοσ Ηλεκτρολόγων Μθχανικϊν και Τεχνολογίασ Υπολογιςτϊν τθσ Ρολυτεχνικισ Σχολισ του Ρανεπιςτθμίου Ρατρϊν: Μαρίνασ Κορδϊνη Α. Μ. : 5992 Θζμα: «χεδίαςη και υλοποίηςη ενόσ LDPC αποκωδικοποιητή για DVB-S2 ςυςτήματα» Επιβλζπων: Αντωνακόπουλοσ Θεόδωροσ Ράτρα, Ιοφλιοσ 2009

2 2 ΠΙΣΟΠΟΙΗΗ Ριςτοποιείται ότι θ διπλωματικι εργαςία με κζμα: χεδίαςη και υλοποίηςη ενόσ LDPC αποκωδικοποιητή για DVB-S2 ςυςτήματα τθσ Φοιτιτριασ του Τμιματοσ Ηλεκτρολόγων Μθχανικϊν και Τεχνολογίασ Υπολογιςτϊν: Μαρίνασ Κορδϊνη Α. Μ. : 5992 Ραρουςιάςτθκε δθμόςια και εξετάςτθκε ςτο τμιμα Ηλεκτρολόγων μθχανικϊν και Τεχνολογίασ Υπολογιςτϊν ςτισ: 10/07/2009 Ο Επιβλζπων, Ο διευκυντισ του τομζα,......

3 3 Αριθμόσ Διπλωματικήσ εργαςίασ: Σίτλοσ: χεδίαςη και υλοποίηςη ενόσ LDPC αποκωδικοποιητή για DVB-S2 ςυςτήματα Φοιτήτρια: Μαρίνα Κορδϊνθ Επιβλζπων: Αντωνακόπουλοσ Θεόδωροσ

4 4

5 5 Περίληψη Tα ςφγχρονα τθλεπικοινωνιακά ςυςτιματα ζχουν υιοκετιςει κϊδικεσ διόρκωςθσ λακϊν με ςτόχο να αυξιςουν τθσ αξιοπιςτία των ςυςτθμάτων κατά τθ μετάδοςθ πλθροφορίασ. Οι LDPC (Low-Density-Parity-Check codes) κϊδικεσ είναι μία κατθγορία κωδίκων που πρόςφατα άρχιςαν να απαςχολοφν τθν επιςτθμονικι κοινότθτα κι αυτό γιατί διακζτουν εξαιρετικζσ επιδόςεισ. Οι κϊδικεσ αυτοί είναι γραμμικοί block κϊδικεσ με απόδοςθ πολφ κοντά ςτο όριο του Shannon. Επιπλζον, ο εφκολοσ παραλλθλιςμόσ τθσ διαδικαςίασ αποκωδικοποίθςισ τουσ, τουσ κακιςτά κατάλλθλουσ για υλοποίθςθ ςε υλικό. Στθν παροφςα διπλωματικι μελετικθκαν αρχικά τα ιδιαίτερα χαρακτθριςτικά και οι παράμετροι των κωδίκων αυτϊν. Ο ςτόχοσ ιταν να ςχεδιαςτεί ζνασ αποκωδικοποιθτισ που να υποςτθρίηει τα χαρακτθριςτικά των LDPC κωδίκων που ζχουν υιοκετθκεί από το DVB- S2. Με αυτό το ςτόχο υλοποιικθκε ςτο System Generator(εργαλείο του Xilinx) ζνασ θμιπαράλλθλοσ αποκωδικοποιθτισ. Η θμιπαράλλθλθ αρχιτεκτονικι επιτρζπει καταλαμβάνοντασ μικρι περιοχι του υλικοφ να δθμιουργθκεί ζνασ αποκωδικοποιθτισ που να είναι εφικτό να χρθςιμοποιείται από οποιοδιποτε κϊδικα με χριςθ των ίδιων λειτουργικϊν μονάδων και διαφορετικϊν μονάδων ελζγχου. Στθν αποκωδικοποίθςθ χρθςιμοποιικθκε ο Min-Sum αλγόρικμοσ κακϊσ αυτόσ προςφζρει χαμθλι πολυπλοκότθτα χωρίσ να κυςιάηει αρκετά ςε επίπεδο απόδοςθσ. Η ςωςτι λειτουργία ολόκλθρου του ςχεδιαςμοφ επιβεβαιϊκθκε με εξομοιϊςεισ ςτθ Matlab.

6 6

7 7 Abstract Modern telecommunication systems have adopted error correction codes in order tor improve the reliability during information transmission. LDPC (Low-Density-Parity-Check codes) are a special group of codes with extremely good performance. These codes are linear block codes with performance near to the theoretical Shannon limit. Furthermore, the fact that the procedure of the decoding is easily parallelism makes them suitable for implementation on hardware. At the beginning of this thesis, the special characteristics and the parameters of these codes were stated. The main aim was to design a decoder that can be used for the DVB-S2 system. So, it was designed at System Generator a semi parallel decoder. The implementation of this architecture allows every code (block size, code rate) to be decoded, using the same functional units and different control units. Moreover this implementation requires small area but it is not possible to succeed high throughput. For the decoding process, Min-Sum Algorithm has been used, as it is the less complex algorithm for hardware implementations.the design has been successfully verified with simulations using Matlab.

8 8

9 9 Ευχαριςτίεσ Η παροφςα διπλωματικι εργαςία εκπονικθκε ςτο τμιμα Ηλεκτρολόγων Μθχανικϊν και Τεχνολογίασ Υπολογιςτϊν του Ρανεπιςτθμίου Ρατρϊν. Για τθν εκπόνθςθ αυτισ κα ικελα να ευχαριςτιςω, τον επιβλζποντα κακθγθτι μου Θεόδωρο Αντωνακόπουλο για τθν ευκαιρία που μου ζδωςε να αςχολθκϊ με μια τόςο ενδιαφζρουςα επιςτθμονικι περιοχι,ςε ζνα καλά οργανωμζνο εργαςτιριο και να αποκτιςω εμπειρία ςε νζουσ τομείσ. Επίςθσ κα ικελα να τον ευχαριςτιςω για τθν εμπιςτοςφνθ που μου ζδειξε κακϊσ και για τθν προςωπικι και επιςτθμονικι κακοδιγθςθ κακ όλθ τθ διάρκεια τθσ εργαςίασ αυτισ. Ακόμθ κα ικελα να ευχαριςτιςω τον ςυνεξεταςτι και αναπλθρωτι κακθγθτι του τμιματοσ Γρθγόριο Καλφβα για τισ πολφτιμεσ ςυμβουλζσ του και τθν υποςτιριξθ του ςε ςχζςθ με τθν ςυνζχιςθ των ςπουδϊν μου.

10 10 Περιεχόμενα ΚΕΦΑΛΑΙΟ Ειςαγωγι Το ςφςτθμα ψθφιακισ μετάδοςθσ δεδομζνων Γενικά ςτοιχεία για τθν ανίχνευςθ και διόρκωςθ λακϊν ςτον δζκτθ Γραμμικοί μπλοκ κϊδικεσ - Διόρκωςθ λακϊν χρθςιμοποιϊντασ ψθφία ελζγχου ιςοτιμίασ Γραμμικοί μπλοκ κϊδικεσ LDPC Αναπαράςταςθ των κωδικϊν LDPC με βάςθ τον parity-check πίνακα Γραφικι αναπαράςταςθ των κωδικϊν LDPC Κωδικοποίθςθ (Encoding) των κωδικϊν LDPC Αποκωδικοποίθςθ των κωδικϊν LDPC Ιςτορία και εφαρμογζσ των κωδικϊν LDPC ΚΕΦΑΛΑΙΟ Αλγόρικμοι αποκωδικοποίθςθσ Αλγόρικμοι αποκωδικοποίθςθ βαςιςμζνοι ςτθν ανταλλαγι μθνυμάτων Αλγόρικμοσ Sum-Product in Log-Domain Αλγόρικμοσ Min- Sum Αλγόρικμοσ Modified-Min-Sum Σφγκριςθ αλγορίκμων ΚΕΦΑΛΑΙΟ Το DVB-S2 ςφςτθμα Tο πρότυπο DVB To ςφςτθμα DVB-S ΑΧΙΤΕΚΤΟΝΙΚΗ ΜΕΤΑΔΟΣΗΣ ΤΟΥ ΣΥΣΤΗΜΑΤΟΣ DVB-S Κωδικοποιθτισ LDPC ςε DVB-S2 ςφςτθμα Aποκωδικοποιθτισ LDPC ςε DVB-s2 ςφςτθμα ΚΕΦΑΛΑΙΟ Αρχιτεκτονικζσ Αποκωδικοποίθςθσ Αρχιτεκτονικζσ αποκωδικοποίθςθσ LDPC Ρλιρωσ Ραράλλθλθ Αρχιτεκτονικι Αρχιτεκτονικζσ διαμοιραηόμενου υλικοφ... 48

11 Σειριακι αρχιτεκτονικι Ημιπαράλλθλθ αρχιτεκτονικι Σφγκριςθ Αρχιτεκτονικϊν ΚΕΦΑΛΑΙΟ Σχεδιαςμόσ Αποκωδικοποιθτι LDPC Γενικά ςτοιχεία ςχεδιαςμοφ Αλγορικμικοί παράμετροι τθσ ςχεδίαςθσ H ςυνολικι αρχιτεκτονικι του αποκωδικοποιθτι Επεξεργαςτικζσ μονάδεσ ενόσ LDPC decoder Τεχνικζσ Υλοποίθςθσ ενόσ Variable Node Υλοποίθςθ του Variable Node Τεχνικζσ Υλοποίθςθσ ενόσ Check Node Υλοποίθςθ του Check Node Υλοποίθςθ του αποκωδικοποιθτι Μονάδα Ελζγχου τερματιςμοφ Ρλιρεσ παράδειγμα αποκωδικοποίθςθσ Συμπεράςματα-Ρροτάςεισ ΒΙΒΛΙΟΓΑΦΙΑ ΡΑΑΤΗΜΑ... 92

12 12

13 13 ΚΕΥΑΛΑΙΟ 1 Ειςαγωγό 1.1 Σο ςύςτημα ψηφιακόσ μετϊδοςησ δεδομϋνων Τα τελευταία χρόνια, ζχει ςθμειωκεί μια αυξανόμενθ απαίτθςθ για αποδοτικά και αξιόπιςτα ψθφιακά ςυςτιματα επικοινωνιϊν και αποκικευςθσ δεδομζνων. Η απαίτθςθ αυτι ζχει επιπλζον ενιςχυκεί, από τθν χριςθ μεγάλων και ταχφτατων δικτφων δεδομζνων, για τθν ανταλλαγι, τθν επεξεργαςία και τθν αποκικευςθ τθσ ψθφιακισ πλθροφορίασ. Ζνα μεγάλο ηιτθμα που αφορά ςτθ ςχεδίαςθ τζτοιων ςυςτθμάτων είναι ο ζλεγχοσ των λακϊν, ϊςτε να εξαςφαλίηεται θ επικοινωνία χωρίσ λάκθ. Το 1948, ο Shannon απζδειξε [1] πωσ θ πικανότθτα λανκαςμζνθσ μετάδοςθσ δεδομζνων μζςω ενόσ ενκόρυβου τθλεπικοινωνιακοφ καναλιοφ μπορεί να περιοριςτεί ςε οποιοδιποτε επικυμθτό επίπεδο, υπό τθν προχπόκεςθ ότι ο ρυκμόσ μετάδοςθσ δεδομζνων πλθροφορίασ δεν υπερβαίνει ζνα ςυγκεκριμζνο όριο. Το όριο αυτό χαρακτθρίηει το κανάλι και το ονόμαςε χωρθτικότθτα του καναλιοφ. Με αυτόν τον τρόπο χρθςιμοποιϊντασ κατάλλθλθ κωδικοποίθςθ τθσ πλθροφορίασ,τα λάκθ που ειςάγονται από ζνα κανάλι με κόρυβο μποροφν να μειωκοφν ςε οποιοδιποτε επικυμθτό επίπεδο, χωρίσ να μειωκεί ο ρυκμόσ μετάδοςθσ δεδομζνων. Από τότε, το ενδιαφζρον ζχει ςτραφεί ςτθν ανακάλυψθ αποδοτικϊν μεκόδων κωδικοποίθςθσ και αποκωδικοποίθςθσ για τον ζλεγχο των λακϊν ςε περιβάλλοντα με κόρυβο. Στο ςχιμα 1.1 απεικονίηεται το λειτουργικό διάγραμμα και τα βαςικά ςτοιχεία ενόσ ψθφιακοφ ςυςτιματοσ επικοινωνίασ [2][11]. Η μετάδοςθ ξεκινά από τθν πθγι πλθροφορίασ και καταλιγει ςτον τελικό προοριςμό. Η πθγι πλθροφορίασ μπορεί να είναι κάποιο πρόςωπο ι κάποια μθχανι (π.χ., ζνασ ψθφιακόσ υπολογιςτισ). Η ζξοδοσ τθσ πθγισ, θ οποία πρόκειται να μεταδοκεί ςτον προοριςμό, μπορεί να είναι μια ςυνεχισ

14 14 κυματομορφι ι μια ςειρά από διακριτά ςφμβολα. Το τθλεπικοινωνιακό ςφςτθμα αποτελείται από τρία βαςικά μζρθ: τον πομπό,το κανάλι επικοινωνίασ και τον δζκτθ. Ο πομπός Ο πομπόσ αναλαμβάνει να μετατρζψει τθν ζξοδο τθσ πθγισ ςε μια μορφι κατάλλθλθ για μετάδοςθ μζςα από το φυςικό κανάλι ι το μζςο διάδοςθσ. Τα κφρια ςυςτιματα που υπάρχουν ςε ζναν πομπό είναι :ο κωδικοποιθτισ πθγισ,ο κωδικοποιθτισ καναλιοφ και ο διαμορφωτισ. Ο κωδικοποιητήσ πηγήσ μετατρζπει τθν ζξοδο τθσ πθγισ ςε μια ςειρά από δυαδικά ψθφία. Σε περίπτωςθ που θ ζξοδοσ τθσ πθγισ είναι ςυνεχισ κυματομορφι, ο κωδικοποιθτισ πθγισ είναι ζνασ A/D μετατροπζασ. Ο κωδικοποιθτισ πθγισ, ιδανικά, είναι ςχεδιαςμζνοσ, ϊςτε ο αρικμόσ των bits ανά μονάδα χρόνου που απαιτείται για τθν αναπαράςταςθ τθσ εξόδου τθσ πθγισ, να είναι ελαχιςτοποιθμζνοσ και θ ζξοδοσ τθσ πθγισ να μπορεί να ξανακαταςκευαςτεί από τθν ςειρά δυαδικϊν ψθφίων, χωρίσ ςφάλμα. Ο Shannon ανζδειξε τθν ςθμαςία αυτισ τθσ διαδικαςίασ ορίηοντασ αυτιν τθν ζννοια τθσ πλθροφορίασ και κζτοντασ το όριο του ελαχίςτου μζςου αρικμό δυαδικϊν ψθφίων που μποροφν να χρθςιμοποιθκοφν για τθν αναπαράςταςθ τθσ εξόδου μιασ πθγισ,ϊςτε να είναι εφικτι θ δίχωσ ςφάλμα ανακαταςκευι τθσ. Ο κωδικοποιητήσ καναλιοφ μετατρζπει τθ ςειρά δυαδικϊν ψθφίων ςε μια διακριτι κωδικοποιθμζνθ ακολουκία, θ οποία ονομάηεται codeword. Στισ περιςςότερεσ περιπτϊςεισ, θ ακολουκία αυτι είναι επίςθσ μια δυαδικι ακολουκία, παρόλο που ςε κάποιεσ εφαρμογζσ ζχουν χρθςιμοποιθκεί κϊδικεσ, οι οποίοι δεν είναι δυαδικοί. Τα διακριτά ςφμβολα δεν είναι κατάλλθλα για τθ μετάδοςθ, μζςω ενόσ φυςικοφ καναλιοφ. Ο διαμορφωτήσ (modulator), μετατρζπει κάκε ςφμβολο ςε μια κυματομορφι διάρκειασ T δευτερολζπτων, θ οποία είναι κατάλλθλθ για μετάδοςθ. Η κυματομορφι αυτι μπαίνει ςτο κανάλι και αλλοιϊνεται από τον κόρυβο που περιζχει το κανάλι. Το κανάλι επικοινωνίας Το κανάλι επικοινωνίασ είναι το φυςικό μζςο που χρθςιμεφει για να ςτζλνεται το ςιμα από τον πομπό ςτον δζκτθ. Στθν αςφρματθ μετάδοςθ το κανάλι είναι ςυνικωσ θ ατμόςφαιρα. Στα τθλεφωνικά κανάλια χρθςιμοποιοφν ποικιλία φυςικϊν μζςων,όπωσ οι ενςφρματεσ γραμμζσ και τα καλϊδια οπτικϊν ινϊν. Το κανάλι επιδρά ςτο μεταδιδόμενο ςιμα είτε εξαςκενϊντασ το είτε ειςάγοντασ κόρυβο. Με τον όρο εξαςκζνιςθ εννοοφμε τθν μείωςθ τθσ ιςχφοσ του κατά τθ διζλευςθ του ςτο κανάλι. Στισ αςφρματεσ επικοινωνίεσ θ εξαςκζνιςθ είναι ανάλογθ του τετραγϊνου τθσ απόςταςθσ που διαςχίηει το ςιμα από τον πομπό ςτον δζκτθ. Στισ ενςφρματεσ επικοινωνίεσ θ εξαςκζνιςθ είναι μικρότερθ από αυτιν ςτισ αςφρματεσ. Σε κάκε περίπτωςθ εξαςκζνθςθσ ι ειςαγωγισ κορφβου ςτο κανάλι,ζχουν βρεκεί τρόποι για να μοντελοποιείται θ μεταβολι του μεταδιδόμενου ςιματοσ. Ζνα από τα πιο

15 15 διαδεδομένα μονηέλα είναι εκείνα ηος καναλιού συπίρ μνήμη, ηος οποίος η έξοδορ θευπείηαι πυρ εξαπηάηαι μόνο από ηην είζοδο ηος εκείνη ηην ζηιγμή,αλλά και ηος λεςκού Gaussian πποζθεηικού θοπύβος. Ο δέκτης Στο δζκτθ το ςιμα πρζπει να ανακτθκεί με ακριβϊσ το ίδιο περιεχόμενο που είχε ςτον πομπό. Σκοπόσ του είναι να μετατραπεί το μεταδιδόμενο ςιμα ςε μορφι καταλθπτι από τον προοριςμό. Γι αυτό τον ςκοπό ουςιαςτικά επιτελεί ακριβϊσ τθν αντίςτροφθ διαδικαςία από εκείνθ του πομποφ. Ζτςι τα κφρια ςυςτιματα που υπάρχουν ςε ζναν δζκτθ είναι :ο αποδιαμορφωτισ, ο αποκωδικοποιθτισ καναλιοφ και,ο αποκωδικοποιθτισ πθγισ. Ο αποδιαμορφωτήσ (demodulator), λαμβάνει ςτθν είςοδο του τθν ζξοδο του καναλιοφ, επεξεργάηεται κάκε λθφκείςα κυματομορφι διάρκειασ T και παράγει μια ζξοδο, θ οποία μπορεί να είναι διακριτι ι ςυνεχισ. Η ακολουκία εξόδου αυτι, θ οποία αντιςτοιχεί ςτθν κωδικοποιθμζνθ ζξοδο του κωδικοποιθτι καναλιοφ, ονομάηεται λθφκείςα ακολουκία. Ο αποκωδικοποιητήσ καναλιοφ μετατρζπει τθ λθφκείςα ακολουκία ςε μια δυαδικι. Αναλαμβάνει ουςιαςτικά διπλό ρόλο, αφενόσ να αφαιρζςει τθν πλεονάηουςα πλθροφορία που ειςιγαγε ο πομπόσ και αφετζρου να μετατρζψει τθ λθφκείςα πλθροφορία δε δυαδικι. Η ςτρατθγικι αυτι τθσ αποκωδικοποίθςθσ βαςίηεται ςτουσ κανόνεσ τθσ κωδικοποίθςθσ καναλιοφ, κακϊσ και ςτα χαρακτθριςτικά κορφβου του καναλιοφ. Στθν ιδανικι περίπτωςθ, θ ςειρά αυτι κα είναι όμοια με τθν codeword που είχε μεταδοκεί αρχικά, αλλά ςτθν πραγματικότθτα μπορεί να υπάρχουν λάκθ, τα οποία οφείλονται ςτο ότι ο αποκωδικοποιθτισ δεν κατάφερε να κάνει τθν αποκωδικοποίθςθ ςωςτά, εξαιτίασ τθσ παρουςίασ κορφβου ςτο κανάλι. Ο αποκωδικοποιητήσ πηγήσ μετατρζπει τθν ζξοδο του αποκωδικοποιθτι καναλιοφ ςε μια εκτίμθςθ τθσ εξόδου του κωδικοποιθτι πθγισ και παραδίδει τθν εκτίμθςθ αυτι ςτον τελικό προοριςμό. Στθν περίπτωςθ που θ πθγι είναι ςυνεχισ, ο αποκυδικοποιηηήρ πηγήρ είναι έναρ D/A μεηαηποπέαρ. Σε ένα καλοζσεδιαζμένο ςφςτθμα, η εκηίμηζη αςηή θα είναι η αναπαπαγυγή ηηρ εξόδος ηηρ πηγήρ, εκηόρ και αν ςπάπσει πολύρ θόπςβορ ζηο κανάλι. Σε ςυνάρτθςθ με τα παραπάνω,ςκοπόσ τθσ παροφςασ διπλωματικισ εργαςίασ είναι θ μελζτθ,θ ςχεδίαςθ και θ υλοποίθςθ αρχιτεκτονικϊν αποκωδικοποιθτϊν καναλιοφ. Συνεπϊσ θ διαδικαςία τθσ κωδικοποίθςθσ και κυρίωσ τθσ αποκωδικοποίθςθσ είναι αυτζσ που κα μασ απαςχολιςουν ςτθ ςυνζχεια.

16 Γενικϊ ςτοιχεύα για την ανύχνευςη και διόρθωςη λαθών ςτον δϋκτη Σε περίπτωςθ εμφάνιςθσ ςφάλματοσ ςτο δζκτθ, δφο διαφορετικζσ τεχνικζσ μποροφν να εφαρμοςτοφν για τθν αντιμετϊπιςι τουσ [3]: Η Αυτόματθ Αίτθςθ Επανεκπομπισ (Automatic Repeat Request, ARQ) και θ Forward Error Correction, (FEC). Σε ζνα ARQ ςφςτθμα ο δζκτθσ εκτελεί ανίχνευςθ των ςφαλμάτων και ηθτϊντασ ουςιαςτικά από τον πομπό επανεκπομπι των δεδομζνων. Η ςυγκεκριμζνθ τεχνικι ςυμβάλλει ςτθν αξιοπιςτία τθσ λαμβανόμενθσ πλθροφορίασ, αν και ζχει αυξθμζνθ πολυπλοκότθτα αφοφ απαιτεί τθν φπαρξθ ενόσ καναλιοφ ανάδραςθσ, το οποίο όμωσ δεν είναι πάντα διακζςιμο, κακιςτϊντασ τθν ζτςι μθ πρακτικι για αρκετζσ εφαρμογζσ. Σφμφωνα με τθ δεφτερθ τεχνικι, Forward Error Correction, FEC, ο δζκτθσ ςε περίπτωςθ ανίχνευςθσ ςφάλματοσ προβαίνει και ςτθ διόρκωςι του ςφμφωνα με τουσ κανόνεσ κωδικοποίθςθσ. Η τεχνικι αυτι, αν και δυςκολότερθ ςτθν εφαρμογι από τθν ARQ, δεν απαιτεί δίαυλο ανάδραςθσ. Η τεχνικι FEC περιλαμβάνει δφο μεγάλεσ κατθγορίεσ κωδίκων, τουσ κϊδικεσ δομισ (block codes) και τουσ ςυνελικτικοφσ κϊδικεσ (convolutional codes). Από τθ κεωρία πλθροφορίασ γνωρίηουμε, ότι όποια και αν είναι θ πικανότθτα λάκουσ κατά τθ μετάδοςθ δεδομζνων, υπάρχει τρόποσ καταςκευισ κωδικϊν διόρκωςθσ λακϊν, οι οποίοι ζχουν πολφ μικρι πικανότθτα αποτυχίασ *1+. Αυτό, όμωσ, προχποκζτει τθν πρόςκεςθ ςθμαντικοφ ποςοφ επιπρόςκετων δεδομζνων πλεοναςμοφ ςτα αρχικά δεδομζνα, το οποίο δεν είναι πρακτικό, όταν θ πικανότθτα λάκουσ είναι πολφ μεγάλθ. Το κεϊρθμα του Shannon κζτει ζνα άνω όριο ςτο ρυκμό διόρκωςθσ λακϊν, το οποίο μπορεί να προςεγγιςτεί, χρθςιμοποιϊντασ ζνα ςυγκεκριμζνο ποςό δεδομζνων πλεοναςμοφ, αλλά δε μασ πλθροφορεί για το πϊσ να καταςκευάςουμε ζναν τζτοιο βζλτιςτο αποκωδικοποιθτι. Σθμειϊνεται εξάλλου πωσ ότι θ απόδοςθ ενόσ κϊδικα είναι ςυνάρτθςθ τθσ πολυπλοκότθτασ αυτοφ και μπορεί να εξαρτάται από πολλζσ παραμζτρουσ. Από το πλικοσ των κωδίκων που ςυναντά κάποιοσ ςτθ βιβλιογραφία *3+ γίνεται ςαφζσ ότι δεν υπάρχει ζνασ κϊδικασ ο οποίοσ να είναι κατάλλθλοσ για όλεσ τισ εφαρμογζσ, να παρουςιάηει ταυτόχρονα δθλαδι τθ βζλτιςτθ απόδοςθ, να ςυγκλίνει γριγορα και να ζχει τθ μικρότερθ πολυπλοκότθτα όςον αφορά τθν υλοποίθςθ αυτοφ. Κϊδικεσ οι οποίο ζχουν χρθςιμοποιθκεί μζχρι ςιμερα αποδοτικά ςε ξεχωριςτζσ εφαρμογζσ είναι οι: Hamming, CRC (ςε επικοινωνιακά δίκτυα και ςε δίκτυα υπολογιςτϊν), BCH, Reed-Solomon (ςε ςυςκευζσ αποκικευςθσ όπωσ το CD), Turbo codes (ςε αςφρματεσ και ενςφρματεσ εφαρμογζσ) και LDPC (ςε πολλά αςφρματα και δορυφορικά πρότυπα επικοινωνιϊν). Οι τελευταίεσ δφο κατθγορίεσ κωδίκων αποτελοφν το επίκεντρο τθσ ςφγχρονθσ επιςτθμονικισ ζρευνασ κακϊσ παρουςιάηουν εξαιρετικά χαρακτθριςτικά που τουσ κακιςτοφν πολφ ελκυςτικοφσ. Οι κϊδικεσ διόρκωςθσ λακϊν χωρίηονται ςε δφο μεγάλεσ κατθγορίεσ: Τουσ κϊδικεσ δομισ ι block κϊδικεσ και τουσ convolutional κϊδικεσ. Ζνασ block κϊδικασ ειςάγει πλεοναςμό με τζτοιο τρόπο, ϊςτε ςτο δζκτθ, κεωρθτικά, να μπορεί να γίνει αποκωδικοποίθςθ με μθδενικι πικανότθτα λάκουσ, εξαςφαλίηοντασ ότι ο ρυκμόσ μετάδοςθσ (bits/sec) δε κα υπερβεί τθν χωρθτικότθτα του καναλιοφ. Το κφριο χαρακτθριςτικό των block κωδικϊν, είναι το ςτακερό μικοσ των πακζτων που

17 17 μεταδίδονται. Γενικά, ζνασ block κϊδικασ μετατρζπει μια λζξθ δεδομζνων, k ψθφίων, ςε μία codeword n ψθφίων. Ζνασ convolutional κϊδικασ, είναι ζνασ κϊδικασ διόρκωςθσ λακϊν, ςτον οποίο κάκε ςφμβολο πλθροφορίασ, αποτελοφμενο από m ψθφία, μετατρζπεται κατά τθν κωδικοποίθςθ ςε ζνα ςφμβολο n ψθφίων (με n m). Ο μεταςxθματιςμόσ αυτόσ είναι ςυνάρτθςθ των k τελευταίων ςυμβόλων πλθροφορίασ. Η διαφορά των δφο αυτϊν τφπων βρίςκεται ςτθ μνιμθ του κωδικοποιθτι. Στουσ κϊδικεσ δομισ κάκε διαδικαςία κωδικοποίθςθσ εξαρτάται μόνο από τθν τρζχουςα πλθροφορία ειςόδου και όχι από προθγοφμενα ψθφία ειςόδου, πράγμα που ςθμαίνει ότι ο κωδικοποιθτισ δεν ζχει μνιμθ. Σφμφωνα με τουσ κανόνεσ, n-k πλεονάηοντα δυαδικά ψθφία προςτίκεται ςε k δυαδικά ψθφία πλθροφορίασ για να ςχθματίςουν τα n κωδικοποιθμζνα δυαδικά ψθφία. Αντίκετα, ςτουσ ςυνελικτικοφσ κϊδικεσ θ ζξοδοσ του κωδικοποιθτι κάκε ςτιγμι εξαρτάται όχι μόνο από τρζχουςα πλθροφορία ειςόδου, αλλά και από block δυαδικϊν ψθφίων που προθγικθκαν. Μετατρζπουν δθλαδι, μια ολόκλθρθ ροι δεδομζνων ςε μία και μοναδικι κωδικι λζξθ. Δε κα αναλφςουμε περιςςότερο τα χαρακτθριςτικά των block και των convolutional κωδικϊν, μιασ και δεν είναι αυτόσ ο ςκοπόσ αυτισ τθσ εργαςίασ. Στθν παροφςα διπλωματικι εργαςία, κα αςχολθκοφμε με τουσ LDPC κϊδικεσ (Low- Density Parity-Check), οι οποίοι ανικουν ςτθν κατθγορία των block κωδικϊν.

18 Γραμμικού μπλοκ κώδικεσ - Διόρθωςη λαθών χρηςιμοποιώντασ ψηφύα ελϋγχου ιςοτιμύασ Εδϊ χρθςιμοποιοφμε μθνφματα που αποτελοφνται μόνο από δυαδικά ψθφία 0 και 1 (bit). Η κεντρικι ιδζα απευκείασ διόρκωςθσ λακϊν(forward Error Control coding) είναι να ειςάγουμε ςε αυτά τα δυαδικά μθνφματα πλεοναςμό ςε μορφι extra bit ελζγχου, με αποτζλεςμα να παράγουμε μία κωδικολζξθ γι αυτό το μινυμα. Αυτά τα bit ελζγχου είναι ζτςι κατανεμθμζνα ςτθν codeword ϊςτε το μεταδιδόμενο μινυμα να μπορεί να μεταφερκεί επαρκϊσ ακόμα κι αν κάποια bit του μθνφματοσ μεταδοκοφν κατεςτραμμζνα. Γραμμικοί block κϊδικεσ ονομάηονται οι κϊδικεσ των οποίων το άκροιςμα οποιονδιποτε ζγκυρων κωδικϊν λζξεων είναι επίςθσ κωδικι λζξθ. Στθν περίπτωςθ δυαδικοφ κϊδικα αυτό ςθμαίνει πωσ το αποτζλεςμα τθσ ςυνιςτϊςασ-προσ-ςυνιςτϊςα modulo-2 λογικισ πράξθσ (ι ιςοδφναμα XOR λογικι) μεταξφ δφο κωδικϊν λζξεων, είναι επίςθσ κωδικι λζξθ. Μια πολφ χριςιμθ παρατιρθςθ είναι ότι ςε όλουσ τουσ γραμμικοφσ κϊδικεσ ανικει θ μθδενικι λζξθ, κακϊσ το άκροιςμα μιασ οποιαςδιποτε ζγκυρθσ κωδικισ λζξθσ με τον εαυτό τθσ μασ δίνει τθ μθδενικι λζξθ και ςφμφωνα με τον οριςμό των γραμμικϊν κωδίκων, κα πρζπει και αυτι να είναι ζγκυρθ κωδικι λζξθ. H πιο απλι μζκοδοσ κωδικοποίθςθσ είναι αυτι τθσ πρόςκεςθσ ενόσ μόνο bit ιςοτιμίασ (Simple parity check code).mε αυτιν τθν μζκοδο προςκζτουμε ζνα μόνο ψθφίο ςτθ λζξθ που θ τιμι του εξαρτάται από τα bit του μθνφματοσ. Για παράδειγμα ςε μία περιττι ιςοτιμία,το προςτικζμενο bit ζχει τζτοια τιμι ϊςτε θ codeword να περιζχει περιττό αρικμό από 1. Ραράδειγμα 1 ο : Ζςτω ότι κζλουμε να μεταδϊςουμε τθν λζξθ c= που περιζχει 7 bit και κζλουμε να προςκζςουμε 1 bit ακόμα ϊςτε θ codeword να διακζτει ηυγό αρικμό 1 [5]. c = [c 1 c 2 c 3 c 4 c 5 c 6 c 7 c 8 ] Και κα πρζπει να ιςχφει : Άρα το c 8 = 0. c1 c2 c3 c4 c5 c6 c7 c8 0 Αν τϊρα μεταδοκεί θ κωδικοποιθμζνθ αυτι λζξθ ςε ζνα κανάλι με κόρυβο και φτάςει ςτον δζκτθ θ y= , κα γίνει ο ζλεγχοσ ιςοτιμίασ και κα αποδειχκεί πωσ δεν ικανοποιείται θ άρτια ιςοτιμία: y1 y2 y3 y4 y5 y6 y7 y8 1 Άρα δεν είναι και ςωςτι κωδικολζξθ, δθλαδι τουλάχιςτον 1 λάκοσ ζχει ςυμβεί κατά τθν μετάδοςθ.

19 19 Η πράξθ που γίνεται μεταξφ των ψθφίων τθσ λζξθσ είναι θ modulo-2 πρόςκεςθ(υλοποιείται με πφλθ xor). Ραράδειγμα 2 ο : Ζςτω τϊρα ότι ζχουμε ζνα μινυμα με 3 bit και κζλουμε να του προςκζςουμε 3 bit ιςοτιμίασ με τισ εξισ τιμζσ: c c c c c c c c c c Ππου c 1 εϊσ c 3 είναι τα bit του μθνφματοσ. Με αυτιν τθν λογικι δθμιουργείται μια codeword που κα ικανοποιεί τα εξισ parity check equations: c c c c c c c c c c c Εάν αυτοί οι περιοριςμοί γραφτοφν ςε μορφι πίνακα καταλιγουμε πωσ πρζπει να ιςχφει : Ο πίνακασ Η ονομάηεται parity-check matrix.κάκε ςειρά του πίνακα αντιςτοιχεί ςε μία πράξθ ελζγχου ιςοτιμίασ και κάκε ςτιλθ του Η αντιςτοιχεί ςε ζνα bit τθσ codeword. Ζτςι για ζνα δυαδικό κϊδικα με m bit ελζγχου ιςοτιμίασ και n μικοσ κωδικολζξθσ καταλιγουμε ςε ζνα n x m πίνακα ελζγχου ιςοτιμίασ. Μία λζξθ y = [ y1 y2..yn ] αποτελεί ςωςτι λζξθ αν και μόνο αν ιςχφει πωσ : T H y 0 Σε αυτι τθ λογικι που περιγράφθκε παραπάνω, δθλαδι ςτθν χριςθ ενόσ parity check matrix βαςίηεται θ αποκωδικοποίθςθ των περιςςότερων γραμμικϊν block κωδίκων, όπωσ και των LDPC που είναι άλλωςτε και το κζμα τθσ παροφςασ διπλωματικισ.

20 Γραμμικού μπλοκ κώδικεσ LDPC Οι κϊδικεσ LDPC αποτελοφν μία κατθγορία γραμμικϊν block κωδίκων (linear block codes), οι οποίοι χαρακτθρίηονται από ζναν parity-check πίνακα, ο οποίοσ περιζχει πολφ λιγότερουσ άςςουσ από ότι μθδενικά *4+. Ζχει, δθλαδι, χαμθλι πυκνότθτα άςςων. Οι κϊδικεσ αυτοί που προτάκθκαν από τον R. G. Gallager το 1960 ςτθ διδακτορικι του διατριβι, δεν αξιοποιικθκαν παρά μόνο ςτισ αρχζσ τθσ δεκαετίασ του Ο λόγοσ για τον οποίο οι LDPC κϊδικεσ είχαν τεκεί ςτο περικϊριο, ιταν το υπερβολικά μεγάλο, για τα δεδομζνα τθσ εποχισ, υπολογιςτικό κόςτοσ που απαιτοφςαν, κακϊσ οι υπολογιςτικζσ μθχανζσ τθσ εποχισ δεν ιταν ςε κζςθ να ανταπεξζλκουν ςτθν πολυπλοκότθτα του αλγορίκμου ςτον οποίο βαςίηονταν οι LDPC κϊδικεσ. Με τθν αλματϊδθ όμωσ πρόοδο τθσ τεχνολογίασ και τθ μεγάλθ ανάπτυξθ τθσ τεχνολογίασ τθσ πλθροφορίασ τα τελευταία χρόνια ςτράφθκε το ενδιαφζρον τθσ αγοράσ ςε υψθλισ απόδοςθσ κϊδικεσ μετάδοςθσ δεδομζνων, οι οποίοι παίηουν κακοριςτικό ρόλο ςε πλικοσ παραγόντων που αφοροφν τθ μετάδοςθ και ζτςι το ενδιαφζρον ςτράφθκε ξανά ςτουσ κϊδικεσ LDPC, αφοφ πλζον ιταν δυνατι θ υλοποίθςθ αυτϊν Αναπαράςταςη των κωδικών LDPC με βάςη τον parity-check πίνακα Συγκεκριμζνα, ζνασ (n, j, k) low-density κϊδικασ, είναι ζνασ κϊδικασ με μικοσ block n και με parity-check πίνακα, ςαν αυτόν που παρουςιάηεται ςτο ςχιμα 1.2, ςτον οποίο κάκε ςτιλθ περιζχει ζνα μικρό αρικμό j άςςων και κάκε γραμμι περιζχει ζνα μικρό αρικμό k άςςων. Σσήμα 1.2 Πίνακαρ ελέγσος ιζοηιμίαρ Ππωσ ςε όλουσ τουσ γραμμικοφσ block κϊδικεσ *5+, ζτςι και για τουσ κϊδικεσ LDPC ιςχφει: T H y 0 H : ο parity-check πίνακασ y :θ λθφκείςα codeword

21 21 Κάκε γραμμι του πίνακα H αντιςτοιχεί μία parity check εξίςωςθ και κάκε άςςοσ ςτθ κζςθ (i, j), ςθμαίνει ότι το jth ςφμβολο δεδομζνων ςυμμετζχει ςτθ ith parity check εξίςωςθ. Μζςα ςε ζνα block από n ςφμβολα υπάρχουν m parity ςφμβολα και το rate του κϊδικα είναι όπου n είναι το μικοσ του block και m είναι το πλικοσ των parity-checks. To code rate ουςιαςτικά υποδθλϊνει το ποςοςτό τθσ πραγματικισ πλθροφορίασ που μεταδίδεται προσ τον ςυνολικό αρικμό bit που μεταδίδονται (πραγματικι + πλεονάηουςα). Το πλικοσ των άςςων των γραμμϊν και των ςτθλϊν του πίνακα H είναι επιλεγμζνο, ζτςι ϊςτε να ικανοποιoφνται οι επικυμθτζσ προδιαγραφζσ ςε weight. Το row weight ορίηεται ωσ το πλικοσ των άςςων που υπάρχουν ςε μία γραμμι του πίνακα H, ενϊ το column weight ορίηεται ωσ το πλικοσ των άςςων που υπάρχουν ςε μία ςτιλθ του πίνακα H. Στθν περίπτωςθ που τα row και column weights είναι ςτακερά και ίδια ςε κάκε γραμμι και ςτιλθ του H, τότε ο κϊδικασ LDPC που αντιςτοιχεί ςτον πίνακα H ονομάηεται regular, ενϊ ςε άλλθ περίπτωςθ, όπου το row ι το column weight δεν είναι ςτακερό, ο κϊδικασ ονομάηεται irregular Γραφική αναπαράςταςη των κωδικών LDPC Οι κϊδικεσ LDPC μποροφν να αναπαραςτακοφν και με τθ χριςθ ενόσ διμεροφσ γράφου *6+, όπωσ φαίνεται και ςτο ςχιμα 2.2. Ο γράφοσ του ςχιματοσ 2.2 αντιςτοιχεί ςε ζναν regular κϊδικα LDPC με μικοσ block 9, column weight 2 και row weight 3. Επίςθσ ςτο ςχιμα 2.2 φαίνεται και ο αντίςτοιχοσ parity-check πίνακασ H. Το ζνα ςφνολο κόμβων αναπαριςτά τισ εξιςϊςεισ parity-check (check nodes) και το άλλο ςφνολο αναπαριςτά τα ςφμβολα δεδομζνων (bit nodes). Κάκε ακμι του γράφου αντιςτοιχεί ςε ζναν άςςο του πίνακα H. Συγκεκριμζνα, για κάκε άςςο του πίνακα H ςτθ κζςθ (i, j), ο check node i ςυνδζεται με τον bit node j

22 22 Σχιμα 1.3: Γραφικι αναπαράςταςθ ενόσ κϊδικα LDPC και ο αντίςτοιχοσ parity-check πίνακασ, H. Σε ζναν (n, j, k) -LDPC κϊδικα, οι bit nodes ζχουν βακμό j και οι check nodes ζχουν βακμό k. Άρα ο κϊδικασ του ςχιματοσ 2.2 είναι ζνασ (9,2,3)-LDPC κϊδικασ. Ππωσ ξζρουμε, ο κϊδικασ ζχει τθν εξισ ιδιότθτα: Πλα τα ψθφία που ςυνδζονται ςε ζνα check node ζχουν modulo 2 άκροιςμα ίςο με το μθδζν ι ιςοδφναμα ζχουν αποτζλεςμα μθδζν ςτθν πράξθ XOR. Αυτι θ ιδιότθτα ονομάηεται parity check constraint. Άρα θ codeword καταςκευάηεται ζτςι ϊςτε όλα τα bits που ςυνδζονται ςε ζνα check node να ικανοποιοφν τον parity check constraint ι ιςοδφναμα μια 9 bit λζξθ είναι codeword αν και μόνο αν ικανοποιεί όλα τα parity check constraints, που ςτθ ςυγκεκριμζνθ περίπτωςθ είναι 6. Αν χρθςιμοποιιςουμε τθ μιτρα H για τθν περιγραφι του κϊδικα, προκφπτει πωσ το ςφνολο των codewords γι αυτι τθν μιτρα είναι το ςφνολο των δυαδικϊν λφςεων x=(x1,x2 xn) τθσ γραμμικισ αλγεβρικισ εξίςωςθσ: όπου n το μικοσ τθσ codeword.

23 23 Τα παραπάνω δικαιολογοφν τον χαρακτθριςμό low density. Σε άλλουσ κϊδικεσ, ο αρικμόσ των άςςων και των μθδενικϊν τθσ μιτρασ H είναι ίςοι. Στουσ LDPC κϊδικεσ, ο αρικμόσ των άςςων είναι πολφ μικρότεροσ ςε ςχζςθ με τον αρικμό των μθδενικϊν και ζτςι θ μιτρα H ζχει «μικρι πυκνότθτα» άςςων. Αυτό μεταφράηεται ςε μικρό αρικμό ακμϊν ςτον γράφο του ςχιματοσ Κωδικοποίηςη (Encoding) των κωδικών LDPC Για να δθμιουργθκεί όμωσ μία ζγκυρθ κωδικολζξθ που να ικανοποιεί όλα τα parity check πρζπει να προθγθκεί ςωςτι διαδικαςία κωδικοποίθςθσ. Η διαδικαςία τθσ κωδικοποίθςθσ μπορεί να περιγραφεί ςε μορφι πολλαπλαςιαςμοφ πινάκων. Εάν τo διάνυςμα u=[ u 1, u 2,u 3.u k ] αποτελεί τα k bits του μθνφματοσ, τότε θ codeword c μπορεί να βρεκεί μζςα από τθν ςυνάρτθςθ: Ο πίνακασ G ονομάηεται γεννιτορασ (generator matrix) και για να κωδικοποιιςει ζνα μινυμα με k bits ςε μία λζξθ n bits πρζπει να ζχει διαςτάςεισ k x n. Ζτςι θ κωδικοποίθςθ με τθν βοικεια generator matrix ςτο 2 ο παράδειγμα που προθγικθκε κα γινόταν ωσ εξισ : Ο γεννιτορασ πίνακασ για ζναν κϊδικα,όταν είναι γνωςτόσ ο parity check matrix H,μπορεί να βρεκεί εκτελϊντασ τθν Gauss-Jordan μετατροπι του πίνακα Η ζτςι ϊςτε να προκφψει θ μορφι: Ππου ο Α είναι ζνασ (n-k) x k πίνακασ και ο Ι n-k διαςτάςεων n-k.τελικά ο generator matrix είναι ο πίνακασ είναι ο μοναδιαίοσ πίνακασ Εάν ο G είναι πραγματικά ο γεννιτορασ πίνακασ για ζναν πίνακα με parity check matrix Η τότε κα πρζπει να ιςχφει:

24 Αποκωδικοποίηςη των κωδικών LDPC Ππωσ είδαμε ςτα παραπάνω παραδείγματα,ςε όλουσ τουσ κϊδικεσ ελζγχου ιςοτιμίασ,ο ζλεγχοσ των λαμβανόμενων ςυμβόλων ανάγεται ςτον ζλεγχο ιςοτιμίασ ςυγκεκριμζνων ομάδων ςυμβόλων. Στθν περίπτωςθ ενόσ δυαδικοφ κϊδικα ελζγχεται θ άρτια ι περιττι ιςοτιμία των άςςων τθσ ελεγχόμενθσ ομάδασ ψθφίων. Στθν ίδια κατθγορία κωδίκων ανικουν και οι LDPC κϊδικεσ, τα ψθφία των οποίων προςδιορίηονται από τισ γραμμζσ του πίνακα ελζγχου ιςοτιμίασ ι αλλιϊσ από τουσ variable nodes που είναι ςυνδεδεμζνοι ςε κάκε check node του Tanner graph. Ξεκινϊντασ από αυτιν τθν βαςικι ιδζα,ο κϊδικασ αρχικά επιδιϊκει να ανιχνεφςει τθν φπαρξθ ςφάλματοσ ςτθν λθφκείςα ςτον δζκτθ codeword,υλοποιϊντασ n-k ελζγχουσ ιςοτιμίασ. Αν ακόμα και ζνασ δεν ικανοποιείται τότε πρόκειται για μθ ζγκυρθ λζξθ. Υπάρχει θ περίπτωςθ να ικανοποιοφνται όλοι οι ζλεγχοι και ακόμα θ λζξθ να μθν είναι αυτι που αρχικά ςτάλκθκε. Αυτό ζχει ςχζςθ με τθν απόςταςθ του κϊδικα και είναι ςτθν δικαιοδοςία του ςχεδιαςτι να επιλζξει κατάλλθλθσ απόςταςθσ κϊδικα ανάλογα με τον κόρυβο που ειςάγεται. Η κωδικοποίθςθ είναι μία διαδικαςία που θ ανάγκθ φπαρξθσ τθσ προκφπτει από τθν αλλοίωςθ των μεταδιδόμενων ςυμβόλων από το κανάλι μετάδοςθσ. Επομζνωσ κάποια ι όλα τα λαμβανόμενα ςφμβολα διαφζρουν από εκείνα που ειςιχκθςαν ςτο κανάλι. Στθν περίπτωςθ για παράδειγμα που ζχουμε ζναν δυαδικό κϊδικα και διαμόρφωςθ BPSK (Binary Phase Shift Keying ) τα μεταδιδόμενα ςφμβολα +1 και -1,μπορεί να λαμβάνονται +0,6 και - 0,3 χωρίσ να μποροφμε να αποκλείςουμε ακόμα και τθν αλλαγι πρόςθμου. Ζνα τζτοιο παράδειγμα φαίνεται ςτο ςχιμα 2.3. Μετά τθν λιψθ ςτον δζκτθ αυτισ τθσ πλθροφορίασ,ο αποκωδικοποιθτισ μπορεί να τθν χρθςιμοποιιςει με 2 πικανοφσ τρόπουσ : hard decision και soft decision.

25 25 Hard decision Σε αυτιν τθν περίπτωςθ κεωροφμε ότι το πρόςθμο του λαμβανόμενου πρόςθμου είναι αρκετό για να εκτιμιςουμε τθν τιμι του λαμβανόμενου ςφμβολου. Συνεπϊσ μετά τθν λιψθ απόφαςθσ,διαχειριηόμαςτε πλζον δυαδικά ψθφία και θ πλθροφορία που ουςιαςτικά παραβλζπουμε είναι αρκετά ςθμαντικι αν λθφκεί υπόψθ το παρακάτω παράδειγμα: Ζςτω ότι ζχουμε 2 λαμβανόμενα ςφμβολα +0,2 και +0,8 και γνωρίηουμε πωσ ζνα από τα 2 ζχει λανκαςμζνθ τιμι, τότε είναι προφανζσ πωσ κα επιλζξουμε να αλλάξουμε πρόςθμο ςτο πρϊτο ςφμβολο κακϊσ αυτό είναι πιο κοντά ςτο κατϊφλι απόφαςθσ,είναι πιο πικανό να μεταδόκθκε -1 και να ζλαβε +0,2 παρά 0,8. Βλζπουμε πωσ εξιςϊνοντασ εξ αρχισ τα 2 ψθφία με +1 χάνουμε μία αρκετά ςθμαντικι δυνατότθτα εκτίμθςθσ. Αυτι θ διαδικαςία ονομάηεται Hard decision ( Δφςκαμπτθσ απόφαςθσ ). Ζχει το πλεονζκτθμα τθσ μικρισ πολυπλοκότθτασ οδθγεί όμωσ ςε ςθμαντικι απϊλεια λθφκείςασ πλθροφορίασ.

26 26 Soft decision Με αυτιν τθν μζκοδο διατθρείται θ ακριβι τιμι(soft) του λαμβανόμενου ςυμβόλου κακϋόλθ τθν διάρκεια τθσ αποκωδικοποίθςθσ και αξιοποιείται. Για να εκτιμθκεί κατά τθν αποκωδικοποίθςθ αν θ κωδικι λζξθ ςτθν οποία καταλιγει είναι ζγκυρθ γίνεται προςωρινι κβάντιςθ των εκτιμϊμενων soft τιμϊν ςυμβόλων, χωρίσ αυτζσ να χάνονται. Αν θ κωδικι λζξθ δεν είναι ζγκυρθ,θ αποκωδικοποίθςθ ςυνεχίηεται με τισ soft τιμζσ των ςυμβόλων. Η εκτίμθςθ αυτι καλείται Soft decision (Ευζλικτθσ απόφαςθσ) και επιτυγχάνει αποτελεςματικότερθ αποκωδικοποίθςθ. Ζχει βζβαια το μειονζκτθμα ότι ειςάγει υπολογιςτικι πολυπλοκότθτα ςτο ςφςτθμα αποκωδικοποίθςθσ. Δομή αποκωδικοποίηςησ Αφοφ φτάςει θ αλλοιωμζνθ codeword ςτον αποκωδικοποιθτι, κάκε ψθφίο τθσ μπαίνει ωσ είςοδοσ ςτον αντίςτοιχο bit node. Ασ φανταςτοφμε ότι ο κάκε bit node κα ικελε να ξζρει αν το bit που ζλαβε είναι ςωςτό ι λάκοσ και για τον λόγο αυτό, ρωτάει όλουσ τουσ γειτονικοφσ του check nodes, ποια είναι θ γνϊμθ τουσ για το ςυγκεκριμζνο bit. Ο ζλεγχοσ τον οποίο εκτελεί κάκε check node ςχετίηεται με τθν ικανοποίθςθ τθσ ςυνκικθσ ιςοτιμίασ. Αυτόσ ο ζλεγχοσ γίνεται αφοφ πρϊτα πάρει ο check node hard αποφάςεισ για τισ εκτιμιςεισ που του δίνουν οι variable nodes. Εκτόσ από τον ζλεγχο τθσ ςυνκικθσ ιςοτιμίασ,ο check node μπορεί να ακολουκιςει μία αντίςτροφθ διαδικαςία και να κάνει εκτίμθςθ για τθν τιμι κάκε bit. Για παράδειγμα αν ο check node βαςιςτεί ςτισ εκτιμιςεισ όλων των variable nodes εκτόσ αυτοφ για τον οποίο κα κάνει τθν εκτίμθςθ τθσ τιμισ του bit του, τότε μπορεί να αποφανκεί ςχετικά με τθν τιμι τθν οποία κα ζπρεπε να ζχει αυτό το bit για να ικανοποιεί τθ ςυνκικθ ιςοτιμίασ. Με αυτό τον τρόπο μπορεί κάκε check node να εκτιμιςει όλεσ τισ τιμζσ των bit που ςυμμετζχουν ςτθν ςυνκικθ ιςοτιμίασ. Οι εκτιμιςεισ αυτζσ αποςτζλλονται ςτθν ςυνζχεια πίςω ςτουσ variable nodes οι οποίοι τισ επεξεργάηονται και αποφαίνονται τελικά ποια είναι θ τιμι του bit που τουσ αντιςτοιχεί. Φαίνεται λοιπόν πωσ το κφκλωμα υλοποίθςθσ είναι το Tanner graph με τουσ κόμβουσ να αποτελοφν τισ υπολογιςτικζσ μονάδεσ και τισ ςυνδζςεισ μεταξφ των κόμβων να αποτελοφν τα ανταλλαςςόμενα μθνφματα. Η διαδικαςία υπολογιςμοφ και μετάδοςθσ είναι επαναλθπτικι και κάκε επανάλθψθ διακρίνεται ςε 2 ςτάδια. Στο 1 ο οι CN υπολογίηουν τα μθνφματα ενϊ ςτο 2 ο ςτάδιο οι VN παίρνουν αποφάςεισ για τθν τιμι τουσ. Η επαναλθπτικι διαδικαςία περιγράφεται αναλυτικότερα κατά τθν ανάλυςθ των αλγορίκμων αποκωδικοποίθςθσ που κα γίνει ςτο επόμενο κεφάλαιο. 1.5 Ιςτορύα και εφαρμογϋσ των κωδικών LDPC

27 27 Οι κϊδικεσ LDPC είναι κϊδικεσ διόρκωςθσ λακϊν και ανικουν ςτουσ block κϊδικεσ[3]. Οι LDPC κϊδικεσ, όπωσ και οι άλλοι κϊδικεσ, δε μποροφν να εξαςφαλίςουν τθν τζλεια μετάδοςθ, μπορεί, όμωσ, θ πικανότθτα λάκουσ να γίνει οςοδιποτε μικρι. Οι κϊδικεσ LDPC ιταν οι πρϊτοι κϊδικεσ διόρκωςθσ λακϊν, οι οποίοι μποροφςαν να προςςεγίςουν ρυκμοφσ μετάδοςθσ δεδομζνων, πολφ κοντά ςτο κεωρθτικό μζγιςτο, το όριο Shannon. Οι κϊδικεσ LDPC εφευρζκθκαν από τον P.G.Gallager ςτισ αρχζσ τθσ δεκαετίασ του 1960 κατά τθν διάρκεια του master thesis του [4]. Επειδι, όμωσ, τότε δεν ιταν δυνατόν να υλοποιθκοφν ςε υλικό, ξεχάςτθκαν για παραπάνω από 35 χρόνια. Κατά τθν διάρκεια αυτϊν των χρόνων άλλεσ μεκοδολογίεσ διορκωςθσ λακϊν επικράτθςαν που βαςίηονταν ςε αλγεβρικοφσ και convolutional κϊδικεσ. Το 1993 οι ερευνθτζσ Berrou,Glavieux και Thitimajshima πρότειναν μία νζα δομι κωδίκων :τουσ turbo codes. Οι κϊδικεσ αυτοί διακζτουν όλα τα χαρακτθριςτικά για επιτυχθμζνθ απευκείασ αποκωδικοποίθςθ ςτον δζκτθ (FEC): εμπεριζχουν εφκολθ άλγεβρα,χρθςιμοποιοφν επαναλθπτικοφσ και κατανεμθμζνουσ αλγόρικμουσ και φτάνουν πολφ κοντά ςτο όριο του Shannon. Ρροςπακϊντασ να εξθγιςουν τθν υπερβολικά καλι απόδοςθ των turbo codes οι ερευνθτζσ παρατιρθςαν ότι υπιρχαν πολλά κοινά χαρακτθριςτικά με τουσ LDPC.Αποδείχκθκε πωσ οι turbo codes είναι μία υποκατθγορία του sum-product decoding αλγόρικμου. Η ομοιότθτα αυτι επανζφερε το ενδιαφζρον των ερευνθτϊν για τουσ LDPC. Μάλιςτα με τθν εξζλιξθ τθσ τεχνολογίασ τα τελευταία χρόνια,είναι πλζον θ υλοποίθςι τουσ είναι δυνατι. Το Μάρτιο του 2005, οι LDPC κϊδικεσ ζγιναν standard για το DVB-S2 (Digital Video Broadcasting).Συγκεκριμζνα, το DVB-S2 χρθςιμοποιεί ςφςτθμα διόρκωςθσ λακϊν, το οποίο βαςίηεται ςτθν αλλθλουχία ενόσ Bose-Chaudhuri-Hochquenghem κϊδικα με ζνα LDPC κϊδικα. Η απόδοςθ του ςυςτιματοσ κα πρζπει να απζχει μζχρι 0.7 db από το όριο Shannon. Το γεγονόσ τθσ χριςθσ του LDPC κϊδικα για το DVB-S2[9], φανερϊνει τθν καταλλθλότθτα των κωδικϊν LDPC για υλοποίθςθ. Επίςθσ πρόςφατα ειςιχκθςαν και ςτο IEEE wireless local area network standard και είναι υπό ςκζψθ να χρθςιμοποιθκοφν ςε τρίτθσ γενιάσ δίκτυα τθλεφωνίασ. Σιμερα,υπάρχουν ςχεδιαςτικζσ τεχνικζσ για LDPC που επιτρζπουν τθν καταςκευι κωδίκων που φτάνουν τθν χωρθτικότθτα του κλαςικοφ memoryless καναλιοφ ςε εκατοντάδεσ decibel. Η πρόοδοσ ςε αυτιν τθν ερευνθτικι περιοχι είναι τόςο γριγορθ που δεν κυμίηει ςε τίποτα τθν μθ αναγνωριςμζνθ αξία που είχε πριν μία δεκαετία.

28 28 ΚΕΥΑΛΑΙΟ 2 Αλγόριθμοι αποκωδικοπούηςησ 2.1 Αλγόριθμοι αποκωδικοπούηςη βαςιςμϋνοι ςτην ανταλλαγό μηνυμϊτων Η κατθγορία των αλγόρικμων αποκωδικοποίθςθσ που χρθςιμοποιοφνται για να αποκωδικοποιιςουν LDPC κϊδικεσ ονομάηονται message-passing algorithms κακϊσ θ λειτουργία τουσ μπορεί να περιγραφεί από τθν ανταλλαγι μθνυμάτων μεταξφ των κόμβων του γραφιματοσ [5].Στουσ κόμβουσ αυτοφσ ςτθν ςυνζχεια εκτελοφνται κάποιοι υπολογιςμοί. Ο message-passing algorithm ονομάηεται επίςθσ και επαναλθπτικόσ αλγόρικμοσ κακϊσ τα μθνφματα αποςτζλλονται επαναλθπτικά ανάμεςα ςτα 2 είδθ κόμβων μζχρι να φτάςουμε ςτο αναμενόμενο αποτζλεςμα[24]. Υπάρχουν πολλζσ κατθγορίεσ message-passing algorithm ανάλογα με τισ διεργαςίεσ που εκτελοφνται ςε κάκε κόμβο και τθν δομι των μθνυμάτων που αποςτζλλονται ανάμεςα ςτουσ κόμβουσ. Για παράδειγμα ςτον bit-flipping decoding μεταξφ των κόμβων ανταλλάςςονται δυαδικισ μορφισ μθνφματα ενϊ ςτον belief propagation ανταλλάςςονται τιμζσ πικανοτιτων, αξιοποιϊντασ ζτςι κατά το μζγιςτο δυνατό τθν πλθροφορία που παρζχεται από το κανάλι μετάδοςθσ. Επίςθσ ςε μία υλοποίθςθ ενόσ Bit-Flipping αλγορίκμου απαιτείται και ζνασ κεντρικοποιθμζνοσ ζλεγχοσ ςε κάκε επανάλθψθ ςε αντίκεςθ με τθν αμιγϊσ κατανεμθμζνθ υλοποίθςθ των αλγορίκμων Message-Passing. Υπάρχει επίςθσ θ δυνατότθτα να παριςτάνουμε πικανότθτεσ ςαν log-likelihood ratios και τότε ο αλγόρικμοσ ονομάηεται sum-product algorithm,εφόςον οι υπολογιςμοί ςτουσ bit και check nodes γίνονται χρθςιμοποιϊντασ προςκζςεισ και γινόμενα. Με ςτόχο να περιγραφεί θ λογικι τθσ αποκωδικοποίθςθσ των αλγορίκμων Message Passing κα χρθςιμοποιθκεί το ςχιμα 3.1 ςτο οποίο φαίνεται θ εξάρτθςθ ενόσ bit,του b4, από τα υπόλοιπα τθσ κωδικισ λζξθσ μζςω του δζντρου.

29 29 Σχιμα 2.1 Τanner graph και αντίςτοιχο δζνδρο ελζγχου ιςοτιμίασ Το bit b4 ελζγχεται από τουσ check nodes c3 και c2. Στον check node c3 ςυμμετζχουν πζραν του b4 και οι variable nodes b3 και b5. Με τον ίδιο τρόπο ςχεδιάςτθκε και το υπόλοιπο δζντρο. Κάκε check node ςυνδζεται με 3 ακμζσ αφοφ για τον ςυγκεκριμζνο κϊδικα ζχουμε dc=3.κάκε οριηόντια ςυςτάδα από variable nodes υποδθλϊνει και ζνα επίπεδο δζντρου. Στο δζντρο του ςχιματοσ ζχουν ςχεδιαςτεί τα 3 πρϊτα επίπεδα. Στο τρίτο επίπεδο επαναλαμβάνεται τοbitsτου πρϊτου. Αν προχωριςουμε ςτον ςχεδιαςμό περιςςότερων επιπζδων κα αρχίςουν να εμφανίηονται τα ίδια bits, δεδομζνου ότι το πλικοσ τουσ είναι πεπεραςμζνο. Η επανεμφάνιςθ ενόσ bit υποδθλϊνει τθσ φπαρξθ κφκλου. Γενικά οι κφκλοι πρζπει όςο το δυνατόν να αποφεφγονται κακϊσ υποδθλϊνουν επανεμφάνιςθ τθσ ίδιασ πλθροφορίασ. Δζντρο μπορεί να καταςκευαςτεί για κάκε ζνα από τα bit τθσ κωδικισ λζξθσ. Ζςτω πωσ είναι γνωςτι για όλα τα bit εκτόσ από του b4 θ πικανότθτα P b i του ενδεχομζνου του bit bi να είναι ίςο με 1 και επικυμοφμε να προςδιορίςουμε τθν αντίςτοιχθ πικανότθτα του b4. Οι πικανότθτεσ των bits του πρϊτου επιπζδου κακορίηουν τθν ηθτοφμενθ πικανότθτα, δεδομζνου ότι πρζπει να ικανοποιοφνται οι ςυνκικεσ ιςοτιμίασ ςτουσ c3 c2. Ριο ςυγκεκριμζνα αναηθτοφμε για κάκε ςυνκικθ ιςοτιμίασ τθν πικανότθτα να ζχουμε άρτιο πλικοσ άςςων. Στον προςδιοριςμό αυτισ κα χρθςιμοποιθκεί το ακόλουκο κεϊρθμα [17].

30 30 Θεϊρημα: Αν κεωριςουμε μια ακολουκία m ανεξάρτθτων δυαδικϊν ψθφίων(bits) τθσ οποίασ το l- ιοςτό είναι 1 με πικανότθτα Pl. Η πικανότθτα του ενδεχομζνου να ζχουμε άρτιο αρικμό άςςων μεταξφ των ςτοιχείων τθσ ακολουκίασ είναι ίςθ με P even m 1 (1 (1 2 Pl )) 2 l 1 Εφόςον το ενδεχόμενο να ζχουμε άρτιο πλικοσ και περιττό πλικοσ άςςων ςε μία ακολουκία m δυαδικϊν ψθφίων είναι ςυμπλθρωματικά ζχουμε για τθν πικανότθτα του δεφτερου : m 1 P 1 P (1 (1 2 P)) odd even l 2 l 1 Σφμφωνα με το παραπάνω κεϊρθμα και με δεδομζνο ότι προκειμζνου να ικανοποιείται μια εξίςωςθ ιςοτιμίασ ενόσ check node κα πρζπει να ζχουμε άρτιο πλικοσ άςςων μεταξφ των bits που ςυμμετζχουν ςτον check node το bit b4 είναι ίςο με 1 όταν μεταξφ των dc-1 υπολοίπων bits του check node ζχουμε περιττό πλικοσ άςςων. Επομζνωσ θ πικανότθτα του ενδεχομζνου να ικανοποιείται θ εξίςωςθ ιςοτιμίασ f1( ςτον c3 ) με δεδομζνο ότι ζχουμε b4=1 δίνεται από τθν παραπάνω ςχζςθ. m 1 Pr( f1 b4 1) Podd (1 (1 2 Pl )) 2 Αντίςτοιχα το bit c4 είναι ίςο με 0 όταν μεταξφ των dc-1 υπολοίπων bits του check node ζχουμε άρτιο πλικοσ άςςων. Επομζνωσ θ πικανότθτα του ενδεχομζνου να ικανοποιείται θ εξίςωςθ ιςοτιμίασ f1 με δεδομζνο ότι ζχουμε c4=0 δίνεται από τθν ςχζςθ : l 1,2 m 1 Pr( f1 b4 0) Podd (1 (1 2 Pl )) 2 Γενικά θ πικανότθτα του ενδεχομζνου Ci να ικανοποιείται θ εξίςωςθ ελζγχου ιςοτιμίασ του check node i με δεδομζνα τισ πικανότθτεσ Pij των υπολοίπων bits που ςυμμετζχουν i ςτθν εξίςωςθ ιςοτιμίασ i και τα οποία ςυγκροτοφν το ςφνολο S (~ j ),(δθλαδι το ςφνολο όλων των bits τα οποία ςυμμετζχουν ςτθν εξίςωςθ ελζγχου ιςοτιμίασ i,το ςφνολο των VN με τουσ οποίουσ ςυνδζεται ο CN i εκτόσ του ςτοιχείου j και τθν τιμι του bit βj 0 ι 1 ),δίνεται από τθν ςχζςθ l 1,2 1 (1 (1 2 Pij ' )), bj 1 2 i i j ' Su (~ j) Pr( Ci bj, Su(~ j)) 1 (1 (1 2 Pij ' )), bj 0 2 i j ' Su (~ j) Δεδομζνου ότι κάκε bit δεν ςυμμετζχει ςε μία μόνο εξίςωςθ ελζγχου αλλά ςε ςυνολικά τόςεσ όςοσ και ο βακμόσ του αντίςτοιχου variable node,κα πρζπει θ τιμι του bj να είναι τζτοια ϊςτε να ικανοποιοφνται όλεσ οι εξιςϊςεισ ελζγχου ιςοτιμίασ. Επομζνωσ θ εκτίμθςθ τθσ τιμισ του κάκε bit κα πρζπει να λαμβάνει υπόψθ τθσ το ςφνολο των υπολοίπων εκτιμιςεων. u

31 31 Ριο ςυγκεκριμζνα επειδι οι εξιςϊςεισ ελζγχου ιςοτιμίασ ςτισ οποίεσ ςυμμετζχει ζνα bit κα πρζπει να ικανοποιοφνται ταυτόχρονα θ πικανότθτα το bit αυτό να είναι 0 ι 1 προκφπτει ωσ το γινόμενο των πικανοτιτων να ικανοποιεί ξεχωριςτά κάκε εξίςωςθ, όπωσ εκφράηεται και ςτθν παραπάνω ςχζςθ. Επομζνωσ θ πικανότθτα του ενδεχομζνου Cj να ικανοποιοφνται όλεσ οι εξιςϊςεισ ςτισ οποίεσ ςυμμετζχει το bit bj με δεδομζνεσ τισ τιμζσ των υπολοίπων bits που ςυμμετζχουν ςε αυτζσ δίνεται από τθν ςχζςθ : j i i Pr( C b, y, S ) Pr( Ci b, S (~ j)) j u j u j i Sc Επομζνωσ τϊρα είμαςτε ςε κζςθ να προςδιορίςουμε τθν πικανότθτα του ενδεχομζνου Cj να ικανοποιοφνται όλεσ οι εξιςϊςεισ ελζγχου ιςοτιμίασ ςτισ οποίεσ ςυμμετζχει το bit bj,δθλαδι ςτο ςφνολο S,αν είναι γνωςτι για όλα τα υπόλοιπα bit που ςυμμετζχουν ςε i u αυτζσ θ πικανότθτα Pij του ενδεχομζνου να είναι 1. Απομζνει να προςδιοριςτεί θ πικανότθτα του ενδεχομζνου να είναι κάποιο bit 0 θ 1 δεδομζνου ότι ικανοποιοφνται όλεσ οι ςυνκικεσ ελζγχου ιςοτιμίασ ςτισ οποίεσ αυτό ςυμμετζχει και δεδομζνων των τιμϊν των υπολοίπων bits τα οποία ςυμμετζχουν ςε αυτζσ. Σφμφωνα με τον κανόνα του Bayes για δεςμευμζνεσ πικανότθτεσ, θ πικανότθτα αυτι δίνεται : j i Pr( bj )Pr( C bj,{ y}, S ) j i u Pr( bj C,{ y}, Su) j Pr( C ) Από τισ παραπάνω ςχζςεισ μποροφμε να υπολογίςουμε τθν πικανότθτα ενόσ bit (bj) να είναι ίςο με 0 ι 1 δεδομζνου ότι ικανοποιοφνται όλεσ οι εξιςϊςεισ ελζγχου ιςοτιμίασ (Ci) ςτισ οποίεσ ςυμμετζχει και με δεδομζνεσ τισ πικανότθτεσ Pij των υπολοίπων bits που ςυμμετζχουν ςε αυτζσ. Γίνεται με τον τρόπο αυτό μια εκτίμθςθ για τθν τιμι του ςυγκεκριμζνου bit αφοφ θ μεγαλφτερθ εκ των 2 πικανοτιτων (για cj ίςο με 0 ι 1) προςδιορίηει και τθν τιμι του bit. H πικανότθτα, τθν οποία προςδιορίςαμε μόλισ δεν διαφζρει ποιοτικά από τισ πικανότθτεσ Pij τισ οποίεσ χρθςιμοποιιςαμε ωσ τισ πικανότθτεσ για ζνα bit που προζρχεται από ζναν VN να είναι 0 ι 1. Διαπιςτϊνεται επομζνωσ πωσ οι πικανότθτεσ οι οποίεσ υπολογίηονται με τισ παραπάνω ςχζςεισ μποροφν να χρθςιμοποιθκοφν ςε μια νζα εκτζλεςθ τθσ ίδιασ διαδικαςίασ για τον επαναπροςδιοριςμό των πικανοτιτων αυτϊν. Ρροκφπτει με τον τρόπο αυτό μια επαναλθπτικι διαδικαςία θ οποία μπορεί να περιγραφεί με ζναν επαναλθπτικό αλγόρικμο.

32 32 Η επαναλθπτικι διαδικαςία μπορεί να διακρικεί ςε 2 ςτάδια: 1 ο ςτάδιο Το ςτάδιο αυτό υλοποιείται ςτουσ check nodes. Κάκε check node απαιτείται να γνωρίηει μόνο τισ πικανότθτεσ Pij που αφοροφν τα bits που ςυμμετζχουν ςε αυτόν ϊςτε να κάνει μια εκτίμθςθ για τιμι τουσ με δεδομζνο ότι ικανοποιείται θ εξίςωςθ ελζγχου ιςοτιμίασ τθν οποία αυτόσ εκφράηει. 2 ο ςτάδιο Το ςτάδιο αυτό υλοποιείται ςτουσ variable nodes. Ο κάκε κόμβοσ (variable node) χρειάηεται να γνωρίηει μόνο τισ πικανότθτεσ οι οποίεσ αφοροφν τουσ check nodes με τουσ οποίουσ αυτόσ ςυνδζεται ςτο διάγραμμα Tanner και οι οποίεσ υπολογίηονται από αυτοφσ κατά το 1 ο ςτάδιο. Οι πικανότθτεσ αυτζσ δεν είναι παρά οι εκτιμιςεισ των check nodes για τθν τιμι bj του bit j ςτο οποίο αντιςτοιχεί ο ςυγκεκριμζνοσ variable node. Βάςει αυτϊν και ο κάκε variable node μπορεί να κάνει μια ςυνολικότερθ εκτίμθςθ τθσ τιμισ bj. Οι εκτιμιςεισ των check nodes για τουσ variable nodes και το αντίςτροφο, μπορεί να κεωρθκεί ότι είναι μθνφματα τα οποία ανταλλάςςονται μεταξφ των check και variable nodes. Είναι ουςιαςτικά διαφορετικζσ εκφράςεισ πικανοτιτων ανάλογα με τον αλγόρικμο αποκωδικοποίθςθσ όπωσ κα δοφμε ςτθν ςυνζχεια του κεφαλαίου. Η επαναλθπτικι διαδικαςία ανάγεται επομζνωσ ςε μια διαδικαςία ανταλλαγισ μθνυμάτων, θ οποία ζδωςε και το όνομά τθσ ςτθν κατθγορία των αλγορίκμων που τθν περιγράφουν και οι οποίοι ονομάηονται Message Passing. Για να προκφψουν τα παραπάνω ςυμπεράςματα για τουσ αλγόρικμουσ Message-Passing κεωριςαμε πωσ οι εμπλεκόμενεσ πικανότθτεσ είναι ανεξάρτθτεσ,δθλαδι πωσ θ εκτίμθςθ που κάνει ο i CN για τον VN j δεν λαμβάνει υπόψθ τθν εκτίμθςθ του ςυγκεκριμζνου VN για αυτόν τον CN. Οι αλγόρικμοι που χρθςιμοποιοφνται για LDPC αποκωδικοποίθςθ ςιμερα λαμβάνουν υπόψθ αυτό το κριτιριο, αλλά θ ανάγκθ τθσ ανεξαρτθςίασ τθσ πλθροφορίασ γεννά ζνα πρόβλθμα που δεν είναι απόλυτα επιλφςιμο. Ππωσ ζχουμε αναφζρει ςε ζνα Tanner graph θ παρουςία κφκλων είναι αναπόφευκτθ, κι ζτςι προκφπτει πωσ είναι αδφνατθ θ διατιρθςθ τθσ ανεξαρτθςίασ των πικανοτιτων, μετά από γ/2 επαναλιψεισ όπου γ είναι το girth του κϊδικα. Οι 3 αλγόρικμοι που περιγράφονται ςτθν ςυνζχεια του κεφαλαίου ουςιαςτικά ακολουκοφν τθν δομι που αναλφκθκε παραπάνω. Κακζνασ είναι επαναλθπτικόσ και διαφζρει από τουσ άλλουσ ςτο είδοσ-μορφι των μθνυμάτων που ανταλλάςει μεταξφ των κόμβων,αλλά και ςτθν ακριβι υλοποίθςθ των πράξεων που εκτελοφνται ςε κάκε κόμβο. Η διαδικαςία τθσ αποκωδικοποίθςθσ διακρίνεται ςτα παρακάτω 4 ςτάδια όπωσ παρουςιάηονται ςτο διάγραμμα. Τα 2 ςτάδια που δεν ζχουν αναλυκεί ακόμα είναι το ςτάδιο τθσ αρχικοποίθςθσ και ο ζλεγχοσ τερματιςμοφ. Στο ςτάδιο τθσ αρχικοποίηςησ αποτελεί το ςτάδιο όπου δίνονται αρχικζσ τιμζσ ςτουσ VN με βάςθ τθν πλθροφορία που υπάρχει από το κανάλι και τθν οποία φζρουν οι τιμζσ των λαμβανόμενων ςυμβόλων.

33 33 Το τελευταίο ςτάδιο περιλαμβάνει αφενόσ τθν εκτίμθςθ και τθν λιψθ απόφαςθσ (hard decision) για κάκε bit του κάκε VN,και αφετζρου τον ζλεγχο τθσ εγκυρότθτασ τθσ κωδικισ λζξθσ που προκφπτει από το hard decision.o ζλεγχοσ τθσ εγκυρότθτασ προκφπτει ουςιαςτικά από τθν ικανοποίθςθ τθσ εξίςωςθσ : Ππωσ ζχει αποδειχκεί και ςτο δεφτερο κεφάλαιο. Αν θ κωδικι λζξθ είναι ςωςτι ο αλγόρικμοσ τερματίηεται,διαφορετικά επαναλαμβάνονται τα ςτάδια τθσ ενθμζρωςθσ των κόμβων μζχρι να βρεκεί θ ςωςτι κωδικολζξθ ι να φτάςει το ςφςτθμα ςτον μζγιςτο αρικμό επαναλιψεων. Συνικωσ ορίηεται ζνασ μζγιςτοσ αρικμόσ επαναλιψεων του αλγόρικμου. Σχιμα 2.2 Διάγραμμα ροισ αλγορίκμου

34 Αλγόριθμοσ Sum-Product in Log-Domain Ρρϊτα παρουςιάηουμε τον αλγόρικμοσ Sum-Product in Log-Domain, ο οποίοσ υλοποιείται ςτο πεδίο των λογαρίκμων κακϊσ με αυτό τον τρόπο μποροφμε να μετατρζψουμε τουσ πολλαπλαςιαςμοφσ ςε προςκζςεισ, κάτι το οποίο διευκολφνει πάρα πολφ τθν υλοποίθςθ του ςυγκεκριμζνου αλγορίκμου. Για τθν περίπτωςθ καναλιοφ AWGN και διαμόρφωςθσ BPSK, αποτελείται από τα εξισ βιματα: Αρχικοποίηςη των μηνυμάτων Qvc: Q 0 vc 2y e c 2 n, όπου yc είναι θ τιμι του λαμβανόμενου ςυμβόλου. Υπολογιςμόσ των μηνυμάτων Rcv: Υπολογιςμόσ του μθνφματοσ Rncv, τo οποίo ςτζλνει ο check node c ςτον variable node v κατά τθ n-ιοςτι επανάλθψθ του αλγορίκμου: R signq ()*( () Q c n n 1 n 1 cv vc ' vc ' c c vsv ' v () vsv ' v (), όπου v ' S ( c) ςυμβολίηει το ςφνολο των variable nodes, εκτόσ του v, με τουσ v οποίουσ ςυνδζεται ο check node c. Η ςυνάρτθςθ Φ() είναι μια ςφνκετθ ςυνάρτθςθ θ οποία δίνεται από τθ ςχζςθ: x x e 1 ()log(tanh() x log ( ) x 2 e 1 Η υλοποίθςθ τθσ ςχζςθσ αυτισ ςε υλικό είναι πολφπλοκθ, κάτι που αυξάνει αρκετά το βακμό πολυπλοκότθτασ του check node. Για αυτό το λόγο ςυχνά προτιμάται να υλοποιθκεί με τθ χριςθ μνθμϊν (Look-up-tables), μειϊνοντασ ζτςι τθν πολυπλοκότθτα. Υπολογιςμόσ των μηνυμάτων Qvc: Υπολογιςμόσ του μθνφματοσ Qnvc, τo οποίo ςτζλνει ο variable node v ςτον check node c κατά τθ n-ιοςτι επανάλθψθ του αλγορίκμου: n n vc Rcv ' v, c' S (~) c Q c

35 35 όπου c ' S (~ c) v ςυμβολίηει το ςφνολο των check nodes, εκτόσ του c, με τουσ οποίουσ c ςυνδζεται ο variable node v. Λήψη απόφαςησ Ο κάκε variable node, ο οποίοσ αντιςτοιχεί ςε ζνα bit, εξάγει μια εκτίμθςθ ςφμφωνα με τθ ςχζςθ: Q v v c cs ' όπου λαμβάνονται υπόψθ όλα τα μθνφματα τα οποία λαμβάνει ο variable node. Βάςει τθσ τιμισ τθσ ποςότθτασ Qv παίρνεται μία hard απόφαςθ, και ςυγκεκριμζνα : R n cv ' b 1, Q 0 v ι v bv 0, Qv 0. Αντίςτοιχθ απόφαςθ λαμβάνεται για όλα τα bits τθσ κωδικισ λζξθσ. Σε περίπτωςθ που θ προκφπτουςα κωδικι λζξθ είναι ζγκυρθ ο αλγόρικμοσ τερματίηει και θ ςυγκεκριμζνθ κωδικι λζξθ αποτελεί τθν αποκωδικοποιθμζνθ. Διαφορετικά, επαναλαμβάνεται θ διαδικαςία από το ςτάδιο του υπολογιςμοφ των μθνυμάτων των check nodes. 2.3 Αλγόριθμοσ Min- Sum O MSA (min-sum algorithm) είναι βαςικά o sum-product algorithm, αλλά με μία βαςικι διαφορά: Μειϊνει τθν υπολογιςτικι πολυπλοκότθτα του ςυγκεκριμζνου αλγόρικμου ζχοντασ αντικαταςτιςει τθν πολφπλοκθ εξίςωςθ του αλγόρικμου ( x) log[tanh( x/ 2)] με άλλεσ ευκολότερεσ ςτθν υλοποίθςθ χρθςιμοποιϊντασ τισ ιδιότθτεσ του Q(x).Ουςιαςτικά δθλαδι ο αλγόρικμοσ αυτόσ διαφζρει μόνο ςτο ςτάδιο τθσ ενθμζρωςθσ των check nodes από τον SP, τα υπόλοιπα ςτάδια των δφο αλγόρικμων είναι ίδια.

36 36 Σχιμα 2.3 Γραφικι παράςταςθ τθσ Q(x) Στο ςχιμα 2.3 φαίνεται θ γραφικι παράςταςθ τθσ Φ(x),που παίηει κφριο ρόλο ςτον υπολογιςμό των μθνυμάτων που οι check nodes ςτζλνουν ςτουσ variable nodes ςτον αλγόρικμο log-sp. Ππωσ φαίνεται είναι μία γνθςίωσ φκίνουςα ςυνάρτθςθ, δθλαδι για μικρζσ τιμζσ ειςόδου παίρνει μεγάλεσ τιμζσ,ενϊ για μεγαλφτερεσ ειςόδουσ παίρνει μικρότερεσ τιμζσ [26]. Μποροφμε, επομζνωσ, να απλοποιιςουμε το άκροιςμα προςεγγίηοντάσ το με τον μικρότερο από τουσ όρουσ του.πςο μεγαλφτερθ διαφορά ζχει ο όροσ που κρατάμε από τουσ υπόλοιπουσ,τόςο καλφτερθ είναι θ προςζγγιςι μασ. Ζτςι οδθγοφμαςτε ςτθ ςχζςθ υπολογιςμοφ των μθνυμάτων από τουσ check nodes ςτουσ variable nodes: R signq ( )*( ( Q) n n 1 n 1 cv vc ' vc ' c vsv ' () c vsv ' () v R signq ( )*min( Q) n n 1 n 1 cv vc ' c vc ' c vsv ' v () vsv ' () v Ρροκφπτει λοιπόν πωσ ο αλγόρικμοσ ΜS είναι μία προςζγγιςθ του αλγορίκμου log-sp θ οποία όμωσ μειϊνει ςθμαντικά τθν πολυπλοκότθτα τθσ αποκωδικοποίθςθσ [25],κακϊσ ο αλγόρικμοσ πλζον απελευκερϊνεται από τθν απαιτθτικι ςυνάρτθςθ Φ(x). Είναι προφανζσ πωσ αυτι θ προςζγγιςθ-απλοποίθςθ ειςάγει ζνα μικρό ποςό ςφάλματοσ και κατά ςυνζπεια περιορίηει και τθν απόδοςθ. v

37 Αλγόριθμοσ Modified-Min-Sum Ραρατθρϊντασ με ακρίβεια τθν προςζγγιςθ: n 1 n 1 Qvc ' c vc ' c vsv ' v () vsv ' () ( ( ) min( Q) v και κάνοντασ χριςθ τθσ γραφικισ παράςταςθσ τθσ Φ(), διαπιςτϊνουμε ακόμθ και διαιςκθτικά ότι θ προςζγγιςθ αυτι είναι μια υπερεκτίμθςθ τθσ αρχικισ ποςότθτασ. Αυτό όπωσ είπαμε, προκαλεί τθ μείωςθ τθσ απόδοςθσ του Min-Sum αλγορίκμου ςε ςχζςθ με αυτι του Sum-Product. Για αυτό το λόγο μποροφμε να κάνουμε ζνα scaling ςτθν ποςότθτα αυτι, προςεγγίηοντασ με αυτό τον τρόπο τθν αρχικι ποςότθτα και μειϊνοντασ ζτςι τθν απϊλεια απόδοςθσ. Συνεπϊσ, θ τροποποιθμζνθ ςχζςθ που γίνεται ο υπολογιςμόσ των μθνυμάτων από τουσ check nodes ςτουσ variable nodes δίνεται από τθν παρακάτω ςχζςθ: R signqa ()*(*min( Q) n n 1 n 1 cv vc ' c vc ' c vsv ' v (), vsv ' () v όπου α είναι θ παράμετροσ που κάνουμε το scaling. Ρολλζσ εργαςίεσ ζχουν γίνει για τον προςδιοριςμό τθσ ποςότθτασ αυτισ και ζχουν δείξει ότι μια τιμι κοντά ςτο 0.8 οδθγεί ςε αρκετά ικανοποιθτικά αποτελζςματα. Η βζλτιςτθ τιμι τθσ παραμζτρου αυτισ όμωσ κα πρζπει να βρίςκεται κατόπιν εξομοιϊςεων για κάκε αλγόρικμο κακϊσ εξαρτάται από τα ςυγκεκριμζνα χαρακτθριςτικά αυτοφ. 2.5 ύγκριςη αλγορύθμων Μζχρι ςιμερα οι ςχεδιαςτζσ αποκωδικοποιθτϊν LDPC ανάλογα με τθν εφαρμογι που χρθςιμοποιοφν και το υλικό που ζχουν ςτθν διάκεςθ τουσ χρθςιμοποιοφν και διαφορετικό αλγόρικμο. Μια ςυγκριτικι μελζτθ των παραπάνω αλγορίκμων παρουςιάηεται ςτο παρακάτω ςχιμα ςτο οποίο παρουςιάηονται οι αποδόςεισ των 3 αλγορίκμων που μόλισ περιγράψαμε[16]:

38 38 Για τθν επιλογι χριςθσ κάκε αλγόρικμου πρζπει να λθφκοφν υπόψθ τα μειονεκτιματα και τα πλεονεκτιματα του κακενόσ. Δθλαδι αν χρειαηόμαςτε πολφ καλι απόδοςθ και ακρίβεια τότε κα χρθςιμοποιθκεί ο Sum Product αναγκάηοντασ ζτςι το ςφςτθμα μασ να είναι ιδιαιτζρωσ πολφπλοκο. Από τθν άλλθ αν αναηθτείται μία μθ πολφπλοκθ,γριγορθ και μικρι υλοποίθςθ τότε το καλφτερο κα ιταν να χρθςιμοποιθκεί ο Min-Sum. Άξιο αναφοράσ είναι θ πολφ καλι απόδοςθ του αλγορίκμου Modified-Min-Sum ο οποίοσ βρίςκεται πολφ κοντά ςτον Sum-Product ςτισ χαμθλζσ τιμζσ (κάτω από 2 db) του λόγου ςιματοσ προσ κόρυβο και είναι καλφτεροσ για μεγαλφτερεσ τιμζσ. Αυτό εξθγείται από το γεγονόσ ότι θ ςυνάρτθςθ Φ() (και κατά ςυνζπεια ο αλγόρικμοσ Sum-Product) είναι ευαίςκθτθ ςε ςφάλματα κβαντιςμοφ και ζτςι, λόγω του περιοριςμζνου εφρουσ αναπαράςταςθσ, ο αλγόρικμοσ Sum-Product είναι ελαφρόσ χειρότεροσ του Modified-Min- Sum.

39 39 ΚΕΥΑΛΑΙΟ 3 Σο DVB-S2 ςύςτημα 3.1 Tο πρότυπο DVB Η παροφςα διπλωματικι αποτελεί προςπάκεια υλοποίθςθσ ςε hardware ενόσ LDPC αποκωδικοποιθτι που πρόκειται να χρθςιμοποιθκεί ςε DVB-S2 ςυςτιματα. Για τον λόγο αυτό είναι αναγκαίο αρχικά να περιγραφεί το ευρφτερο ςφςτθμα του DVB-S2. Στθν ςυνζχεια κα δοκεί μία πλιρθσ ανάλυςθ όλων των απαιτιςεων που πρζπει να ικανοποιθκοφν ϊςτε ζνασ αποκωδικοποιθτι LDPC να είναι λειτουργικόσ ςε αυτό το ςφςτθμα. Η οικογζνεια προτφπων DVB αποτελείται από μία ςειρά προτφπων, κακζνα από τα οποία υποςτθρίηουν ςυγκεκριμζνα ςυςτιματα και εφαρμογζσ. Για τθ μετάδοςθ ψθφιακισ τθλεόραςθσ και τθν ευρυεκπομπι μζςω δορυφόρου, κατάλλθλο είναι το ςφςτθμα DVB-S. Το DVB-S αναπτφχκθκε ςτα πλαίςια του DVB και προτυποποιικθκε από το Ευρωπαϊκό Ινςτιτοφτο Τθλεπικοινωνιακϊν Ρροτφπων (European Telecommunications Standards Institute, ETSI). Είναι ςχεδιαςμζνο ϊςτε να παρζχει υπθρεςίεσ τθλεοπτικϊν προγραμμάτων απευκείασ ςτον χριςτθ για τισ υπθρεςίεσ BSS και FSS. Απευκφνεται ςε ολοκλθρωμζνουσ αποκωδικοποιθτζσ δζκτθ (Integrated Receiver Decoders, IRDs) για καταναλωτζσ, κακϊσ και για ςυςτιματα κεραιϊν ςυλλογισ (SMATV) και ςτακμοφσ καλωδιακισ τθλεόραςθσ. Το DVB- S παρζχει μια ποικιλία λφςεων που είναι κατάλλθλεσ για εφρθ ηϊνθσ αναμεταδότθ μεταξφ 26 και 72 MHz. Η πρόοδοσ τθσ ψθφιακισ τεχνολογίασ ςτθν παραγωγι, μετάδοςθ και εκπομπι τθλεόραςθσ μεταβάλλει γριγορα τισ κακιερωμζνεσ ζννοιεσ τθσ εκπομπισ. Ζτςι, ςε ζνα τυπικό ςφςτθμα ψθφιακισ τθλεόραςθσ, οι δορυφορικζσ ηεφξεισ μποροφν να χρθςιμοποιθκοφν με ςκοπό τθ διανομι και τθν εκπομπι υπθρεςιϊν. Ρλζον είναι δυνατό να περιλαμβάνονται εφαρμογζσ ςυνδρομθτικισ τθλεόραςθσ, λιψθσ πλθροφορίασ πολυμζςων με ςκοπό για παράδειγμα τθν πλοιγθςθ, διαδραςτικζσ υπθρεςίεσ και θλεκτρονικό εμπόριο. Σθμαντικό είναι το γεγονόσ ότι οι απαιτιςεισ ιςχφοσ από το δορυφόρο ζχουν καταςτεί λιγότερο αυςτθρζσ, χάρθ ςτθν πρόοδο των ςυςτθμάτων λιψθσ και τθν ανάπτυξθ τθσ δορυφορικισ τεχνολογίασ. Ζτςι, με βάςθ τθν ταχεία ειςαγωγι των ψθφιακϊν τεχνολογιϊν, ο αρικμόσ των τθλεοπτικϊν προγραμμάτων ανά δορυφορικό αναμεταδότθ ζχει πολλαπλαςιαςτεί. Η αφξθςθ του αρικμοφ αυτοφ δίνει τθ δυνατότθτα παροχισ νζων υπθρεςιϊν, όπωσ θ ταυτόχρονθ μετάδοςθ μεγάλου αρικμοφ προγραμμάτων, λιψθ από πολλαπλζσ κάμερεσ και διανομι ταινιϊν on demand. Η τελευταία επιτυγχάνεται με τθν παράλλθλθ μετάδοςθ διάφορων αντιγράφων τθσ ίδιασ ταινίασ μετατοπιςμζνων ςτο χρόνο.

40 40 Οι ςθμαντικότερεσ απαιτιςεισ τισ οποίεσ καλείται να ικανοποιιςει το DVB-S είναι οι ακόλουκεσ: δυνατότθτα επιλογισ τθσ ποιότθτασ τθσ εικόνασ και του ιχου με ελαςτικό τρόπο ϊςτε να ανταποκρίνεται ςτισ ανάγκεσ τθσ εκάςτοτε υπθρεςίασ ι χριςτθ Ρολυπλεξία Διαίρεςθσ Χρόνου με ζνα απλά διαμορφωμζνο ψθφιακό φζρον, κάτι που επιτρζπει τθ μετάδοςθ πολλαπλϊν καναλιϊν ανά φζρον (Multiple Channels Per Carrier, MCPC) βζλτιςτθ εκμετάλλευςθ του διακζςιμου εφρουσ ηϊνθσ αναμεταδότθ ευζλικτθ χριςθ τθσ χωρθτικότθτασ μετάδοςθσ λειτουργία με μικρζσ κεραίεσ λιψθσ (π.χ. 60cm) EIRP από το δορυφόρο κοντά ςτα 51dBW ψθφιακόσ δζκτθσ (IRD) ςε προςιτι τιμι 3.2 To ςύςτημα DVB-S2 Γενικά το DVB-S2 είναι ζνα ςφςτθμα μετάδοςθσ με μορφι ςαν αυτι που ζχει περιγραφεί ςτο 1ο κεφάλαιο. Το DVB-S2 είναι το δεφτερθσ γενιάσ πρότυπο δορυφορικισ μετάδοςθσ ςτα πλαίςια του προγράμματοσ DVB. Αποτελεί εξζλιξθ του προτφπου DVB-S,το οποίο χρθςιμοποιείται ςιμερα από τουσ περιςςότερουσ δορυφορικοφσ παρόχουσ υπθρεςιϊν ςε παγκόςμια κλίμακα. Κάτω από τισ ίδιεσ ςυνκικεσ μετάδοςθσ το DVB-S2 επιτυγχάνει αφξθςθ τθσ χωρθτικότθτασ μετάδοςθσ ζωσ και τριάντα τοισ εκατό ςε ςχζςθ με το DVB-S. Η ςχεδίαςι του είναι τζτοια που επιτρζπει τθν εξυπθρζτθςθ πολλαπλϊν ευρυηωνικϊν δορυφορικϊν εφαρμογϊν: Εφαρμογζσ τθλεόραςθσ Κανονικισ και Υψθλισ Ευκρίνειασ (SDTV, HDTV), αλλθλεπιδραςτικζσ υπθρεςίεσ για καταναλωτικζσ εφαρμογζσ, όπωσ θ πρόςβαςθ ςτο διαδίκτυο, επαγγελματικζσ εφαρμογζσ, όπωσ θ Ψθφιακι Τθλεόραςθ και θ Συλλογι Ειδιςεων (DSNG), θ διανομι τθλεοπτικοφ ςιματοσ ςε επίγειουσ πομποφσ και θ διανομι ψθφιακϊν δεδομζνων. Το πρότυπο DVB-S2 ζχει βαςιςτεί ςε τρεισ ςθμαντικζσ ζννοιεσ *Morello & Reimers, 2004]: βζλτιςτθ απόδοςθ μετάδοςθσ απόλυτθ ευελιξία όςο το δυνατόν μικρότερθ πολυπλοκότθτα δζκτθ Το γεγονόσ ότι το DVB-S2 εφαρμόηεται και ςε υπάρχοντεσ δορυφορικοφσ αναμεταδότεσ με πλθκϊρα χαρακτθριςτικϊν μετάδοςθσ και για διάφορουσ ςυνδυαςμοφσ φαςματικισ απόδοςθσ και απαιτιςεων, μαρτυρά τθ ςθμαντικι του ευελιξία και πρακτικότθτα. Επιπλζον, δεν περιορίηεται ςε κωδικοποίθςθ βίντεο και ιχου MPEG-2, αλλά είναι ςχεδιαςμζνο ζτςι ϊςτε να χειρίηεται μια ποικιλία πρωτοκόλλων ιχου, βίντεο και

41 41 δεδομζνων. Ανάμεςα ςε αυτά ςυμπεριλαμβάνονται και ςχιματα που βρίςκονται ςε ςτάδιο προτυποποίθςθσ για μελλοντικζσ εφαρμογζσ DVB. Το DVB-S2 προςαρμόηεται ςε οποιοδιποτε τφπο ροισ ειςόδου δεδομζνων, όπωσ είναι θ ςυνεχισ ροι bit, απλά ι πολλαπλά εφματα Μεταφοράσ MPEG (Transport Streams, TS), πακζτα IP, κακϊσ και πακζτα του πρωτοκόλλου Αςφγχρονου Τρόπου Μεταφοράσ (Asynchronous Transfer Mode, ATM). Πλα τα παραπάνω χαρακτθριςτικά του DVB-S2 προτφπου περιορίηουν και τθν ανάγκθ δθμιουργίασ ενόσ νζου προτφπου ςτο μζλλον. 3.3 ΑΡΦΙΣΕΚΣΟΝΙΚΗ ΜΕΣΑΔΟΗ ΣΟΤ ΤΣΗΜΑΣΟ DVB-S2 Σσήμα Λειηοςπγικό μπλοκ διάγπαμμα ηος ζςζηήμαηορ DVB-S2 Το ςφςτθμα DVB-S2 ακολουκεί μια ιεραρχικι αρχιτεκτονικι μετάδοςθσ, θ οποία μπορεί να αναλυκεί ςε μια ακολουκία λειτουργικϊν μπλοκ (Σχιμα 2.4)[9][10]. Το πρϊτο ςτθ ςειρά μπλοκ, το οποίο προςδιορίηεται ωσ Προςαρμογή Ροήσ Ειςόδου (Mode And Stream Adaptation), εξαρτάται από τθν εξυπθρετοφμενθ εφαρμογι και αποτελεί τθ διεπαφι προσ κάκε ρεφμα ειςόδου. Οι ακολουκίεσ ειςόδου μπορεί να είναι απλά ι πολλαπλά ρεφματα μεταφοράσ, με χριςθ πακζτων ι ςε ςυνεχι ροι. Ζτςι το ςφςτθμα αυτό είναι υπεφκυνο να διαπιςτϊνει τθν μορφι των δεδομζνων ειςόδου, να ςυγχρονίηει τθ ροι των δεδομζνων,να διαγράφει τα πακζτα μθδενικοφ περιεχομζνου, και να ανιχνεφει τθν CRC κωδικοποίθςθ ςτισ ςε δομι πακζτου ροζσ δεδομζνων. Επίςθσ, το μπλοκ Ρροςαρμογισ οισ Ειςόδου διακζτει οριςμζνα προαιρετικά εργαλεία για τθ λειτουργία τθσ Ρροςαρμοςτικισ Κωδικοποίθςθσ και Διαμόρφωςθσ (Adaptive Coding and Modulation, ACM). Επιπλζον, ςτθν περίπτωςθ πολλαπλϊν ειςόδων, παρζχει ςυγχϊνευςθ (merging) όλων των ρευμάτων ειςόδου ςε ζνα απλό μεταδιδόμενο ςιμα, και ςτθ ςυνζχεια τεμαχιςμό (slicing) αυτοφ ςε μπλοκ κωδικοποιθμζνα κατά FEC. Τα τελευταία αποτελοφνται από ψθφία που ζχουν ςυγκεντρωκεί από μια κφρα ειςόδου, προκειμζνου να μεταδοκοφν με κοινό τρόπο όςον αφορά τθν κωδικοποίθςθ FEC και τθ διαμόρφωςθ. Με τον τρόπο αυτό δθμιουργείται ζνα πλαίςιο βαςικισ ηϊνθσ (Base Band Frame, BBFRAME). Πμωσ, είναι πικανό τα προσ μετάδοςθ δεδομζνα χριςτθ να μθν επαρκοφν για τθ ςυμπλιρωςθ του

42 42 πλαιςίου. Στθν περίπτωςθ αυτι ακολουκείται μια διαδικαςία προςκικθσ bit (padding), ϊςτε να ςυμπλθρωκεί πλιρωσ το BBFRAME. Το επόμενο ςε ςειρά μπλοκ αφορά τθν διαδικαςία τθσ κωδικοποίθςθσ FEC, θ οποία πραγματοποιείται διαδοχικά από τον εξωτερικό κωδικοποιθτι BCH (Bose-Chaundhuri- Hocquenghem) κϊδικα και τον εςωτερικό κωδικοποιθτι LDPC (Low Density Parity Check) κϊδικα. Ο κϊδικασ BCH είναι ζνασ κυκλικόσ κϊδικασ πολλαπλϊν επιπζδων και μεταβλθτοφ μικουσ, ενϊ οι κϊδικεσ LDPC είναι γραμμικοί μπλοκ κϊδικεσ που χρθςιμοποιοφν αραιοφσ πίνακεσ ελζγχου ιςοτιμίασ με ρυκμό κϊδικα από ¼ ζωσ 9/10. Ανάλογα με τθν εφαρμογι, τα κωδικοποιθμζνα μπλοκ κατά FEC (πλαίςια FEC) ζχουν μικοσ ι bits. Πταν χρθςιμοποιείται ACM ι Μεταβλθτι Κωδικοποίθςθ και Διαμόρφωςθ (Variable Coding and Modulation, VCM), οι λειτουργίεσ κωδικοποίθςθσ και διαμόρφωςθσ είναι ςτακερζσ για ζνα ςυγκεκριμζνο πλαίςιο, αλλά μπορεί να μεταβάλλονται ςε διαφορετικά πλαίςια. Επόμενο βιμα είναι θ επιλογι τθσ κατάλλθλθσ διαμόρφωςθσ με ειςαγωγι των ψθφίων ςτισ φάςεισ του αςτεριςμοφ, ανάλογα με τθν εφαρμογι. Η διαδικαςία αυτι ακολουκείται από το ςχθματιςμό του πλαιςίου φυςικοφ ςτρϊματοσ (Physical Layer, PL). Μζςω αυτισ παρζχεται θ ειςαγωγι επικεφαλίδασ PL και προαιρετικϊν πιλοτικϊν ςυμβόλων PL (με απϊλεια χωρθτικότθτασ 2.4%), ενϊ τα ψθφία τίκενται ςε τυχαία ςειρά (scrambling) για διαςπορά ενζργειασ. Πταν δεν υπάρχουν δεδομζνα προσ μετάδοςθ, εφαρμόηεται προαιρετικά θ ειςαγωγι πλαιςίων PL χωρίσ πλθροφορία (dummy). Τελευταίο ςτάδιο πριν τθ μετάδοςθ του ςιματοσ ςτο δορυφορικό κανάλι είναι το φιλτράριςμα βαςικισ ηϊνθσ και θ ορκογϊνια (quadrature) διαμόρφωςθ. Αυτζσ παράγουν το τελικό ςιμα ραδιοςυχνοτιτων που εκπζμπεται. Στισ επόμενεσ παραγράφουσ αναλφονται περαιτζρω οι ςθμαντικότερεσ από τισ λειτουργίεσ που επιτελοφνται κατά τθ μετάδοςθ ςιματοσ ςε DVB-S2 ςφςτθμα. 3.4 Κωδικοποιητόσ LDPC ςε DVB-S2 ςύςτημα Με ςτόχο τθ βζλτιςτθ απόδοςθ, το πρότυπο DVB-S2 υιοκετεί τθ τεχνικι FEC. Η τεχνικι αυτι επιτρζπει τθν αποκωδικοποίθςθ ςτο δζκτθ χωρίσ να είναι απαραίτθτθ οποιαδιποτε πλθροφορία από τον πομπό. Μετά από εργαςτθριακζσ εξομοιϊςεισ για τθν εφρεςθ του πλζουν αποδοτικοφ κϊδικα, επιλζχκθκε τελικά να χρθςιμοποιθκοφν οι μπλοκ κϊδικεσ με πολφ περιοριςμζνθ αλγεβρικι δομι που ζχουν περιγραφεί ςτο προθγοφμενο κεφάλαιο. Οι LDPC κϊδικεσ που χρθςιμοποιοφνται ςτο ςφςτθμα DVB-S2,αποτελοφνται από πολφ μεγάλο μικοσ μπλοκ (64800 bits για το κανονικό πλαίςιο και bits για το μικρότερο πλαίςιο).επίςθσ για να είναι εφικτι θ αποκωδικοποίθςθ είναι απαραίτθτοσ ζνασ μεγάλοσ αρικμόσ επαναλιψεων (περίπου 50).Τζλοσ με ςτόχο να περιοριςτοφν τα ςφάλματα που παρατθροφνται ςε υψθλοφσ CNR λόγουσ χρθςιμοποιικθκε από τουσ ςχεδιαςτζσ ζνασ ςυνδεδεμζνοσ εξωτερικόσ κϊδικασ BCH (χωρίσ παρεμβολι ψθφίων). Στο DVB-S2 είναι δυνατι θ χριςθ δυο ειδϊν μπλοκ με μικοσ ι bits. Η επιλογι αυτι υπαγορεφτθκε από δυο αντικρουόμενεσ ανάγκεσ. Τα μπλοκ μεγάλου μικουσ βελτιϊνουν το ςθματοκορυβικό λόγο που επιτυγχάνεται, αλλά ταυτόχρονα αυξάνουν τθ κακυςτζρθςθ τθσ διαδικαςίασ διαμόρφωςθσ και αποδιαμόρφωςθσ από άκρο ςε άκρο. Επομζνωσ, για εφαρμογζσ όπου θ κακυςτζρθςθ δεν είναι ιδιαίτερα κρίςιμθ, όπωσ για παράδειγμα θ ευρυεκπομπι, ενδείκνυται θ χριςθ μεγάλων πλαιςίων. Αντίκετα, για

43 43 αλλθλεπιδραςτικζσ εφαρμογζσ, όπου οι κακυςτεριςεισ πρζπει να διατθροφνται ςε χαμθλά επίπεδα, τα μικρά πλαίςια είναι πιο αποδοτικά. Η εγγενισ ευελιξία του DVB-S2 επιτρζπει τθν ικανοποίθςθ μιασ μεγάλθσ ποικιλίασ απαιτιςεων. Ανάλογα λοιπόν με τθν επιλεγμζνθ διαμόρφωςθ και τισ απαιτιςεισ του ςυςτιματοσ, μποροφν να επιλεγοφν ρυκμοί κωδικοποίθςθσ ίςοι με 1/2,1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6, 8/9 και 9/10. Οι χαμθλοί ρυκμοί κωδικοποίθςθσ, δθλαδι 1/2,1/4, 1/3 και 2/5, ζχουν ειςαχκεί ϊςτε να επιτρζπουν τθ λειτουργία του ςυςτιματοσ κάτω από εξαιρετικά άςχθμεσ ςυνκικεσ ηεφξθσ. Ζτςι, ςε ςυνδυαςμό με τθ χριςθ QPSK διαμόρφωςθσ, το ςφςτθμα είναι ςε κζςθ να λειτουργεί κανονικά, ακόμθ και όταν θ ςτάκμθ του ςιματοσ είναι κάτω από τθ ςτάκμθ του κορφβου. Χωρίσ τθ χριςθ κωδικοποίθςθσ, θ πτϊςθ τθσ ςτάκμθσ του ςιματοσ κάτω από τθ ςτάκμθ του κορφβου κα κακιςτοφςε αδφνατθ τθ λιψθ ςωςτισ απόφαςθσ για τα ψθφία πλθροφορίασ ςτο δζκτθ και κα οδθγοφςε ςε διακοπι τθσ λειτουργίασ του ςυςτιματοσ. Η διαδικαςία του encoding είναι να κακορίςει τα n ldpc k ldpc bit ιςοτιμίασ (p 0, p 1, p n k 1 ) για κάκε μπλοκ από k ldpc bits πλθροφορίασ (i 0, i 1, i k 1 ). H διαδικαςία που ακολουκείται παρουςιάηεται παρακάτω[9]: 1 ο ςτάδιο Αρχικοποίθςθ p 0 = p 1 = = p n k 1 = 0 2 ο ςτάδιο Στθν ςυνζχεια χρθςιμοποιοφνται τα bit πλθροφορίασ ςφμφωνα με ζναν πίνακα με ςτόχο τον υπολογιςμό των τιμϊν των bit ιςοτιμίασ. Το 1 ο πλθροφοριακό bit i 0 για ζναν κϊδικα bits και code rate 2/3 χρθςιμοποιείται για τον υπολογιςμό 13 parity bits μζςω τθσ πράξθσ xor ςφμφωνα με τθν πρϊτθ ςειρά του πίνακα B6 [ETSI EN ]. 3 ο ςτάδιο

44 44 Για τα επόμενα 359 bits πλθροφορίασ, i m, m=1,2,..,359,κάκε bit πλθροφορίασ ςυμβάλει ςτον υπολογιςμό ενόσ parity bit με διεφκυνςθ που βρίςκεται από τθν εξίςωςθ: x + m mod 360 q mod(n ldpc k ldpc ) Ππου x ςυμβολίηει τθν διεφκυνςθ που δίνεται από τθν πρϊτθ ςειρά του πίνακα Β6 [ETSI EN ] για τον υπολογιςμό ενόσ parity bit κακϊσ τθν διαβάηουμε για ζνα parity bit κάκε φορά (πχ για i1) και q είναι μία ςτακερά που εξαρτάται από το code rate του κϊδικα και δίνεται από τον παρακάτω πίνακα. Σφμφωνα με τα παραπάνω για το bit i 1 οι λειτουργίεσ που εφαρμόηονται είναι : 4 ο ςτάδιο Για το επόμενο 361 bit πλθροφορίασ,οι διευκφνςεισ των parity bit που υπολογίηονται δίνονται από τον πίνακα Β6 και πάλι αλλά τϊρα από τθν δεφτερι του ςειρά. Στθν ςυνζχεια με τθν εξίςωςθ που δόκθκε παραπάνω υπολογίηονται τα επόμενα bit μζχρι το 719,με το x τϊρα να ςυμβολίηει τισ διευκφνςεισ τθσ δεφτερθσ ςειράσ του πίνακα B.6. Mε τον ίδιο τρόπο ςυνεχίηεται θ διαδικαςία τθσ κωδικοποίθςθσ για κάκε ομάδα των 360 bits.

45 Aποκωδικοποιητόσ LDPC ςε DVB-s2 ςύςτημα Η διαδικαςία τθσ αποκωδικοποίθςθσ ακολουκεί τθν μορφι που περιγράφθκε ςτο 2 ο κεφάλαιο. Ουςιαςτικά ακολουκείται ο min-sum αλγόρικμοσ με διόρκωςθ χρθςιμοποιϊντασ look up tables[18]. H επαναλθπτικι διαδικαςία που ακολουκείται παρουςιάηεται ςυνοπτικά ςτον παρακάτω πίνακα: Αρχικοποίηση Οι αρχικζσ τιμζσ είναι κακοριςμζνεσ από το λαμβανόμενα δεδομζνα από το κανάλι, u n θ τιμι του καναλιοφ v n ki = u n n = 0,1,2 N 1 i = 1,2,.., deg (bit node n) Επαναληπτική διαδικασία Φάση 1 η Check node update Για κάκε ηεφγοσ (i,j) που ικανοποιεί Η(i,j)=1 L r ij = xor j ϵn(i)/j signl q j;i min j ϵn(i)/j L(q j;i) + LUT j ϵn(i)/j (L q j;i ) Φάση 2 η Variable Node Update L( Q ) L( V ) L( R ) L( R ) nm n m' M ( n) m' n mn L( R ) ( sign( Q ) sign( Q ))* ( ( Q ) ( Q )) mn n' m nm n' m nm n' N ( m) n' N ( m) Φάση 3 η Soft decision M i = 1 if L Q i < 0 0 αλλιώς L( Q ) L(M ) L ( r ) i i j M () i Φάση 4 η Hard decision ij Φάση 5 η Parity Check H M i T = 0 Εάλ o παξαπάλω έιεγχνο ηζχύεη ζεκαίλεη όηη έχεη βξεζεί ζωζηή θωδηθή ιέμε θαη ν αιγόξηζκνο ηεξκαηίδεηαη. Εάλ δελ ηζχύεη ν παξαπάλω έιεγχνο,ν απνθωδηθνπνηεηήο επαλαιακβάλεη ηελ δηαδηθαζία από ηελ 1 ε θάζε.

46 46 ΚΕΥΑΛΑΙΟ 4 Αρχιτεκτονικϋσ Αποκωδικοπούηςησ 4.1 Αρχιτεκτονικϋσ αποκωδικοπούηςησ LDPC Βαςιςμζνοσ ςτον message-passing αλγόρικμο, ζνασ LDPC decoder μπορεί να υλοποιθκεί ςειριακά,πλιρωσ παράλλθλα ι και μερικϊσ παράλλθλα. Ο αρικμόσ και οι ςυνδζςεισ μεταξφ των επεξεργαςτικϊν μονάδων κακορίηουν το βακμό παραλλθλίασ τθσ εκάςτοτε αρχιτεκτονικισ και αποτελεί ρυκμιςτικό παράγοντα του trade-off μεταξφ απαιτοφμενθσ επιφάνειασ (area), ταχφτθτασ αποκωδικοποίθςθσ, κατανάλωςθσ ενζργειασ και ευελιξίασ [11]. Στο ζνα άκρο βρίςκονται οι πλιρωσ παράλλθλεσ υλοποιιςεισ που οδθγοφν ςε «ταχφτερεσ» αρχιτεκτονικζσ με χαμθλότερθ κατανάλωςθ ενζργειασ, αλλά με κόςτοσ τισ μεγάλεσ απαιτιςεισ ςε επιφάνεια. Επίςθσ μία παράλλθλθ αρχιτεκτονικι βαςίηεται ςτον εκάςτοτε πίνακα ιςοτιμίασ κι ζτςι αυτοφ του τφπου αρχιτεκτονικζσ μποροφν να χρθςιμοποιθκοφν μόνο από ζναν ςυγκεκριμζνο τφπο κϊδικα. Από τθν άλλθ πλευρά, ζχουν αναπτυχκεί ςειριακζσ υλοποιιςεισ (ζνασ κόμβοσ ελζγχου(cn) και ζνασ κόμβοσ μεταβλθτισ(vn)). Ζχουν τθ μεγαλφτερθ δυνατι ευελιξία και μικρότερθ απαιτοφμενθ επιφάνεια, αλλά χαμθλότερθ ταχφτθτα αποκωδικοποίθςθσ. Συνικωσ, προτιμοφνται μερικϊσ παράλλθλεσ υλοποιιςεισ, οι οποίεσ επιτυγχάνουν ικανοποιθτικι απόδοςθ και ευελιξία, ςε ςυνδυαςμό με ςχετικά χαμθλι απαιτοφμενθ επιφάνεια και κατανάλωςθ ενζργειασ. Οι LDPC αποκωδικοποιθτζσ μποροφν να χωριςτοφν ςε δφο βαςικζσ κατθγορίεσ: τουσ βαςιςμζνουσ ςε μνιμθ (memory-based ι hardware-sharing) και τουσ πλιρωσ παράλλθλουσ (fully parallel). Στουσ πρϊτουσ, ανταλλάςςονται μθνφματα μεταξφ διαμοιραηόμενων επεξεργαςτικϊν μονάδων, δια μζςου κοινισ μνιμθσ. Στουσ πλιρωσ παράλλθλουσ αποκωδικοποιθτζσ, όλοι οι κόμβοι του διαγράμματοσ Tanner απεικονίηονται/υλοποιοφνται απευκείασ ςε υλικό. 4.2 Πλόρωσ Παρϊλληλη Αρχιτεκτονικό Η παράλλθλθ αρχιτεκτονικι προκφπτει άμεςα από ζνα διμερζσ γράφθμα Tanner, ςαν αυτό του παρακάτω ςχιματοσ. Εδϊ, όλοι οι variable nodes και οι check nodes υλοποιοφνται ζνασ προσ ζνασ. Η μεταξφ τουσ διαςφνδεςθ γίνεται με καλϊδια, τα οποία κατανζμονται ςτθν επιφάνεια του κυκλϊματοσ (routing). Ππωσ φαίνεται και ςτθν γραφικι αναπαράςταςθ του LDPC κϊδικα παραπάνω υπάρχουν ςυνδζςεισ μονάχα μεταξφ κόμβων διαφορετικοφ είδουσ (variable / check nodes). Σε ζναν μόνο κφκλο ρολογιοφ υπολογίηονται όλα τα variable-to-check μθνφματα, παράλλθλα, και ςτζλνονται ςτουσ check nodes, ϊςτε ςτον επόμενο κφκλο να υπολογιςτοφν όλα τα check-to-variable μθνφματα κ.ο.κ.. Μζςα ςε δφο μόνο κφκλουσ ρολογιοφ, ζχει ολοκλθρωκεί μία επανάλθψθ του message-passing αλγορίκμου.

47 47 Figure 4.1 Υλοποίθςθ βαςιςμζνθ ςτο Διμερζσ γράφθμα Tanner Ζτςι, οδθγοφμαςτε ςε πολφ υψθλι απόδοςθ. Πςον αφορά ςτθ μονάδα ελζγχου, θ πολυπλοκότθτά τθσ είναι κατά πολφ μειωμζνθ ςε ςχζςθ με τθν hardware-sharing αρχιτεκτονικι, αφοφ ςτθ ςυγκεκριμζνθ περίπτωςθ θ ανταλλαγι μθνυμάτων γίνεται μζςω καλωδίων, με αποτζλεςμα να μθν απαιτείται πολφπλοκθ διευκυνςιοδότθςθ κάποιασ μονάδασ μνιμθσ. Το βαςικό μειονζκτθμα μιασ παράλλθλθσ αρχιτεκτονικισ, είναι θ μεγάλθ επιφάνεια που καταλαμβάνει, αφοφ απαιτεί τθν υλοποίθςθ ςε υλικό όλων των κόμβων ελζγχου και μεταβλθτισ. Το μεγαλφτερο αρνθτικό αυτισ τθσ υλοποίθςθσ είναι θ αδυναμία τθσ να υποςτθρίξει πολλαπλά μεγζκθ block και rate κϊδικα. Η μικρι ευελιξία τθσ ςυγκεκριμζνθσ αρχιτεκτονικισ τθν κακιςτά μθ ελκυςτικι για ςυςτιματα που υποςτθρίηουν πολλαπλά code rate και block sizes όπωσ DVB-S2 και WI-MAX,κακϊσ κα χρειαηόταν μία ξεχωριςτι υλοποίθςθ για κάκε code rate και block size. Η πλιρωσ παράλλθλθ αρχιτεκτονικι είναι κατάλλθλθ για εφαρμογζσ όπου θ ταχφτθτα είναι το κρίςιμο μζγεκοσ, ενϊ οι απαιτιςεισ για μικρι επιφάνεια δεν είναι κακοριςτικισ ςθμαςίασ. Η μεγαλφτερθ δυςκολία κατά τθν υλοποίθςθ ενόσ παράλλθλου αποκωδικοποιθτι είναι οι διαςυνδζςεισ (routing) των λειτουργικϊν μονάδων. Απαιτείται ζνασ πολφ μεγάλοσ αρικμόσ καλωδίων. Σε κάποιεσ περιπτϊςεισ, οι απαιτιςεισ των διαςυνδζςεων ςε area μπορεί να ξεπεράςουν ακόμα και το μίςο τθσ επιφάνειασ του ολοκλθρωμζνου. Για να δείξουμε τθν δυςκολία τθσ παραπάνω υλοποίθςθσ ςε ζνα κϊδικα που χρθςιμοποιείται ςτο DVB-S2 κα μελετιςουμε τθν ακόλουκθ περίπτωςθ: Με βάςθ ζναν soft decision LDPC κϊδικα με μζγεκοσ block bits και rate κϊδικα ίςο με ½, προκφπτει πωσ απαιτοφνται VN και CN. To datapath του παράλλθλου αποκωδικοποιθτι μεταξφ ενόσ VN και CN απεικονίηεται ςτο Σχιμα 4.3. Ραρατθροφμε, πωσ τα variable-to-check και check-to-variable μθνφματα μεταφζρονται από ξεχωριςτά ςφνολα καλωδίων.

48 48 Σσήμα 4.2 : Datapath παξάιιειεο αξχηηεθηνληθήο γηα LDPC απνθωδηθνπνηεηή. Για ζναν regular κϊδικα με βακμό CN (row weight ) ίςο με 6VN(column weight) ίςο με 3 προζκυψε πωσ απαιτοφνται 3*64800= ακμζσ για τθν υλοποίθςθ. Οπότε αν χρθςιμοποιιςουμε 6 bits για τθν αναπαράςταςθ κάκε μθνφματοσ, απαιτείται αρικμόσ καλωδίων για τθ μεταφορά των μθνυμάτων ίςοσ με : ακμζσ 6 bits/μινυμα 2 μονοπάτια = καλϊδια Είναι προφανζσ πωσ αρικμόσ των διαςυνδζςεων είναι εξαιρετικά μεγάλοσ και κατά ςυνζπεια και θ επιφάνεια που καταλαμβάνεται.μία τζτοιου τφπου υλοποίθςθ καταλιγουμε πωσ είναι απαγορευτικι για κϊδικεσ με μεγάλο block size και μεγάλο αρικμό διαςυνδζςεων μεταξφ variable και check nodes. 4.3 Αρχιτεκτονικϋσ διαμοιραζόμενου υλικού Οι αρχιτεκτονικζσ διαμοιραηόμενου υλικοφ (Hardware sharing) είναι αυτζσ που αποτελοφνται από ζνα μικρό πλικοσ από κόμβουσ μεταβλθτισ (variable) και ελζγχου (check) τισ οποίεσ χρθςιμοποιοφν ακολουκιακά οι VN,CN του γράφου του κϊδικα [13]. Αυτοφ του τφπου οι αρχιτεκτονικζσ διακζτουν μονάδα μνιμθσ, κατάλλθλα οργανωμζνθ( με λογικι ελζγχου) για τθν αποκικευςθ των μθνυμάτων και τθν υλοποίθςθ των διαςυνδζςεων του διμεροφσ γραφιματοσ. Το πλικοσ των κόμβων μεταβλθτισ και ελζγχου ποικίλει, αλλά πάντοτε είναι μικρό ςε ςχζςθ με τουσ αρικμοφσ n και m, δθλαδι τισ διαςτάςεισ του πίνακα ελζγχου ιςοτιμίασ Η, ο οποίοσ χαρακτθρίηει το ςυγκεκριμζνο κϊδικα LDPC. Οι αρχιτεκτονικζσ αυτοφ του τφπου χωρίηονται ςε 2 κατθγορίεσ τθν ςειριακι και τθν θμιπαράλλθλθ αρχιτεκτονικι.

49 Σειριακή αρχιτεκτονική Η αρχιτεκτονικι αυτι λζγεται και ςειριακι κακϊσ τα μθνφματα ειςζρχονται υπολογίηονται ςειριακά ςε κάκε πλευρά του αποκωδικοποιθτι. Για παράδειγμα, ςτθν αρχιτεκτονικι του παρακάτω ςχιματοσ 4.3 ζχουμε μόνο ζνα check node και ζνα variable node. Τα μθνφματα check-to-variable υπολογίηονται για κάκε κόμβο ξεχωριςτά και αποκθκεφονται κατάλλθλα ςτθ μνιμθ, θ οποία παίηει τον ρόλο των διαςυνδζςεων μεταξφ των κόμβων μεταβλθτισ και ελζγχου. Αφοφ υπολογιςτοφν όλα τα variable-to-check μθνφματα αποκθκευτοφν ςτθν μνιμθ αρχίηει θ λειτουργία των CN. Σσήμα 4.3 : Σειπιακή απσιηεκηονική Οι υλοποιιςεισ αυτζσ χαρακτθρίηονται από τθν μεγάλθ ευελιξία κακϊσ μποροφν να υλοποιιςουν οποιοδιποτε κφκλωμα ενόσ αποκωδικοποιθτι LDPC. Επίςθσ οι αρχιτεκτονικζσ αυτζσ απαιτοφν τθ μικρότερθ επιφάνεια ολοκλιρωςθσ ςε ςχζςθ με τισ άλλεσ αρχιτεκτονικζσ. Λόγω τθσ δομισ του κυκλϊματοσ του αποκωδικοποιθτι εμφανίηουν τθ χαμθλότερθ ταχφτθτα αποκωδικοποίθςθσ θ οποία ςε πολλζσ ςφγχρονεσ εφαρμογζσ είναι απαγορευτικά μεγάλθ για μια τζτοια αρχιτεκτονικι υλοποίθςθσ. Οι πλιρωσ ςειριακζσ υλοποιιςεισ προτιμϊνται μόνο ςε περιπτϊςεισ που υπάρχουν περιοριςμζνοι πόροι υλοποίθςθσ, απαιτείται μεγάλοσ βακμόσ ευελιξίασ και θ ταχφτθτα αποκωδικοποίθςθσ δεν είναι ζνα από τα ηθτοφμενα ςχεδίαςθσ.

50 Ημιπαράλληλη αρχιτεκτονική Η αρχιτεκτονικι αυτι ςυνίςταται από τθν υλοποίθςθ ςε υλικό μόνο ενόσ μζρουσ των variable και check κόμβων του Tanner διαγράμματοσ. Ο αρικμόσ των κόμβων αυτϊν ποικίλει ανάλογα με τισ απαιτιςεισ τθσ εφαρμογισ (διεκπεραιωτικι ικανότθτα, διατικζμενθ περιοχι), κακορίηοντασ το βακμό παραλλθλιςμοφ του αποκωδικοποιθτι, αλλά πάντοτε είναι πολφ μικρότεροσ ςε ςχζςθ με τον αρικμό των variable κόμβων του Τanner graph [16]. Σσήμα 4.4 : Ημιπαπάλληλη απσιηεκηονική Αρχιτεκτονικζσ αυτοφ του τφπου μποροφν να ςυνδυάηουν τα πλεονεκτιματα των 2 παραπάνω κατθγοριϊν(ςειριακι και πλιρωσ παράλλθλθ ), ανάλογα με το βακμό του παραλλθλιςμοφ που εφαρμόηεται κάκε φορά. 4.4 ύγκριςη Αρχιτεκτονικών Είναι προφανζσ ότι αυτι θ διαδικαςία ςειριακισ επεξεργαςίασ των κόμβων οδθγεί ςε πολφ χαμθλό throughput, αφοφ χρειάηονται πολλοί κφκλοι ρολογιοφ για τθν ολοκλιρωςθ μιασ μόνο επανάλθψθσ. Ακόμα ζνα μειονζκτθμα τθσ αρχιτεκτονικισ αυτισ είναι θ μεγάλθ πολυπλοκότθτα τθσ μονάδασ ελζγχου. Οι διαςυνδζςεισ μεταξφ CN και VN κακορίηονται μζςω τθσ μονάδασ ελζγχου. Ουςιαςτικά ο τρόποσ με τον οποίο ειςζρχονται και εξζρχονται τα μθνφματα από τθν μνιμθ κακορίηει τισ διαςυνδζςεισ μεταξφ CN και VN. Με αυτόν τον τρόπο ανατίκεται και ςτθν μονάδα ελζγχου θ ευκφνθ του ςυντονιςμοφ τθσ διαδικαςίασ που

51 51 περιγράφθκε παραπάνω, θ οποία είναι αρκετά πολφπλοκθ. Κυρίωσ, όμωσ, θ πολυπλοκότθτα τθσ μονάδασ ελζγχου οφείλεται ςτθ διαχείριςθ τθσ μονάδασ μνιμθσ. Τζλοσ, οι μεγάλεσ απαιτιςεισ ςε μνιμθ και bandwidth οδθγοφν ςε ςθμαντικι κατανάλωςθ ενζργειασ. Η Hardware-Sharing αρχιτεκτονικι είναι κατάλλθλθ για εφαρμογζσ όπου το κρίςιμο μζγεκοσ είναι θ επιφάνεια, ενϊ δεν υπάρχουν μεγάλεσ απαιτιςεισ ςε ταχφτθτα. Αντίκετα, για εφαρμογζσ όπου το κρίςιμο μζγεκοσ είναι θ ταχφτθτα, θ παράλλθλθ αρχιτεκτονικι, θ οποία περιγράφεται ςτθν επόμενθ παράγραφο, είναι καταλλθλότερθ. Επίςθσ θ Hardware-Sharing αρχιτεκτονικι δίνει τθ δυνατότθτα υποςτιριξθσ πολλαπλϊν μεγεκϊν μπλοκ (block) και ρυκμϊν (rates) κϊδικα. Συνικωσ, το μεγαλφτερο ποςοςτό τθσ επιφάνειασ του αποκωδικοποιθτι με αυτιν τθν μζκοδο το καταλαμβάνει θ μονάδα μνιμθσ και θ μονάδα ελζγχου. Από τθν άλλθ, θ ςυγκεκριμζνθ αρχιτεκτονικι ζχει το μειονζκτθμα τθσ ςχετικά μικρισ ταχφτθτασ αποκωδικοποίθςθσ (throughput). Το γεγονόσ αυτό, οφείλεται ςτο ότι ο υπολογιςμόσ των τιμϊν των μθνυμάτων, κατά τθν αποκωδικοποίθςθ, γίνεται κατά τμιματα. Δεν είναι δυνατόν να υπολογιςτοφν όλα τα μθνφματα, είτε αυτά είναι variable-tocheck μθνφματα, είτε είναι check-to-variable μθνφματα, αφοφ ο αρικμόσ των κόμβων μεταβλθτισ και των κόμβων ελζγχου είναι περιοριςμζνοσ.

52 52 ΚΕΥΑΛΑΙΟ 5 χεδιαςμόσ Αποκωδικοποιητό LDPC 5.1 Γενικϊ ςτοιχεύα ςχεδιαςμού Στόχοσ τθσ παροφςασ διπλωματικισ ιταν να μελετθκοφν πικανζσ αρχιτεκτονικζσ ςφμφωνεσ με το standard που ζχει εκδοκεί για το DVB-S2.Ππωσ ζχει περιγραφεί ςτο κεφάλαιο 3,το standard ζχει υιοκετιςει δυο διαφορετικά frame lengths (64800 και για μικρισ κακυςτζρθςθσ εφαρμογζσ) και ποικίλα code rates. Για κάκε ζνα διαφορετικό ςυνδυαςμό χρειάηεται και διαφορετικό κϊδικα, δθλαδι πίνακα Η. Ππωσ γίνεται εφκολα κατανοθτό,μία πλιρωσ παράλλθλθ αρχιτεκτονικι ςαν αυτι που περιγράφθκε ςτο προθγοφμενο κεφάλαιο κα ιταν άςκοπθ, κακϊσ κα απαιτοφςε πολφ μεγάλο χϊρο για τισ επαναλαμβανόμενεσ λειτουργικζσ μονάδεσ αλλά και για τισ ςυνδζςεισ μεταξφ τουσ λόγω του πολφ μεγάλου μπλοκ που χρθςιμοποιείται. Σε μία πλιρωσ παράλλθλθ υλοποίθςθ, όλα τα ςφμβολα και οι ςυνδζςεισ και οι υπολογιςμοί των checknodes είναι απευκείασ πραγματοποιιςιμοι ςτο hardware.ζτςι όλεσ οι μονάδεσ είναι διαςυνδεδεμζνεσ και οδθγοφμαςτε τελικά ςε ςυμφόρθςθ ςτο layout.. Επίςθσ μία πλιρωσ παράλλθλθ αρχιτεκτονικι υλοποιείται πάντα με βάςθ των πίνακα ιςοτιμίασ Η, δθλαδι όλεσ οι ςυνδζςεισ μεταξφ των λειτουργικϊν μονάδων είναι υλοποιθμζνεσ. Κατά ςυνζπεια ζνασ DVB-S2 LDPC αποκωδικοποιθτισ κα χρειαηόταν να διακζτει πολλζσ διαφορετικζσ υλοποιιςεισ για κάκε ζνα διαφορετικό ςυνδυαςμό code rate και frame length. Εξάλλου θ απαιτοφμενθ ταχφτθτα είναι μικρι και ζτςι ανοφςια μια πλιρωσ παράλλθλθ υλοποίθςθ Από τθν άλλθ πλευρά το DVB-S2 ενϊ ζχει υιοκετιςει μεγάλθσ διάςταςθσ πίνακεσ και πολλά διαφορετικά code rate,χωρίηει κάκε πίνακα ςε ομάδεσ των Μ= 360 variable nodes και ςε κάκε ομάδα επικρατεί μία περιοδικότθτα. Δθλαδι όλοι οι variable nodes και οι check nodes μιασ ομάδασ ζχουν το ίδιο βάροσ και μάλιςτα εάν κακοριςτοφν οι ςυνδζςεισ του variable node με τουσ check nodes οι υπόλοιποι ςυνδζονται με ζναν ψευδοτυχαίο τρόπο που βαςίηεται ςτον πρϊτο. Για όλουσ τουσ παραπάνω λόγουσ οι καλφτερεσ μζκοδοι αποκωδικοποίθςθσ μζχρι τϊρα βαςίηονται ςε μερικϊσ παράλλθλεσ αρχιτεκτονικζσ. Δθλαδι οι αρχιτεκτονικζσ αυτζσ χρθςιμοποιοφν Μ λειτουργικζσ μονάδεσ (functional units) που δουλεφουν παράλλθλα. O ςχεδιαςμόσ ενόσ πλιρουσ LDPC αποκωδικοποιθτι καταςκευάςτθκε ςτο System Generator, ζνα εργαλείο του Xilinx που ςχεδιάςτθκε για να λειτουργεί ςε ςυνδυαςμό με το γραφικό περιβάλλον Simulink του Μatlab. To πρόγραμμα αυτό προςφζρει με γραφικό τρόπο μία πλιρθσ βιβλιοκικθ με components τθσ VHDL. Τυπικά προςφζρει ςτον ςχεδιαςτι τθν δυνατότθτα να καταςκευάςει πολφπλοκεσ λειτουργικζσ μονάδεσ χωρίσ να τον απαςχολεί θ φπαρξθ του ρολογιοφ. Βζβαια θ φπαρξθ του ρολογιοφ υπονοείται πάντα με ζνα τρόπο που δεν είναι απόλυτα ευδιάκριτοσ, παρά μόνο με τθν χριςθ registers.

53 Αλγοριθμικού παρϊμετροι τησ ςχεδύαςησ Με ςτόχο τθν υλοποίθςθ του αποκωδικοποιθτι πρζπει να λθφκοφν αποφάςεισ για κάποια βαςικά ςτοιχεία του αλγορίκμου. 1 θ παράμετροσ: Ρίνακασ Η και κφκλοι Η καταςκευι του πίνακα ιςοτιμίασ αποτελεί ιδιαίτερθ ςθμαντικι παράμετρο τθσ αποκωδικοποίθςθσ. Η εφρεςθ ενόσ καλοφ πίνακα είναι ζνα ςθμαντικό μζροσ τθσ ςχεδίαςθσ. Ππωσ ζχει αναφερκεί και νωρίτερα, ο πίνακασ ιςοτιμίασ κακορίηει τισ ςυνδζςεισ μεταξφ των 2 ομάδων κόμβων του Τanner graph.για απλοποίθςθ τθσ αρχιτεκτονικισ επικυμϊ να ζχω πίνακα με όςο το δυνατόν μικρότερο αρικμό από άςςουσ,ςυνεπϊσ λιγότερεσ ςυνδζςεισ μεταξφ των κόμβων. Ζχει αποδειχκεί πωσ το girth distribution ζχει μεγάλθ ςθμαςία κακϊσ επθρεάηει άμεςα τθν απόδοςθ του αλγορίκμου και τον ρυκμό ςφγκλιςθσ του. Αυτό ςθμαίνει πωσ ο γράφοσ με το μεγαλφτερο μζςο girth ζχει τθν καλφτερθ εκτζλεςθ ςε ςχζςθ με άλλουσ γράφουσ για παρόμοιο block length. Ουςιαςτικά το girth ενόσ κόμβου, είναι ο μικρότεροσ αρικμόσ των επαναλιψεων που διαδζχονται μζχρι να εμφανιςτεί ςτον κόμβο πλθροφορία που ζχει δθμιουργθκεί από τον ίδιο τον κόμβο. Με ςτόχο να ακολουκιςουμε τισ προδιαγραφζσ του DVB-S2 αναηθτείται πίνακασ ςτον οποίο κανζνασ κόμβοσ δεν κα ζχει επανάλθψθ ςε λιγότερο από 4 κφκλουσ και ελάχιςτουσ 6.(Η δθμιουργία των girth ζχει περιγραφεί ςτο κεφάλαιο 3.) 2 θ παράμετροσ: Επιλογι αλγόρικμου Στο παρακάτω ςχιμα παρουςιάηονται τα αποτελζςματα κάποιων εξομοιϊςεων για τουσ διάφορουσ αλγόρικμουσ που παρουςιάςτθκαν ςτο κεφάλαιο 3. Ραρατθροφμε πωσ Min-Sum αλγόρικμοσ που είναι μία προςζγγιςθ του Sum-Product αλγόρικμου ζχει κάποιεσ απϊλειεσ ςτθν απόδοςθ,αλλά όχι τόςο μεγάλεσ όςο κα περιμζναμε ςε ςχζςθ με τισ απλοποιιςεισ που ζχει ειςάγει. Από τθν άλλθ πλευρά θ υλοποίθςθ τθσ ςυνάρτθςθσ φ(x)=log(tanh(x/2)) είναι ιδιαίτερα απαιτθτικι για να υλοποιθκεί ςε hardware[16],και θ εναλλακτικι υλοποίθςθ με χριςθ look-up tables είναι αφενόσ πολφ ευαίςκθτθ λόγω τθσ κβαντοποίθςθσ των τιμϊν αλλά και ειςάγει μεγάλεσ απαιτιςεισ ςε μνιμθ.

54 54 Σχιμα 5.1 : Συγκριςθ μεταξφ τθσ απόδοςθσ LDPC αποκωδικοποιθτι χρθςιμοποιϊντασ διαφορετικό αρικμό bits για τα μθνφμτα,ςε ζναν κϊδικα μεγζκουσ 768 bits. Συνεπϊσ εφόςον το κόςτοσ δεν είναι μεγάλο όςο αναφορά τθν κακυςτζρθςθ,και ζχουμε ςθμαντικζσ απλοποιιςεισ ςτθν υλοποίθςθ επιλζγουμε να τον χρθςιμοποιιςουμε των Min- Sum αλγόρικμο. 3 θ παράμετροσ: Κβαντοποίθςθ των ειςόδων Εφόςον ο αποκωδικοποιθτισ δουλεφει με soft information,τα μθνφματα που ανταλλάςςονται μεταξφ των κόμβων είναι πραγματικοί αρικμοί. Με ςκοπό τθν αναπαράςταςθ των αρικμϊν αυτϊν ςε fixed point αρικμθτικι που είναι πραγματοποιιςιμθ ςε hardware,πρζπει να κβαντίςουμε τισ τιμζσ των μθνυμάτων και των ειςόδων του καναλιοφ. Είναι αναπόφευκτο να μθν προκλθκεί κάποια απϊλεια ςτθν απόδοςθ του αλγορίκμου λόγω τθσ κβαντοποίθςθσ. Ππωσ ζχει δειχκεί *16+ και παρουςιάηεται ςτο ακόλουκο ςχιμα όςο περιςςότερα bit χρθςιμοποιοφνται τόςο καλφτερθ είναι θ απόδοςθ του αποκωδικοποιθτι. Σε αυτό το ςχιμα ςυγκρίνεται θ απόδοςθ του Min-Sum αλγόρικμου χρθςιμοποιϊντασ 4,5,6 bit. Συμβολίηουμε με το ηεφγοσ i:f και εννοοφμε πωσ κάκε μινυμα αποτελείται από 1 bit για το πρόςθμο,i bit για το ακζραιο μζροσ και f bits για το δεκαδικό μζροσ. Συνολικά δθλαδι 1+i+f bits.από τθν γραφικι είναι φανερό πωσ είναι απαραίτθτθ θ χριςθ ενόσ 2 bit για το ακζραιο μζροσ,

55 55 κακϊσ με 1 μόνο αποκλίνει ιδιαίτερα. Πςο αναφορά το δεκαδικό μζροσ παρατθροφμε ότι δεν υπάρχει μεγάλθ απόκλιςθ μεταξφ 3 και 4 bit γι αυτό κα προτιμιςουμε να χρθςιμοποιιςουμε όςο το δυνατόν λιγότερα για να απλοποιιςουμε τθν υλοποίθςθ, δθλαδι 3 bit [16]. Σχιμα 5.2: Συγκριςθ μεταξφ τθσ απόδοςθσ LDPC αποκωδικοποιθτι χρθςιμοποιϊντασ διαφορετικό αρικμό bits για τα μθνφμτα,ςε ζναν κϊδικα μεγζκουσ 768 bits. 4 θ παράμετροσ: Μζγιςτοσ αρικμόσ επαναλιψεων Είναι φανερό πωσ αυξάνοντασ τον αρικμό των επαναλιψεων ταυτόχρονα αυξάνεται και θ απόδοςθ του αποκωδικοποιθτι. Ταυτόχρονα όμωσ με τθν αφξθςθ των επαναλιψεων,αυξάνεται και ο χρόνοσ που απαιτείται για αποκωδικοποίθςθ. Για παράδειγμα μία αφξθςθ του αρικμοφ των επαναλιψεων από 10 ςε 20 διπλαςιάηει τον αναγκαίο χρόνο αποκωδικοποίθςθσ. Αν φυςικά δεν ζχει βρεκεί κατά τθν διάρκεια των επαναλιψεων ςωςτι λζξθ και δεν ζχει διακοπεί θ διαδικαςία. Γενικά ζχει αποδειχκεί πωσ ςυνικωσ εάν ζνασ κϊδικασ δεν ςυγκλίνει μετά από 40 επαναλιψεισ τότε αποκλίνει (δθλαδι θ codeword ζχει υποςτεί τζτοια παραμόρφωςθ από τον κόρυβο ςτο κανάλι που δεν είναι εφικτό να βρεκεί θ λζξθ που είχε κωδικοποιθκεί ςτον δζκτθ).

56 H ςυνολικό αρχιτεκτονικό του αποκωδικοποιητό Με ςτόχο να ικανοποιοφνται τα κριτιρια που κζτει το DVB-S2 standard, θ αρχιτεκτονικι που αποφάςιςα να υλοποιιςω είναι μία πλιρωσ ευζλικτθ αρχιτεκτονικι που κα επιτρζπει ςε κάκε κϊδικα οποιουδιποτε block size,code rate και με οποιοδιποτε βάροσ κόμβων να μπορεί να αποκωδικοποιθκεί από τισ ίδιεσ επεξεργαςτικζσ μονάδεσ με χριςθ των ίδιων memory blocks και ανεξάρτθτων controllers. Σηο Σσήμα 5.3 θαίνεηαι ηο ανώηεπο επίπεδο (top level) ηηρ απσιηεκηονικήρ ηος ςλικού πος ςλοποιεί ηον αλγόπιθμο πος πεπιγπάταμε. Channel Output Σχιμα 5.3: Τop level αρχιτεκτονικι LDPC αποκωδικοποιθτι CFU : Check Functional Unit VFU : Variable Functional Unit Η παραπάνω αρχιτεκτονικι είναι μια βαςιςμζνθ ςε μνιμθ αρχιτεκτονικι διαμοιραηόμενων πόρων (hardware sharing). Το πλικοσ των μονάδων VPU και CPU κακορίηει το βακμό παραλλθλίασ που επιτυγχάνει θ αρχιτεκτονικι μασ. Συνακόλουκα, είναι ρυκμιςτικόσ παράγοντασ τθσ απαιτοφμενθσ επιφάνειασ(area) και τθσ ταχφτθτασ αποκωδικοποίθςθσ που επιτυγχάνεται για ςυγκεκριμζνο μζγεκοσ LDPC κϊδικα. Η είςοδοσ ςτον αποκωδικοποιθτι είναι ςε μορφι φυςικϊν λογαρίκμων λόγου πικανοτιτων(logarithmic Likelihood Ratios - LLRs). Τα LLRs είναι λζξεισ μικουσ n=6 δυαδικϊν ψθφίων, ςε αναπαράςταςθ ςυμπλθρϊματοσ του δφο. Τα LLRs ειςζρχονται

57 57 ςειριακά από μία είςοδο και αποκθκεφονται ςε μία μνιμθ ςτθν Channel RAM. Επίςθσ από αυτά τα LLRs κακορίηονται και τα πρϊτα μθνφματα που κα χρθςιμοποιθκοφν από τισ CFU.Η διεφκυνςθ τθσ μνιμθσ που περιζχει κάκε φορά το ςτοιχείο μου κα χρθςιμοποιθκεί για είςοδο ςε μία FU δίνεται από μνιμεσ ROM. Δθλαδι ζνασ ςυνδυαςμόσ από μνιμεσ RAM και ROM είναι αυτόσ που επιτυγχάνει τθν ςωςτι διαςφνδεςθ μεταξφ FU τθν ςτιγμι που δεν υπάρχουν ςτακερζσ διαςυνδζςεισ παρά μόνο ζνα κοινό bus. 5.4 Επεξεργαςτικϋσ μονϊδεσ ενόσ LDPC decoder Ζχοντασ αποφαςίςει ότι κα χρθςιμοποιιςουμε τον Min-Sum αλγόρικμο πρζπει να κακορίςουμε ποιοι υπολογιςμοί και με ποια υλοποίθςθ κα πραγματοποιοφνται ςε κάκε επεξεργαςτικι μονάδα Τεχνικέσ Υλοποίηςησ ενόσ Variable Node O variable node είναι ο πιο απλόσ από τα δφο είδθ nodes.μία VN ι BN processing unit πρζπει να υπολογίηει τα LLR μθνφματα που αποςτζλλονται ςτουσ CN,δθλαδι να υπολογίηει τθν a posteriori πικανότθτα το παρόν bit να είναι 1 ι 0.Επίςθσ ο VN είναι επιφορτιςμζνοσ να εκτελεί το hard decoding και να αποφαςίηει τθν τιμι του bit. Ζνασ ΒΝ βάρουσ w,μπορεί να κεωρθκεί ςαν ζνα «μαφρο κουτί»,με w+1 ειςόδουσ και w+1 εξόδουσ. Οι είςοδοι είναι τα w μθνφματα που προζρχονται από τουσ CN, Lr ( ij ) και θ πλθροφορία του καναλιοφ και θ hard decoding απόφαςθ. L( M i),ενϊ οι ζξοδοι είναι τα w μθνφματα προσ τουσ CN, L(q ij) Με ςκοπό να υπολογιςτοφν τα μθνφματα προσ τουσ CN, ςτον variable node θ πράξθ που υλοποιείται είναι ουςιαςτικά θ : L( q ) L(M ) L ( r ) (1) ij i j' M ( i)\ j ij Eπίςθσ υλοποιείται θ πράξθ: L( Q ) i L(M ) ( ) i L r j M () i ij (2),με ςκοπό να υλοποιθκεί το hard decoding μζςω τθσ παρακάτω απόφαςθσ: M i = 1 if L Q i < 0 0 αλλιώς (3) Μποροφμε να παρατθριςουμε,ότι λόγω τθσ (1) και (2) εξίςωςθσ δεν χρειάηεται να υπολογίηουμε κάκε μινυμα από τον VN προσ ζναν CN ξεχωριςτά υλοποιϊντασ τθν

58 58 εξίςωςθ (1),αλλά μποροφμε πιο απλά να υλοποιιςουμε τθν εξίςωςθ (2) ςυμπεριλαμβάνοντασ όλεσ τισ ειςόδουσ του VN και ςτθν ςυνζχεια να αφαιροφμε για το μινυμα προσ τον CN i, το μινυμα L(rji) που ζχει ζρκει από αυτόν τον CN ςτον VN j. L( ) L( ) ( ) qij Qi L r ji Με αυτόν τον τρόπο θ επεξεργαςτικι διαδικαςία βελτιςτοποιείται και μπορεί να υλοποιθκεί είτε παράλλθλα είτε ςειριακά. Σε μία παράλλθλθ υλοποίθςθ όλεσ οι είςοδοι προςκζτονται ςειριακά, παράγοντασ απευκείασ τθν a posteriori pseudo-probability L(Qn).Τα μθνφματα εξόδου μποροφν τότε να παραχκοφν ταυτόχρονα απλά αφαιρϊντασ τισ όλε τισ ειςόδουσ από το αποτζλεςμα τθσ πρόςκεςθσ. Μια υλοποίθςθ αυτοφ του τφπου απαιτεί ζναν adder ικανό να προςκζτει ταυτόχρονα w+1 ειςόδουσ των x bits,και w adders ικανοφσ να πραγματοποιοφν ταυτόχρονα w αφαιρζςεισ. Αυτό ςθμαίνει πωσ μία τζτοιου τφπου υλοποίθςθ απαιτεί ζναν μεγάλο αρικμό επεξεργαςτικϊν μονάδων για μία και μόνο επεξεργαςτικι μονάδα. Βζβαια θ παραπάνω υλοποίθςθ ζχει το πλεονζκτθμα τθσ μεγάλθσ απόδοςθσ δθλαδι θ κακυςτζρθςθ είναι ελάχιςτθ(high throughput),επιτρζποντασ ζτςι ςτον ςχεδιαςτι να μειϊςει τθν ςυχνότθτα του ρολογιοφ καταλιγοντασ ςε μείωςθ τθσ καταναλιςκόμενθσ ενζργειασ [12]. Σχιμα 5.4 : Υψθλοφ επιπζδου HDL μοντζλο μίασ ΒΝ επεξεργαςτικισ μονάδασ ςε παράλλθλθ υλοποίθςθ. Εναλλακτικά ςτθν ςειριακι υλοποίθςθ οι είςοδοι προςτίκενται ςε μία επαναλθπτικι διαδικαςία. Δθλαδι υπάρχει ζνασ καταχωρθτισ,ο οποίοσ αρχικοποιείται με τθν πλθροφορία του καναλιοφ και ςτθν ςυνζχεια το περιεχόμενο του προςτίκεται με τα μθνφματα που ζρχονται ςειριακά (ζνα ςε κάκε κφκλο ρολογιοφ).η διαδικαςία παρουςιάηεται ςτο παρακάτω διάγραμμα.

59 59 Σχιμα 5.5 : Υψθλοφ επιπζδου HDL μοντζλο μίασ ΒΝ επεξεργαςτικισ μονάδασ ςε ςειριακι υλοποίθςθ. Αφοφ ειςζλκουν όλα τα μθνφματα από όλουσ τουσ γειτονικοφσ CN,το αποτζλεςμα τθσ πρόςκεςθσ αποκθκεφεται όπωσ βλζπουμε ςτον Reg SUM_Out κι ζτςι μπορεί άμεςα να ευρεκεί θ hard decoding απόφαςθ. Για τον υπολογιςμό των μθνυμάτων προσ τουσ CN μπορεί να χρθςιμοποιθκεί είτε θ ίδια ςειριακι λογικι με χριςθ μόνο ενόσ adder,όπωσ φαίνεται παραπάνω, είτε να υπολογιςτοφν παράλλθλα w ζξοδοι όπωσ ςτθν παράλλθλθ υλοποίθςθ. Γενικά θ πλιρωσ ςειριακι υλοποίθςθ του VN όπωσ αυτι παρουςιάηεται ςτο ςχιμα 5.2 μειϊνει τθν hardware πολυπλοκότθτα ( βζβαια ςαν μζτρο γι αυτό το ςυμπζραςμα ζχουμε μόνο τον αρικμό των λογικϊν πυλϊν και όχι τθν χρονικι πολυπλοκότθτα) πλθρϊνοντασ το τίμθμα τθσ ςθμαντικισ αφξθςθσ του χρόνου επεξεργαςίασ του κάκε κόμβου. Η ςειριακι υλοποίθςθ όμωσ ζχει επιπλζον το πλεονζκτθμα να υποςτθρίηει τθν επεξεργαςία ςτθν ίδια επεξεργαςτικι μονάδα VN διαφορετικϊν βαρϊν, με κόςτοσ μόνο ςτθν control unit.(h παραπάνω ιδιότθτα είναι αυτι που ουςιαςτικά μασ οδθγεί ςτθν χριςθ τθσ παραπάνω υλοποίθςθσ ςτο DVB-S2. ) Υλοποίηςη του Variable Node Επικυμϊντασ να καταςκευάςουμε ζναν variable node που κα καλφπτει τισ απαιτιςεισ που κζτει το DVB-S2 ςφςτθμα ζπρεπε να ςχεδιαςτεί ζνασ ςειριακόσ variable node με ςκοπό να μπορεί να δζχεται διαφορετικό αρικμό ειςόδων ςε κάκε επανάλθψθ. Επίςθσ μία τζτοιου τφπου functional unit πρζπει να μπορεί αμζςωσ μόλισ τελειϊςει τθν επεξεργαςία ενόσ node να αρχικοποιθκεί για να ξεκινιςει τθν επεξεργαςία του επόμενου node. Ζνασ variable node διακζτει 3 ειςόδουσ και 3 εξόδουσ. Χρειάηεται ζνα ςιμα enable που κα είναι ενεργοποιθμζνο μόνο όταν θ functional unit δζχεται δεδομζνα από τθν είςοδο Lr και το Information channel. To ςιμα enable ενεργοποιεί ζναν μετρθτι ( counter 1 ) ο οποίοσ ουςιαςτικά μετράει τον αρικμό των ειςόδων. Στθν ςυνζχεια οι είςοδοι Lr Information Channel μπαίνουν ςτο υποςφςτθμα RegSUM όπου και προςτίκενται μεταξφ τουσ, όλεσ οι ςειριακζσ είςοδοι Lr και θ πλθροφορία του καναλιοφ για το

60 60 ςυγκεκριμζνο bit node. Με τθν ίδια ςειρά που ειςζρχονται τα Lr ςτο subsystem RegSUM αποκθκεφονται και ςε μία μνιμθ. Ο counter 1 μετρά τον αρικμό των ειςόδων και δίνει τθν διεφκυνςθ που κα γραφτοφν ςτθν μνιμθ οι είςοδοι, ενϊ ο counter 2 ενεργοποιείται μόλισ ςταματιςουν να ειςζρχονται είςοδοι ςτο ςφςτθμα και δίνει τισ διευκφνςεισ με τθν ςειρά που κα διαβαςτεί θ μνιμθ. Τα μθνφματα που διαβάηονται από τθν μνιμθ αφαιροφνται από το αποτζλεςμα του υποςυςτιματοσ RegSum ςφμφωνα με τον τφπο *4 του αλγορίκμου+. Επίςθσ ςτον variable node γίνεται και θ πράξθ του hard decoding, αποφαςίηεται δθλαδι αν το bit είναι 1 ι 0. Η πράξθ αυτι γίνεται με το αποτζλεςμα του RegSum, αν είναι μεγαλφτερο του 0,τότε το bit είναι 0 αλλιϊσ είναι 1.Μάλιςτα ςτθν ζξοδο θ hard decoding απόφαςθ εμφανίηεται ταυτόχρονα με το πρϊτο μινυμα εξόδου προσ γειτονικό check node και τότε ζνα ςιμα enable ενεργοποιείται για ζναν κφκλο. Σχιμα 5.6 :Variable node

61 61 Σχιμα 5.7 : Υποςφςτθμα RegSUM του variable node Σχιμα 5.8 : Κυματομορφζσ ειςόδου- εξόδου variable node

62 Τεχνικέσ Υλοποίηςησ ενόσ Check Node Στθν CN επεξεργαςτικι μονάδα παράγονται τα μθνφματα που κα αποςταλοφν από τον CN i ςτουσ γειτονικοφσ j VN. Σφμφωνα με τον αλγόρικμο Min Sum υλοποιείται ςε κάκε CN θ πράξθ: o L ( r ) 0 ij XOR ' MIN ' i L ( r ) sign( q ) * q ij j i j i j ' N ( m)/ j j ' N ( m)/ j Ουςιαςτικά ζνασ check node λαμβάνει όλα τα μθνφματα από τουσ γειτονικοφσ του bit nodes και ςτθ ςυνζχεια τουσ ςτζλνει πίςω μθνφματα που ζχουν δθμιουργθκεί από μία πράξθ xor των sign bit των μθνυμάτων που ζλαβε επί τθσ ελάχιςτθσ πικανότθτασ αυτό το αποτζλεςμα να είναι ςωςτό.(δθλαδι επί του μικρότερου magnitude αυτϊν των bit). Μάλιςτα ςτο μινυμα που ςτζλνεται ςε κάκε bit node δεν κα πρζπει να ςυμπεριλαμβάνεται το μινυμα που είχε ςτείλει αυτόσ προθγουμζνωσ,τθρϊντασ ζτςι τον περιοριςμό τθσ ανεξαρτθςίασ τθσ πλθροφορίασ. Ππωσ και ςτον ΒΝ μία διαδικαςία ςαν αυτι που περιγράφθκε παραπάνω μπορεί να υλοποιθκεί είτε παράλλθλα είτε ςειριακά: Κατά τθν παράλλθλθ υλοποίθςθ ζχουμε w ειςόδουσ και w εξόδουσ. Τα μθνφματα από τουσ w γειτονικοφσ ΒΝ ειςζρχονται ταυτόχρονα ςτον CN,όπωσ φαίνεται ςτο παρακάτω ςχιμα. Τα μθνφματα αποκθκεφονται ςε καταχωρθτζσ και παράλλθλα γίνεται θ πράξθ xor μεταξφ των sign bit όλων των μθνυμάτων ειςόδου και βρίςκεται το μικρότερο magnitude τουσ. Αφοφ ολοκλθρωκεί θ διαδικαςία αυτι για να παραχκοφν οι ζξοδοι υλοποιείται θ αντίκετθ διαδικαςία. Δθλαδι από τα ςυνολικά αποτελζςματα που βρζκθκαν παραπάνω αφαιρείται για τθν κάκε ζξοδο το περιεχόμενο του αντίςτοιχου καταχωρθτι, ξεχωριςτά ςτο sign και magnitude ςτθν ςυνζχεια το μινυμα ςυμπλζκεται και αποςτζλλεται ςτον αντίςτοιχο CN.

63 63 Σχιμα 5.9 : Υψθλοφ επιπζδου HDL μοντζλο μίασ CN επεξεργαςτικισ μονάδασ ςε παράλλθλθ υλοποίθςθ Η διαδικαςία τθσ παράλλθλθσ υλοποίθςθσ παρουςιάηεται ςτο παραπάνω ςχιμα. Τα κουτιά με το ςχιμα τθσ πρόςκεςθσ μζςα υλοποιοφν ανά 2 ειςόδουσ τθν ςφγκριςθ μεταξφ των απολφτων τιμϊν των 2 ειςόδων για να βρουν τον μικρότερο αρικμό,και επίςθσ τθν πράξθ xor ανάμεςα ςτα 2 sign bit τουσ. Με τον ίδιο τρόπο τα αποτελζςματα αυτισ τθσ πράξθσ είναι είςοδοι για τθν ίδια πράξθ με το αποτζλεςμα 2 άλλων ειςόδων. Η διαδικαςία είναι ακολουκιακι μζχρι να βρεκεί το τελικό sign bit αποτζλεςμα xor πράξθσ όλων των sign bit των ειςόδων και το ελάχιςτο όλων των magnitude των ειςόδων. Τα κουτιά με το ςχιμα τθσ αφαίρεςθσ ουςιαςτικά αφαιροφν από το ςυνολικό αποτζλεςμα που βρζκθκε τθν επιρροι των πλθροφοριϊν που προζρχονται από τον ΒΝ ςτον οποίο πρόκειται να ςταλεί το μινυμα. Η διαδικαςία αυτι είναι εφικτι επαναλαμβάνοντασ τθν πράξθ xor μεταξφ ςυνολικοφ αποτελζςματοσ και sign bit του μθνφματοσ που είναι αποκθκευμζνο ςε καταχωρθτι. Επίςθσ ελζγχουν αν το πλάτοσ είναι το μικρότερο, κι αν ναι τότε ωσ magnitude ςτο ΒΝ αποςτζλλεται,θ επόμενθ μικρότερθ τιμι τθσ ειςόδου. Το πρόβλθμα με τθν παραπάνω υλοποίθςθ είναι το ποςοςτό τθσ επιφάνειασ πυριτίου που καταλαμβάνεται κακϊσ είναι πολφ μεγάλοσ ο αρικμόσ των λειτουργικϊν μονάδων που επαναλαμβάνονται.δθλαδι επαναλαμβάνονται ςε επίπεδο υλοποίθςθσ οι ςυγκριτζσ και οι πφλεσ xor. Κατά τθν ςειριακι υλοποίθςθ υπάρχει μόνο μία είςοδοσ και μία ζξοδοσ όπωσ παρουςιάηεται παρακάτω.h λογικι τθσ ςειριακισ υλοποίθςθσ είναι ίδια με αυτι του ςειριακοφ VN και κα επεξθγθκεί αναλυτικά ςτθν επόμενθ ενότθτα:

64 64 Σχιμα 5.10 : Υψθλοφ επιπζδου HDL μοντζλο μίασ CΝ επεξεργαςτικισ μονάδασ ςε ςειριακι υλοποίθςθ Υλοποίηςη του Check Node Στα πλαίςια τθσ καταςκευισ ενόσ check node που κα καλφπτει τισ απαιτιςεισ που κζτει το DVB-S2 ςφςτθμα ςχεδιάςτθκε ζνασ ςειριακόσ check node με ςκοπό να μπορεί να δζχεται διαφορετικό αρικμό ειςόδων ςε κάκε επανάλθψθ, κακϊσ το βάροσ των check node δεν είναι ςτακερό ςτουσ πίνακεσ του DVB-S2. Επίςθσ μία τζτοιου τφπου functional unit πρζπει να μπορεί αμζςωσ μόλισ τελειϊςει τθν επεξεργαςία ενόσ node να αρχικοποιθκεί για να ξεκινιςει τθν επεξεργαςία του επόμενου node. Κατά τον ςχεδιαςμό αυτισ τθσ επεξεργαςτικισ μονάδασ μελετικθκε ιδιαίτερα θ μακθματικι ζκφραςθ που δίνει τισ εξόδουσ αυτισ τθσ μονάδασ : XOR ' MIN ' i L ( r ) sign( q ) * q ij j i j i j' N ( m)/ j j' N ( m)/ j Στθν ςυνζχεια προτείνεται *12+ μία υλοποίθςθ που μειϊνει ςθμαντικά τθν υπολογιςτικι πολυπλοκότθτα αλλά και τισ απαιτιςεισ ςε μνιμθ εντόσ τθσ functional unit. Η εναλλακτικι υλοποίθςθ βαςίηεται ςτο γεγονόσ ότι το μικρότερο magnitude αυτϊν των μθνυμάτων που κα ςταλεί ςτουσ bit node είναι κοινό για όλουσ εκτόσ από τον variable node(=bit node) που το είχε ιδθ ςτείλει ( προζρχεται από το δικό του μινυμα που ζςτειλε ςτον CN ), οπότε ςε αυτόν πρζπει να αποςταλεί το δεφτερο πιο μικρό magnitude. Η ςθμαντικι βελτίωςθ τθσ μεκόδου αυτισ βαςίηεται ςτο γεγονόσ ότι πρζπει πλζον να αποκθκεφουμε κατά τθν είςοδο των μθνυμάτων ςτον check node μόνο τα sign bit και να ςυγκρίνουμε απευκείασ τα magnitude των ειςόδων και να κρατάμε το μικρότερο,το δεφτερο μικρότερο και τθ κζςθ του μικρότερου.

65 65 Ζνασ ςειριακόσ check node διακζτει 2 ειςόδουσ και 2 εξόδουσ. Χρειάηεται ζνα ςιμα enable που κα είναι ενεργοποιθμζνο μόνο όταν θ functional unit δζχεται δεδομζνα από τθν είςοδο Lq και το Information channel. To ςιμα enable ενεργοποιεί τουσ register ειςόδου για να αποκθκευτοφν τα μθνφματα δεδομζνων που προζρχονται από τουσ γειτονικοφσ variable nodes του ςυγκεκριμζνου node και επίςθσ ενεργοποιεί ζναν counter που μετράει τον αρικμό των ειςόδων. Τα μθνφματα ειςόδου διαχωρίηονται μζςω του block (slice) ςε sign bit και magnitude. Σχιμα 5.11: CΝ επεξεργαςτικι μονάδα Το sign bit κάκε ειςόδου ειςζρχεται ςτθν μονάδα sign_bit_xor μαηί με τθν ζξοδο του μετρθτι ειςόδων για να είναι γνωςτό πιο sign bit,ποιανισ ειςόδου ειςιλκε ςτο subsystem. Αν ςτο subsystem ειςιλκε το πρϊτο sign bit απo τθν ακολουκία ειςόδων τότε αυτό γίνεται xor με το 0 ϊςτε να μθν αλλάξει θ τιμι του. Στθν ςυνζχεια το αποτζλεςμα αυτισ τθσ πράξθσ xor χρονοκακυςτερείται και ειςζρχεται ςαν θ μία είςοδοσ ςτθν πράξθ xor με το sign bit του επόμενου μθνφματοσ.μόλισ το enable=0 και οπότε ςταματιςει να υπάρχει είςοδοσ θ ζξοδοσ του subsystem παραμζνει ςτακερι ςτο τελευταίο αποτζλεςμα τθσ πράξθσ xor.αυτι θ τιμι είναι ουςιαςτικά το αποτζλεςμα τθσ πράξθσ xor των sign bit όλων των μθνυμάτων που ςτάλκθκαν ςτον check node από τουσ γειτονικοφσ variable. To subsystem magnitude ςυγκρίνει τισ απόλυτεσ τιμζσ όλων των ειςόδων του check node με ςκοπό να κρατιςει μόνο τθν μικρότερθ και τθν δεφτερθ μικρότερθ τιμι κακϊσ και τθν ςειρά ειςόδου τθσ μικρότερθσ τιμισ.ο ςτόχοσ είναι το μινυμα που κα αποςταλεί ςτον ςυγκεκριμζνο variable node που ζςτειλε το μινυμα με το μικρότερο magnitude να μθν περιζχει τθν δικι του πλθροφορία. Ππωσ ζχει ςθμειωκεί και ςτισ αλγορικμικζσ παραμζτρουσ τα μθνφματα που αποςτζλλονται είναι two s complement αναπαραςτάςεισ.

66 66 Αυτό ςθμαίνει πωσ τα magnitude ζχουν διαφορετικζσ τιμζσ ςτουσ κετικοφσ και ςτουσ αρνθτικοφσ. Για να βρεκεί ςυνεπϊσ θ απόλυτθ τιμι κάκε μθνφματοσ τα μθνφματα ειςζρχονται ςτο subsystem two s complement to absolute όπου ςτουσ κετικοφσ αρικμοφσ απλά αποκόπτεται το πρόςθμο ενϊ ςτουσ αρνθτικοφσ αποκόπτεται το πρόςθμο, το magnitude αντιςτρζφεται και του προςτίκεται και ζνα. Επίςθσ τα sign bit αποκθκεφονται ςειριακά και ςε μία μνιμθ RAM. Σχιμα 5.12:Υποςφςτθμα RegSUM του check node Στθν ςυνζχεια οι απόλυτεσ τιμζσ των ειςόδων ειςζρχονται ςειριακά ςτo μπλοκ MCODE με όνομα minimum. Tο μπλοκ αυτό περιζχει εςωτερικά κϊδικα ςε Matlab( ζνα αρχείο minimum.m ) το οποίο ουςιαςτικά υλοποιεί ολόκλθρθ τθν διαδικαςία εφρεςθσ του μικρότερου,του δεφτερου μικρότερου και τθσ κζςθσ *παράρτθμα+. Η κακυςτζρθςθ που δθμιουργείται από τθν ςτιγμι που ςταματάνε να ειςζρχονται νζεσ είςοδοι ( enable=0 ) εϊσ τθν ςτιγμι που τα αποτελζςματα ςτισ εξόδουσ των 2 subsystems είναι τα ςωςτά είναι 2 κφκλοι.στθν ςυνζχεια εφόςον το enable=0 οι ζξοδοι των sign_bit_xor,minimum,και τθσ μνιμθσ που διαβάηεται και πάλι ςειριακά,ειςζρχονται ςτθν μονάδα CN_output.

67 67 Σχιμα 5.13:Υποςφςτθμα CN_output του check node Η μονάδα αυτι ενεργοποιείται μόνο όταν όλεσ οι είςοδοι τθσ ζχουν ςωςτά ςτοιχεία με τθν βοικεια των registers που τθν ενεργοποιοφν 2 κφκλουσ αφοφ γίνει το enable=0. Στθν μονάδα αυτι δθμιουργοφνται τα μθνφματα που κα αποςταλοφν πίςω ςτουσ CN. Αυτό γίνεται ενεργοποιϊντασ ζναν νζο μετρθτι εξόδου ο οποίοσ μετρά ποια ζξοδοσ παράγεται ςε κάκε κφκλο. Ζνα μινυμα εξόδου προσ ζναν VN αποτελείται από 2 μζρθ: 1) από το sign bit το οποίο προζρχεται από τθν πράξθ xor του bit που είχε αποκθκευτεί από το Lr που είχε ςτείλει ο ςυγκεκριμζνοσ VN, με το bit εξόδου από τθν μονάδα sign_bit_xor. 2) Από min 1 αν ο ςυγκεκριμζνοσ VN δεν είναι αυτόσ που ζςτειλε το μινυμα με το μικρότερο Lr αλλιϊσ αποτελείται από το min2(αν counter==min_pos ζξοδοσ min2) sign ( ) 1 Μάλιςτα ςτο τζλοσ ελζγχεται το πρόςθμο τθσ εξόδου, κι αν πρόκειται για κετικό αρικμό το magnitude(απόλυτθ τιμι) διατθρείται ςτθν ζξοδο, αλλιϊσ αν πρόκειται για αρνθτικό αρικμό πολλαπλαςιάηεται με -1.

68 68 Σχιμα 5.14 : Ραράδειγμα λειτουργίασ CN 5.5 Τλοπούηςη του αποκωδικοποιητό Ππωσ ζχει περιγραφεί παραπάνω ζχουν καταςκευαςτεί 2 λειτουργικζσ μονάδεσ οι οποίεσ είναι fully flexible όςο αφορά τον αρικμό των ειςόδων και των εξόδων τουσ προσ επεξεργαςία. Μποροφν δθλαδι να χρθςιμοποιθκοφν ςτθν αποκωδικοποίθςθ κϊδικα με οποιοδιποτε βάροσ ςτουσ CN και VN. H μονάδα ελζγχου του ςυςτιματοσ μου ουςιαςτικά αποτελείται από 2 κατανεμθμζνεσ μονάδεσ πλιρωσ ςυγχρονιςμζνεσ. Η μία ελζγχει τθν μεταγωγι των δεδομζνων από CN ςε VN και θ άλλθ το αντίκετο. Με ςκοπό να περιγραφεί πλιρωσ θ αρχιτεκτονικι υλοποίθςθσ του πλιρεσ ςυςτιματοσ κα αναλυκεί με βάςθ ζνα παράδειγμα. Ενϊ οι Functional Units χρθςιμοποιοφνται για οποιαδιποτε αποκωδικοποίθςθ,θ μονάδα ελζγχου και οι μνιμεσ που αυτι περιζχει πρζπει για κάκε πίνακα να αρχικοποιθκοφν με διαφορετικζσ τιμζσ,εφόςον κάκε ζνασ αποκωδικοποιθτισ ςτθρίηεται ςε διαφορετικό πίνακα ιςοτιμίασ. Ρρακτικά δεν είναι αποδοτικό να ειςαγάγουμε μζςα ςε μία μνιμθ ςτο Hardware τον πίνακα ιςοτιμίασ Η με ςκοπό να προςδιορίςουμε τισ ςυνδζςεισ μεταξφ των λειτουργικϊν μονάδων, κακϊσ ο πίνακασ Η είναι διςδιάςτατοσ,ςυνικωσ πολφ μεγάλων διαςτάςεων και αραιόσ (περιζχει κυρίωσ μθδενικά κα ι πολφ λιγότερουσ άςςουσ). Ρρζπει να χρθςιμοποιθκεί ςυνεπϊσ ζνασ εναλλακτικόσ τρόποσ με ςκοπό να προςδιορίηονται οι ςυνδζςεισ μεταξφ των CN και των VN.Για να περιγραφεί καλφτερα ο τρόποσ που χρθςιμοποιικθκε κα χρθςιμοποιιςουμε ζνα μικρό παράδειγμα : Ζςτω ότι ζχουμε τον παρακάτω πίνακα :

69 69 Αρικμοφμε τισ κζςεισ που ζχει άςςουσ ο πίνακασ αυτόσ και προκφπτει : Πςα μθ μθδενικά ςτοιχεία υπάρχουν ςτον παρακάτω πίνακα,τόςα είναι και τα μθνφματα που κα ανταλλάςςονται μεταξφ των CN και των VN. Εάν λοιπόν τϊρα αποκθκεφςουμε ςε μία μνιμθ ChannelROM ( 6 κζςεων ) τθν πλθροφορία που δίδεται από το κανάλι και ςε μία άλλθ τα μθνφματα που κα ςταλοφν ςτθν 1 θ επανάλθψθ από τουσ VN ςτουσ CN,τότε ςτθν μνιμθ αυτι ςτισ 2 πρϊτεσ κζςεισ κα ζχει τθν τιμι του καναλιοφ για τον πρϊτο VN,ςτισ 3 και 4 τθν τιμι του καναλιοφ για τον δεφτερο VN κ.τ.λ. Με αυτόν τον τρόπο οι είςοδοι ςτον 1 ο CN κα δίνονται διαβάηοντασ τθν μνιμθ ςτισ κζςεισ 1,3 και 7 ενϊ οι είςοδοι για τον 2 ο διαβάηοντασ τισ κζςεισ 4,5, και 9 κ.τ.λ. Με αυτιν τθν ςειρά οι κζςεισ αποκθκεφονται ςε μία ROM (cnrom) θ οποία μάλιςτα διαβάηεται ςειριακά και μόλισ διαβάςει μία κζςθ μνιμθσ τθσ οποίασ το περιεχόμενο είναι μικρότερο από το προθγοφμενο ςθμαίνει ότι προςπελάςτθκε ςτοιχείο που κα χρθςιμοποιθκεί για είςοδο ςτον επόμενο CN. Η ιδιότθτα αυτι προκφπτει από το γεγονόσ ότι οι πίνακεσ Η είναι πάντα αραιοί με κατανεμθμζνα ςε μεγάλθ απόςταςθ τα μθδενικά και τουσ άςςουσ.με αυτόν τον τρόπο μπορεί να χρθςιμοποιθκεί για αποκωδικοποίθςθ ακόμα και μθ regular πίνακασ. Ζςτω λοιπόν ότι οι VN αρχικοποιοφνται κατά ςειρά με τισ τιμζσ : VN1= VN2= 2.5 VN3= VN4= VN5= -3.5 VN6= 2.5 Η channelrom αρχικοποιείται με το διάνυςμα : channelrom =[ ] Η μνήμη που περιζχει τισ ειςόδουσ για τουσ CN:

70 70 RAMtoCN = [ ] H μνήμη που περιζχει τισ διευθφνςεισ με την ςειρά που προςπελαφνουν την RAMtoCN μνήμη cnrom = [ ] Τα μθνφματα που εξζρχονται από τουσ CN αποκθκεφονται και πάλι ςε μία μνιμθ μζςω διευκυνςιοδότθςθσ από τθν μνιμθ cnrom.με αυτό τον τρόπο επιτυγχάνεται τελικά οι VN διαβάηοντασ με τθν ςειρά μία μνιμθ να παίρνουν ςωςτά μθνφματα ειςόδου. Οι ζξοδοι των VN,δθλαδι τα μθνφματα του κάκε VN προσ τουσ γειτονικοφσ του CN γράφονται και πάλι με τθν ςειρά εξόδου τουσ ςε μία μνιμθ.τελικά αυτι κα προςπελαςτεί με τισ διευκφνςεισ που δίνονται από τθν cnrom και ζτςι μία πλιρθσ επανάλθψθ του αλγορίκμου ζχει ολοκλθρωκεί. Ραρατθροφμε δθλαδι ότι όλεσ οι ςυνδζςεισ μεταξφ των 2 ομάδων κόμβων τελικά υλοποιοφνται με χριςθ ενόσ μόνο bus. Ραράλλθλα με τθν ζναρξθ ενόσ νζου κφκλου γίνεται και ο ζλεγχοσ τερματιςμοφ. Ερευνάται δθλαδι εάν ζχει βρεκεί ςωςτι λζξθ ι πρζπει να ςυνεχιςτεί ο αλγόρικμοσ. Αυτό βζβαια γίνεται παράλλθλα με τθν επόμενθ επανάλθψθ ϊςτε να μθν χάνεται χρόνοσ ςε περίπτωςθ που δεν ζχει βρεκεί ςωςτι λζξθ. Αν από τον ζλεγχο προκφψει ότι ζχει βρεκεί ςωςτι λζξθ τότε θ διαδικαςία τερματίηεται και δεν ςυνεχίηεται ο επόμενοσ κφκλοσ. Στθν διαδικαςία ελζγχου κανονικά ςφμφωνα με τον αλγόρικμο, ερευνάται αν ιςχφει θ εξίςωςθ : T H y 0 Αυτό προχποκζτει όμωσ και πάλι ότι κα πρζπει να υπάρχει ο πίνακασ Η αποκθκευμζνοσ ςε μνιμθ. Για να αποφφγουμε και πάλι μία τζτοιου τφπου υλοποίθςθ ( οι λόγοι ζχουν αναφερκεί παραπάνω )προτείνεται ζνασ εναλλακτικόσ τρόποσ. Ουςιαςτικά θ πλθροφορία που μασ δίνει ο πίνακασ Η, είναι πωσ εφαρμόηοντασ τθν πράξθ xor ςε όλεσ τισ hard αποφάςεισ από κάκε VN που ςυνδζονται με ζναν CN πρζπει να δίνει αποτζλεςμα 0. Δθλαδι με βάςθ το παραπάνω παράδειγμα πρζπει να ικανοποιοφνται οι παρακάτω εξιςϊςεισ : y1 y2 y4 0 y y y y y y y y y Ππου με y ςυμβολίηουμε τθ hard decision του κάκε variable node.

71 71 Συνεπϊσ για να υλοποιθκεί θ παραπάνω λογικι αποκθκεφονται ςε μία μνιμθ ROM,οι ςυνδζςεισ που κα ζχει ο κάκε ελεγκτισ ιςοτιμίασ. Για παράδειγμα ο πρϊτοσ ελεγκτισ ςυνδζεται κα πρζπει να χρθςιμοποιεί τισ hard decision 1,2 και 4 VNs. Συνεπϊσ θ μνιμθ αυτι κα είναι ςτο παράδειγμα μασ (διευκφνςεισ από 0-5): cnrom1 =[ ]

72 72 Περιγραφή του ςχεδιαςμοφ Ραρακάτω παρουςιάηεται θ αρχιτεκτονικι του LDPC: Σχιμα 5.15: Υλοποίθςθ LDPC αποκωδικοποιθτι την ςυνζχεια θα περιγραφεί κάθε τμήμα τησ υλοποίηςησ ξεχωριςτά : Ο controller του ςυςτιματοσ είναι κατανεμθμζνοσ ςε 3 μζρθ. Σφμφωνα δθλαδι και με το παρακάτω ςχιμα,αν χωρίςουμε τον αλγόρικμο ςε 3 μζρθ,κάκε controller είναι υπεφκυνοσ για ζνα μζροσ του αλγορίκμου.

73 73 Σχιμα 5.16 : Διάγραμμα ροισ μθνυμάτων αποκωδικοποίθςθσ Μία επανάλθψθ ξεκινά από το subsystem Ram_Rom_to_CN. Αυτό το υποςφςτθμα ζχει 4 ειςόδουσ και 5 εξόδουσ και είναι υπεφκυνο για τθν μεταφορά των δεδομζνων από τουσ VN ςτουσ CN. ΟΙ 3 από τισ 5 ειςόδουσ είναι τα ςιματα ελζγχου en_from_vn,first_cycle, en_to_cn_iter. Κακζνα από αυτά τα ςιματα όταν είναι ενεργοποιθμζνο επιβάλλει μία διαφορετικι εργαςία.

74 74 Σχιμα 5.17 : Μονάδα ελζγχου Ram_Rom_to_CN Αν το ςφςτθμα εκτελεί τον 1 ο κφκλο(first_cycle=1 ) τότε θ μνιμθ RAMtoCN ζχει we=0 και τα δεδομζνα τθσ προςπελαφνονται με τθν ςειρά διευκφνςεων που δίδεται από τα δεδομζνα τθσ ROM_to_CN που προςπελαφνεται με τθν ςειρά μζςω ενόσ counter.o μετρθτισ αυτόσ είναι αρχικοποιθμζνοσ ςτο 0 και μετράει μζχρι τον αρικμό των μθνυμάτων που ανταλλάςςονται,δθλαδι όςο είναι και το μζγεκοσ των 2 μνθμϊν ( για το παραπάνω παράδειγμα 0-11 ). Αν ςτο ςφςτθμα ειςζρχονται δεδομζνα από τουσ VN μζςω του bus msg_from_vn,τότε το ςιμα en_from_vn = 1 και ςτθ μνιμθ RAMtoCN επιβάλλεται we=1 και τα δεδομζνα από το msg_from_vn γράφονται με τθν ςειρά διευκφνςεων που δίδεται από τον counter Number_of_Inputs.O μετρθτισ αυτόσ είναι αρχικοποιθμζνοσ ςτο 0 και μετράει μζχρι τον αρικμό των μθνυμάτων που ανταλλάςςονται,δθλαδι όςο είναι και το μζγεκοσ τθσ μνιμθσ ( για το παραπάνω παράδειγμα 0-11 ). Αν ςτο ςφςτθμα επιβάλλεται ςιμα en_to_cn_iter ςθμαίνει πωσ ζνασ νζοσ κφκλοσ αρχίηει. Τότε ςτθ μνιμθ RAMtoCN επιβάλλεται we=0 και τα δεδομζνα τθσ προςπελαφνονται με τθν ςειρά διευκφνςεων που δίδεται από τα δεδομζνα τθσ ROM_to_CN που προςπελαφνεται με τθν ςειρά μζςω ενόσ counter.ραράλλθλα ενεργοποιείται και το

75 75 ςφςτθμα που βρίςκεται ςτο κάτω μζροσ τθσ ςχεδίαςθσ.το ςφςτθμα αυτό ελζγχει τα 4 ςιματα που ενεργοποιοφν τουσ 4 CN. Ουςιαςτικά διακζτουμε ζνα κοινό bus εξόδου και για τουσ 4 CN (msg_to_cn) και 4 ςιματα enable ( 1 για τον κακζνα).h διαδικαςία ελζγχου ζχει τα εξισ ςτάδια: 1)Αρχικά ενεργοποιείται μόνο ο CN1 και όςο θ ζξοδοσ τθσ μνιμθσ ROM_to_CN είναι μεγαλφτερθ από τθν προθγοφμενθ ( κατά 1 cycle χρονοκακυςτερθμζνθ ) τότε ςυνεχίηει να είναι ενεργοποιθμζνοσ ο CN1 και να ειςάγονται ςε αυτόν τα δεδομζνα από το msg_to_cn.( θ επεξιγθςθ τθσ παραπάνω λογικισ ζχει δοκεί ςτον γενικό ςχεδιαςμό του ςυςτιματοσ) 2) Μόλισ θ ζξοδοσ τθσ μνιμθσ ROM_to_CN γίνει μικρότερθ από τθν προθγοφμενθ ( κατά 1 cycle χρονοκακυςτερθμζνθ) τότε ενεργοποιείται ο επόμενοσ κατά ςειρά CN,CN2 και δζχεται τα δεδομζνα του bus.πταν ο CN2 δζχεται δεδομζνα ο CN1 επεξεργάηεται τα δεδομζνα που είχε πάρει και ςτθν ςυνζχεια δίνει τα αποτελζςματα του ςτθν επόμενθ βακμίδα.με αυτόν τον τρόπο δικαιολογείται και ο οριςμόσ τησ αρχιτεκτονικήσ ωσ ημιπαράλληλησ. 3)Η εναλλαγζσ μεταξφ των ειςόδων των CN ςυνεχίηεται κατά αυτόν τον τρόπο όςο το ςιμα ελζγχου en_to_cn_iter =1. Αφοφ περιγράφθκε πλιρωσ ο τρόποσ με τον οποίο τα μθνφματα ειςζρχονται ςτουσ CN, το επόμενο βιμα είναι να περιγραφεί πωσ από τθν ζξοδο από τουσ CN καταλιγουν ςτισ ςωςτζσ ςφμφωνα με τον πίνακα Η ειςόδουσ των VN. Για αυτιν τθν διαδικαςία υπεφκυνο είναι το υποςφςτθμα Control_to_VN.To υποςφςτθμα αυτό διακζτει 8 ειςόδουσ (το out_msg και το out_en του κάκε CN ) και 3 εξόδουσ (1 bus δεδομζνων(6 bit ),1 enable και ζναν μετρθτι).

76 76 Σχιμα 5.18 : Μονάδα ελζγχου Control_to_VN Το υποςφςτθμα αυτό ενεργοποιείται ςειριακά από τισ out_en εξόδουσ του κάκε CN(1 κάκε φορά είναι ενεργοποιθμζνοσ ) και γράφει ςτθν μνιμθ τα μθνφματα που λαμβάνει από το αντίςτοιχο bus.στθ μνιμθ RAMtoVN τα μθνφματα γράφονται ςτισ κζςεισ που επιβάλλονται από τθν ROM για λόγουσ που ζχουν επεξθγθκεί παραπάνω. Εφόςον τα μθνφματα κα γράφονται ςε ςυνεχόμενουσ κφκλουσ από τθν ςτιγμι που ενεργοποιθκεί ο πρϊτοσ CN, αρκεί να ξζρουμε τον αρικμό των μθνυμάτων ( αρικμό άςςων ςτον Η) για να ενεργοποιθκεί ςτο τζλοσ των εγγραφϊν ςτθν μνιμθ θ ανάγνωςθ τθσ μνιμθσ προσ τουσ VN. Από τθν ζξοδο των μθνυμάτων από τθ RAMtoVN προσ τουσ VN τα μθνφματα βγαίνουν με τθν ςειρά. Δθλαδι τα πρϊτα Wc1 μθνφματα κα πάνε ςτον πρϊτο VN, τα επόμενα Wc2 μθνφματα κα πάνε ςτον 2 ο VN κ.τ.λ. (Wc είναι το βάροσ κάκε ςτιλθσ δθλαδι ο αρικμόσ των γειτονικϊν CN κάκε VN ).Στο παραπάνω παράδειγμα που κάκε VN ςυνδζεται μόνο με 2 CN τότε ςτουσ 2 πρϊτουσ κφκλουσ ανάγνωςθσ τθσ μνιμθσ κα ενεργοποιείται ο 1 οσ node ςτουσ επόμενουσ 2 ο 2οσ node κ.τλ. Η ζξοδοσ λοιπόν του μετρθτι των εξόδων τθσ RAMtoVN δίνει τισ διευκφνςεισ προςπζλαςθσ μίασ ROM τθσ οποίασ ουςιαςτικά θ ζξοδοσ δείχνει ποιοσ VN κα είναι ενεργοποιθμζνοσ ςε κάκε κφκλο. Δθλαδι ςτο παράδειγμα παραπάνω : VN_enable = [ ]

77 77 Και επίςθσ ςτισ διευκφνςεισ που δίνει αυτόσ ο μετρθτισ ταυτόχρονα προςπελαφνεται και θ ChannelRΟM ςτθν οποία είναι αποκθκευμζνεσ οι αρχικζσ τιμζσ του καναλιοφ για τον κάκε VN.Ζτςι ςτουσ 2 πρϊτουσ κφκλουσ εξόδου από τθν μνιμθ, ενεργοποιείται ο 1 οσ VN και παίρνει ςαν είςοδο από τθν ChannelROM το ςτοιχείο που είναι αποκθκευμζνο ςτθν 1 θ κζςθ. Στουσ επόμενουσ 2 ο δεφτεροσ VN και δζχεται ςαν είςοδο ςτο 3 ο και 4 ο κφκλο το δεφτερο κ.τλ. Το τελευταίο υποςφςτθμα Control_to_CNRAM χωρίηεται ςε 2 επιμζρουσ υποςυςτιματα. Το πρϊτο (Msgs_to_CN)είναι αυτό που ςυλλζγει τισ εξόδουσ πάλι ςε ζνα ενιαίο bus και τισ διοχετεφει με τθν ςειρά εξόδου τουσ ςτο υποςφςτθμα Ram_Rom_to_CN. Το δεφτερο υποςφςτθμα (Parity_check )ουςιαςτικά περιζχει τον ελεγκτι ιςοτιμίασ που περιγράφθκε παραπάνω. Δθλαδι εδϊ υλοποιείται ο ζλεγχοσ τερματιςμοφ. Σχιμα 5.19 : Μονάδα ελζγχου Control_to_CNRAM

78 78 Για να μθν δαπανάται χρόνοσ κατά τθν διάρκεια του ελζγχου (κακϊσ αυτι θ διαδικαςία κα γίνεται ςτο τζλοσ κάκε κφκλου,μζχρι 40 φορζσ ενϊ μόνο μία φορά τελικά το αποτζλεςμα τθσ κα δθλϊςει τερματιςμό τθσ διαδικαςίασ) τα μθνφματα από τισ εξόδουσ των VN ςτζλνονται κανονικά ςτο Ram_Rom_to_CN και ταυτόχρονα γίνεται και ο ζλεγχοσ τερματιςμοφ. Αν θ κωδικολζξθ είναι τελικά ςωςτι τότε θ επόμενθ επανάλθψθ ςταματά και οι ζξοδοι των CN δεν καταλιγουν ποτζ ςτουσ VN. Δθλαδι εάν θ ζξοδοσ incorrect_sign =0 ςθμαίνει ότι ςτο προθγοφμενο iteration βρζκθκε ςωςτό codeword και ο αλγόρικμοσ τερματίηεται. To υποςφςτθμα Msgs_to_CN ενεργοποιεί το ςιμα en_write προσ το Ram_Rom_to_CN και μζςω ενόσ πολυπλζκτθ ενϊνει τισ εξόδουσ όλων των VN ςε ζνα κοινό bus (Msg_to_RAM) Μονάδα Ελέγχου τερματιςμού To υποςφςτθμα Parity_check ενεργοποιείται από τα ςιματα e1, e2, e3, e4 τα οποία ςθματοδοτοφν και τθν ζξοδο μιασ hard decision από ζναν variable node. Tα bit των hard decision γράφονται με τθν ςειρά ςε μία μνιμθ. Σχιμα 5.10 : Μονάδα ελζγχου τερματιςμοφ

79 79 Στθν ςυνζχεια αφοφ ζχουν ειςζλκει όλα τα hard decision bits (en_to_cn =0 ) εντόσ τθσ RAM,θ RAM ξεκινά να προςπελαφνεται. Οι διευκφνςεισ προςπελαφνονται με τθν ςειρά που δίνεται από μία ROM (εντόσ του address subsystem ) και θ οποία ουςιαςτικά δίνει τουσ parity check περιοριςμοφσ που κζτει ο πίνακασ Η. Αν ικανοποιοφνται όλοι τότε θ αποκωδικοποίθςθ τελειϊνει αλλιϊσ ςυνεχίηεται. Σχιμα 5.21 : Parity check subsystem

80 80 Σχιμα 5.22 : Μονάδα ελζγχου ιςοτιμίασ (sign bit xor) Συνεπϊσ ςτο παράδειγμα που χρθςιμοποιοφμε τα hard decision bit από τισ κζςεισ μνιμθσ 1,2,4 ειςζρχονται εντόσ μίασ μονάδασ Sign_bit_xor και εκτελείται θ πράξθ y1 y2 y4 0 Στθν ςυνζχεια εκτελοφνται και όλεσ οι υπόλοιπεσ εξιςϊςεισ ελζγχου και θ πράξθ or μεταξφ των αποτελεςμάτων όλων των εξιςϊςεων ελζγχου ιςοτιμίασ πρζπει να κάνει 0 αλλιϊσ θ codeword είναι εςφαλμζνθ και ο αλγόρικμοσ πρζπει να ςυνεχιςτεί Πλήρεσ παράδειγμα αποκωδικοποίηςησ Χρθςιμοποιϊντασ τον LDPC κϊδικα που χρθςιμοποιικθκε και για τθ επεξιγθςθ τθσ αρχιτεκτονικισ κα αποκωδικοποιιςουμε μία λζξθ 6 bit.θεωροφμε τθν codeword c=[ ] που διαδίδεται από τον πομπό ςτον δζκτθ διαμζςου ενόσ BPSK AWGN καναλιοφ με λόγω ςιματοσ προσ κόρυβο E s /N 0 = 1.25 ( db) οπότε και το ςιμα που λαμβάνεται είναι y= [ ] Εάν ςε αυτό το ςθμείο λαμβάναμε τθν hard decision τότε κα είχαμε 2 λάκθ ςτο 1 ο και ςτο 6 ο bit. Για ζνα ΑWGN κανάλι οι τα a priori LLRs δίνονται από : r i = 4y i E s N o r=[ ] Αυτζσ οι τιμζσ πρζπει να απεικονιςτοφν ςε 6 bits(1 sign, 2 ακζραια, 3 δεκαδικά ) και ζτςι κβαντίηονται ςτισ τιμζσ:

81 81 r=[ ] Οι οποίεσ είναι και είςοδοι ςτον min-sum αποκωδικοποιθτι. Στθν πρϊτθ επανάλθψθ τα μθνφματα που εξζρχονται από τουσ CN : k = Και τα μθνφματα που εξζρχονται από τουσ VN:

82 82 Codeword= [ ] Τελικά δεν ικανοποιοφνται οι parity check περιοριςμοί: u = Δεφτερθ επανάλθψθ Κ=2 Ζξοδοι CN:

83 Codeword= [ ] Οφτε μετά τθ 2 θ επανάλθψθ ικανοποιοφνται οι parity check περιοριςμοί:

84 84 u = [ ] Τρίτθ επανάλθψθ Κ=3 Ζξοδοι CN:

85 85 Codeword= [ ] Οφτε μετά τθ 3 θ επανάλθψθ ικανοποιοφνται οι parity check περιοριςμοί: u = [ ]

86 Τελικά ςτο τζλοσ τθσ 4 θσ επανάλθψθσ βρίςκεται θ ςωςτι λζξθ: correct word z = [ ] Ικανοποιοφνται οι parity check περιοριςμοί και ζτςι διακόπτεται και θ επαναλθτικι διαδικαςία του αλγορίκμου. u = [ ]

87 87 Πλα όςα ζχουν ςχεδιαςτεί και περιγραφεί παραπάνω βαςίηονται ςτθν λογικι ότι οι ίδιοι controllers με αλλαγζσ μόνο ςτισ αρχικοποιιςεισ των μνθμϊν και των μετρθτϊν κα μποροφν να χρθςιμοποιθκοφν ςτθν αποκωδικοποίθςθ κάκε για κάκε πίνακα Η. Με τον ίδιο τρόπο ζχει αποκωδικοποιθκεί λζξθ μικουσ 96bits και 128 bits με code rate ½. 5.6 υμπερϊςματα-προτϊςεισ Η υλοποίθςθ που περιγράφθκε παραπάνω αποτελεί ζναν fully flexible LDPC αποκωδικοποιθτι αποδοτικό ςε επίπεδο επιφάνειασ. Ζγινε δυνατό θ κακυςτζρθςθ ςε κάκε επανάλθψθ να είναι ανάλογθ του αρικμοφ των άςςων ςτον πίνακα Η. Δθλαδι εξαρτάται αποκλειςτικά από τον αρικμό των μθνυμάτων που ανταλλάςςονται μεταξφ των επεξεργαςτικϊν μονάδων. Συνεπϊσ όςο καλφτερουσ πίνακεσ Η χρθςιμοποιοφμε, δθλαδι όςο πιο αραιοφσ τόςο λιγότεροι κφκλοι κα χρειάηονται για τθν ολοκλιρωςθ μίασ επανάλθψθσ. Στα πλαίςια τθσ ανάπτυξθσ, μελετικθκε θ επίδραςθ διαφόρων ςχεδιαςτικϊν παραμζτρων: ο αλγόρικμοσ αποκωδικοποίθςθσ, θ χρονοδρομολόγθςθ των πράξεων, ο βακμόσ παραλλθλίασ τθσ αρχιτεκτονικισ, θ αρικμθτικι αναπαράςταςθ των δεδομζνων