ΒΑΙΚΔ ΑΡΥΔ ΑΡΥΙΣΔΚΣΟΝΙΚΗ

Transcript

1 Κεθάιαην 1 Βαζηθέο Αξρέο Αξρηηεθηνληθήο 1 ΒΑΙΚΔ ΑΡΥΔ ΑΡΥΙΣΔΚΣΟΝΙΚΗ Καηεγνξηνπνίεζε ησλ Αξρηηεθηνληθώλ Βαζηθή Γνκή Γιώζζα Μεραλήο Κύθινο απόθηεζεο-εθηέιεζεο εληνιώλ Γηαθνπέο Φξνληζκόο Χεθηαθώλ Κπθισκάησλ Γηαγξάκκαηα Φξόλνπ... 30

2 Κεθάιαην 1 Βαζηθέο Αξρέο Αξρηηεθηνληθήο Οξγάλωζε θαη Αξρηηεθηνληθή Τπνινγηζηώλ Έλα εξώηεκα πνπ ηίζεηαη ζπρλά θαη ην νπνίν δελ έρεη ζαθή απάληεζε έρεη ζρέζε κε ηε δηαθνξά κεηαμύ ησλ ελλνηώλ ηεο Οξγάλσζεο θαη ηεο Αξρηηεθηνληθήο ελόο ππνινγηζηή. Οη απαληήζεηο πνπ κπνξεί λα βξεη θαλείο ζηελ βηβιηνγξαθία μεθηλνύλ από ην απόιπην (δελ ππάξρεη θακία δηαθνξά θαη νη έλλνηεο είλαη ηαπηόζεκεο) κέρξη ηελ πξνζπάζεηα λα δνζνύλ θάπνηνη νξηζκνί πνπ λα ηηο νξηνζεηνύλ. Τν παξόλ θείκελν δελ έρεη ηελ θηινδνμία λα εκβαζύλεη ζην ζέκα, αιιά ζα παξαζέζεη ηηο γλώκεο ησλ εηδηθώλ ηνπ ρώξνπ. Τν ζίγνπξν είλαη πσο όινη αλαγλσξίδνπλ όηη πξόθεηηαη γηα κηα δύζθνιή εξκελεία. Οη Robert Baron θαη Lee Higbie ζην βηβιίν ηνπο Computer Architecture δελ θάλνπλ θακία δηάθξηζε κεηαμύ νξγάλσζεο θαη αξρηηεθηνληθήο. Αλαθέξνπλ όηη «Αξρηηεθηνληθή είλαη ν ζρεδηαζκόο ησλ ππνινγηζηώλ, ν νπνίνο πεξηιακβάλεη, ην ζύλνιν εληνιώλ γιώζζαο κεραλήο(instruction set), ηηο κνλάδεο ηνπ πιηθνύ θαη ηελ νξγάλσζε ηνπ ζπζηήκαηνο». Καηά ηνπ ζπγγξαθείο, ππάξρνπλ δύν βαζηθά θνκκάηηα ηεο αξρηηεθηνληθήο. Η αξρηηεθηνληθή ηνπ ζπλόινπ εληνιώλ γιώζζαο κεραλήο Instruction Set Architecture ISA) ε νπνία πεξηγξάθεη ηα ππνινγηζηηθά ραξαθηεξηζηηθά ηνπ ππνινγηζηή θαη νξίδεη πσο αθξηβώο ν πξνγξακκαηηζηήο γιώζζαο κεραλήο ζα επηθνηλσλεί κε ηνλ ππνινγηζηή. Τν δεύηεξν θνκκάηη ηεο αξρηηεθηνληθήο ( Hardware-System Architecture HAS) αζρνιείηαη κε ηηο κνλάδεο ηνπ ππνινγηζηή θαη ηνλ ινγηθό ηνπο ζρεδηαζκό θαη ηελ νξγάλσζε ηεο ξνήο ησλ πιεξνθνξηώλ κεηαμύ απηώλ ησλ κνλάδσλ ή ησλ ππνκνλάδσλ πνπ ηηο ζπγθξνηνύλ. Ο William Stalling ζην βηβιίν ηνπ κε ηίηιν Computer Organization and Architecture πξνζπαζεί λα νξηνζεηήζεη ηνπο δύν όξνπο, ην πξόβιεκα δίλνληαο ηνλ παξαθάησ νξηζκό: «Η αξρηηεθηνληθή έρεη ζρέζε κε όια εθείλα ηα ραξαθηεξηζηηθά πνπ γίλνληαη αληηιεπηά από ηνλ ρξήζηε θαη έρνπλ άκεζε ζρέζε κε ηελ ινγηθή εθηέιεζε ησλ πξνγξακκάησλ. Αληίζεηά ε Οξγάλσζε έρεη ζρέζε κε ηηο κνλάδεο ηνπ ππνινγηζηή θαη ηνλ ηξόπν δηαζύλδεζε ηνπο, δειαδή κε όια απηά πνπ πινπνηνύλ ηηο πξνδηαγξαθέο πνπ ηίζεληαη από ηελ αξρηηεθηνληθή. Όια όζα έρνπλ ζρέζε κε ηελ νξγάλσζε δελ γίλνληαη αληηιεπηά από ηνλ ρξήζηε». Αξρηηεθηνληθά ραξαθηεξηζηηθά ζεσξνύληαη: Η δνκή ησλ εληνιώλ γιώζζαο κεραλήο Τν κήθνο κηαο ζέζεο κλήκεο Τν κέγηζην κήθνο ηεο θπζηθήο κλήκεο Η κέζνδνο παξάζηαζεο ησλ δεδνκέλσλ Οη ηερληθέο ππνινγηζκνύ ηεο ηειηθήο δηεύζπλζεο Ο ηερληθέο εηζόδνπ-εμόδνπ Αληίζεηα ζηελ νξγάλσζε αλήθνπλ: ηα ζήκαηα ειέγρνπ νη ηερλνινγίεο πνπ ρξεζηκνπνηνύληαη ε πινπνίεζε ησλ κνλάδσλ

3 Κεθάιαην 1 Βαζηθέο Αξρέο Αξρηηεθηνληθήο 3 Πάξηε γηα παξάδεηγκα ηελ πξάμε ηνπ πνιιαπιαζηαζκνύ γηα ηνπο αξηζκνύο θηλεηήο ππνδηαζηνιήο. Η κέζνδνο παξάζηαζεο (π.ρ πξόζεκν, 8 bits εθζέηεο, 23 bits mantissa ή αιιηώο ANSI/IEEE standard ) είλαη έλα αξρηηεθηνληθό ραξαθηεξηζηηθό ην νπνίν είλαη αληηιεπηό από ηνλ ρξήζηε αθνύ επεξεάδεη ην κέγεζνο θαη ηελ αθξίβεηα ησλ αξηζκώλ. Αληίζεηα ε πινπνίεζε ηεο πξάμεηο κπνξεί λα γίλεη είηε από ηελ ΑLU κε ηελ κέζνδν ηνλ δηαδνρηθώλ πξνζζέζεσλ θαη κεηαθηλήζεσλ, είηε από ηελ FPU, ε νπνία δηαζέηεη ην θαηάιιειν hardware γηα ηελ πινπνίεζε ηεο πξάμεο. Απηή ε δηαθνξά (πνίν κέξνο ηνπ hardware πινπνηεί ηελ πξάμε) δελ είλαη δπλαηόλ λα γίλεη αληηιεπηή από ηνλ ρξήζηε θαη είλαη ζέκα ηεο εζσηεξηθήο νξγάλσζεο ηνπ επεμεξγαζηή. Έλα δεύηεξν παξάδεηγκα, πξνέξρεηαη από ηε ηάζε ησλ εηαηξεηώλ λα δεκηνπξγνύλ νηθνγέλεηεο ππνινγηζηώλ κε ηελ ίδηα αξρηηεθηνληθή θαη δηαθνξεηηθή νξγάλσζε. Σθνπόο ηνπο είλαη λα δεκηνπξγήζνπλ κηα ζεηξά από κνληέια κε δηαθνξεηηθέο απνδόζεηο θαη επνκέλσο δηαθνξεηηθέο ηηκέο, ηα νπνία ζα πξνζηάηεπαλ ηηο επελδύζεηο ησλ πειαηώλ ηνπο ζε ινγηζκηθό εθαξκνγώλ. Ο πειάηεο δειαδή ζα κπνξνύζε λα αγνξάζεη ην λέν κνληέιν ηεο ζεηξάο πνπ ζα ήηαλ πην γξήγνξν, θαη ην νπνίν αθνύ ζα δηαηεξνύζε ηελ ίδηα αξρηηεθηνληθή, πξνθαλώο ζα είρε ην ίδην ιεηηνπξγηθό ζύζηεκα, άξα δελ ζα ρξεηαδόηαλ λα αιιάμεη ηα πξνγξάκκαηα εθαξκνγώλ. Κιαζζηθό παξάδεηγκα απνηειεί ε ζεηξά 370 ηεο ΙΒΜ, ε νπνία παξνπζηάζηεθε ην 1970 θαη είρε κηα ζπγθεθξηκέλε αξρηηεθηνληθή. Η αξρηηεθηνληθή απηή κε κηθξέο κόλν ηξνπνπνηήζεηο έθηαζε κέρξη ηηο κέξεο καο θαη πινπνηήζεθαλ πάλσ ζε απηήλ κεξηθέο δεθάδεο κνληέια πνπ θηάλνπλ κέρξη ηηο κέξεο καο. Δίλαη πάλησο γεγνλόο όηη αθνινπζώληαο ην κνληέιν ηνπ Stallings όζνλ αθνξά ηνλ δηαρσξηζκό ηεο αξρηηεθηνληθήο από ηελ νξγάλσζε, ζέιεη κεγάιε πξνζνρή ζηελ δηαηύπσζε ησλ ελλνηώλ. Όπσο ν ίδηνο νκνινγεί ην κνληέιν ηνπ ηαηξηάδεη πεξηζζόηεξν ζηνπο κέζνπο θαη κεγάινπο ππνινγηζηέο θαη ιηγόηεξν ζηνπο κηθξνϋπνινγηζηέο όπνπ ε αξρηηεθηνληθή θαη νξγάλσζε δελ είλαη πνιιέο θνξέο δηαθξηηέο. Τα παξαπάλσ έρνπλ ηελ ινγηθήο ηνπο εμήγεζε. Σηηο κεραλέο κε κεγάια θόζηε θαη δελ είλαη εύθνιν λα αιιάδεηο αξρηηεθηνληθέο θαη πξνζπαζείο λα δεκηνπξγείο νηθνγέλεηεο ζπκβαηέο κεηαμύ ηνπο. Αληίζεηα ζηνπο κηθξνϋπνινγηζηέο, ην ρακειό θόζηνο ν αληαγσληζκόο γηα κεραλέο θνληά ζηηο ηερλνινγηθέο εμειίμεηο δεκηνπξγνύλ θαηαζηάζεηο πνπ δελ είλαη εύθνια δηαθξηηέο. Γηα παξάδεηγκα κέζα ζηνλ επεμεξγαζηή Pentium 4, πνπ είλαη κηα ηππηθή CISC κεραλή, ηξέρεη κηα ηδεαηή RISC κεραλή. Οη J. Hennessy θαη D. Patterson ζην βηβιίν ηνπο Computer Architecture a Quantative Approach έρνπλ δηαθνξεηηθή γλώκε. Αλαθέξνπλ, όηη ζην παξειζόλ πνιινί πίζηεπαλ όηη ν όξνο αξρηηεθηνληθήο αλαθεξόηαλ κόλν ζην ζύλνιν εληνιώλ γιώζζαο κεραλήο. Όια ηα ππόινηπα ήηαλ πινπνίεζε. Οη ίδηνη πηζηεύνπλ όηη ν όξνο instruction set architecture αλαθέξεηαη ζην νξαηό από ηνπ πξνγξακκαηηζηέο ζύλνιν εληνιώλ γιώζζαο κεραλήο. Η πινπνίεζε κηαο κεραλήο έρεη δύν ζπληζηώζεο, ηελ νξγάλσζε θαη ην hardware. Η νξγάλσζε αλαθέξεηαη ζηνλ ζρεδηαζκό ησλ ζπζηεκάησλ κλήκεο, ηελ δνκή ησλ δηαδξόκσλ επηθνηλσλίαο θαη ηεο θεληξηθήο κνλάδνο επεμεξγαζίαο. Υπάξρνπλ κεραλέο πνπ έρνπλ ην ίδην ζύλνιν εληνιώλ γιώζζαο κεραλήο, αιιά δηαθνξεηηθή νξγάλσζε, παξάδεηγκα νη ππνινγηζηέο SPARCstation-2 θαη

4 Κεθάιαην 1 Βαζηθέο Αξρέο Αξρηηεθηνληθήο 4 SPARCstation-20.Δπίζεο ππάξρνπλ ππνινγηζηέο κε ην ίδην ζύλνιν εληνιώλ, ηελ ίδηα νξγάλσζε, αιιά πινπνηνύληαη από δηαθνξεηηθό hardware(π.ρ SGI INDIGO). Τέινο θαηαιήγνπλ πώο ζην παξαπάλσ βηβιίν ηνπο, ν όξνο αξρηηεθηνληθή, ζα θαιύπηεη ηνπο όξνπο, αξρηηεθηνληθή ηνπ ζπλόινπ εληνιώλ γιώζζαο κεραλήο, νξγάλσζε θαη hardware. Αλ όια ηα παξαπάλσ ζαο θαίλνληαη δπζλόεηα παξαθαιώ δηαβάζηε μαλά απηή ηελ παξάγξαθν κεηά ην ηέινο ησλ παξαδόζεσλ απηνύ ηνπ καζήκαηνο. Τόηε ην παξαπάλσ θείκελν ζα γίλεη πιήξσο αληηιεπηό. 1.2 Καηεγνξηνπνίεζε ηωλ Αξρηηεθηνληθώλ Σν ζεκείν έλαξμήο Δίλαη ζύλεζεο ζηελ αξρή θάζε πνλήκαηνο αξρηηεθηνληθήο ππνινγηζηώλ λα γίλεηαη κηα ηζηνξηθή αλαδξνκή. Θα μεθύγνπκε από ηνλ θαλόλα απηό θαη ζα παξαπέκςνπκε ηνλ αλαγλώζηε ζε κηα ζεηξά από ηζηνζειίδεο (βιέπε βηβιηνγξαθία), όπνπ ε πιεξνθνξίεο είλαη ηόζν πνιιέο θαη ιεπηνκεξείο πνπ ζα ηηο αδηθνύζακε αλ ηηο πεξηνξίδακε κέζα ζε έλα εηζαγσγηθό θεθάιαην. Απιώο ζα αλαθέξνπκε κόλν ηηο πεξηπηώζεηο πνπ ππήξμαλ ηα ζεκέιηα ζηελ εμέιημε ηεο αξρηηεθηνληθήο ησλ ππνινγηζηώλ. To 1946, ν Von Neumann θαη ε νκάδα ηνπ άξρηζε λα ζρεδηάδεη ηνλ πξώην ππνινγηζηή απνζεθεπκέλνπ πξνγξάκκαηνο. Μέρξη ηόηε δύν ππνινγηζηέο ππήξμαλ. Ο ENIAC(Electronic Numerical Integrator And Computer) θαη ν EDVAC(Electronic Discreet Variable Computer) ν νπνίνο ήηαλ ζην ζηάδην ηεο πινπνίεζεο. Ο ENIAC ήηαλ κηα δεθαδηθή κεραλή(θαη ε κνλαδηθή), βάξνπο 30 ηόλσλ, εκβαδνύ 1500 ηεηξαγσληθώλ πνδηώλ θαη πεξηείρε ιπρλίεο θελνύ. Δθείλν πνπ παξνπζηάδεη ελδηαθέξνλ είλαη όηη δελ είρε θαζόινπ ινγηζκηθό θαη ν πξνγξακκαηηζκόο ηνπ γηλόηαλ κε ηελ βνήζεηα δηαθνπηώλ θαη θαισδίσλ. H ηδέα ηνπ ηεο ινγηθήο ηνπ απνζεθεπκέλνπ πξνγξάκκαηνο αλήθεη ζηνλ Von Neumann, έλα ζύκβνπιν ζην πξόγξακκα ENIAC. Παξόκνηα ηδέα είρε θαη ν πεξίθεκνο Αllan Turing. Ο ππνινγηζηήο ηνπ Von Neumann νλνκάζηεθε IAS ( Princeton Institute of Advance Studies) θαη άξρηζε λα δνπιεύεη ην Από ηόηε θαη κέρξη ζήκεξα, όινη νη ππνινγηζηέο απνζεθεπκέλνπ πξνγξάκκαηνο αθνινπζνύλ ηηο ίδηεο βαζηθέο αξρέο, νη νπνίεο είλαη: Ύπαξμε ηξηώλ βαζηθώλ ζπζηεκάησλ o Δπεμεξγαζίαο (ΚΜΔ) o Δηζόδνπ εμόδνπ (Ι/Ο) o Κεληξηθήο Mλήκεο (ΚΜ) Τν πξόγξακκα καδί κε ηα δεδνκέλα απνζεθεύνληαη ζην ζύζηεκα Κεληξηθήο κλήκεο Η θεληξηθή κνλάδα επεμεξγαζίαο απνηειείηαη από ηα ππνζπζηήκαηα:

5 Κεθάιαην 1 Βαζηθέο Αξρέο Αξρηηεθηνληθήο 5 o ηεο κνλάδαο ειέγρνπ, ε νπνία είλαη ππεύζπλε γηα ηελ αλάθιεζε κηαο εληνιήο από ηελ κλήκε (θύθινο αλάθιεζεο ηεο εληνιήο), γηα ηελ απνθσδηθνπνίεζε ηεο (εληνιήο) θαη ηελ κεηαηξνπή ηεο ζε ζήκαηα ειέγρνπ. o ηεο κνλάδαο αξηζκεηηθήο θαη ινγηθήο ε νπνία είλαη ππεύζπλε γηα ηελ εθηέιεζε ηεο εληνιήο πνπ θηάλεη ζε απηή (θύθινο εθηέιεζεο ηεο εληνιήο). Αλ ε εθηέιεζε κηαο εληνιήο απαηηεί δεδνκέλα πνπ βξίζθνληαη ζηελ κλήκε, ε κνλάδα ειέγρνπ είλαη ππεύζπλε γηα ηελ κεηαθνξά ηνπο. o ηνπ απαξηζκεηήο εληνιώλ (Program counter) ν νπνίνο πεξηέρεη θάζε θνξά ηελ δηεύζπλζε ηεο εληνιήο πνπ πξόθεηηαη λα εθηειεζηεί ή ησλ εληνιώλ πνπ πξόθεηηαη λα εθηειεζηνύλ. o ηνπ ζπλόινπ ηωλ θαηαρωξεηώλ. Τν ζύζηεκα εηζόδνπ-εμόδνπ κεηαθέξεη πιεξνθνξίεο(δεδνκέλα θαη εληνιέο) από θαη πξνο ηα ππνζπζηήκαηα κλήκεο θαη θεληξηθήο κνλάδαο επεμεξγαζίαο. Ο ππνινγηζηήο IAS είρε κλήκε 1000 ζέζεσλ(words) κήθνπο 40 bits. Οη αθέξαηνη αξηζκνύ παξηζηάλνληαη κε ην ζύζηεκα πξόζεκν κέγεζνο. Κάζε εληνιή γιώζζαο κεραλήο είρε κήθνο 20 bits όπνπ ηα 8 bits ήηαλ αθηεξσκέλα ζηνλ θσδηθό θαη ηα άιια 12 bits ζηελ δηεύζπλζε. Άξα ζε θάζε ζέζε κλήκεο ήηαλ απνζεθεπκέλεο καδί δύν εληνιέο. Η εηθόλα κηα ζέζεο κλήκεο είρε ηελ κνξθή(ζρήκα 1.1). Aπιζηεπή Δνηολή Γεξία Δνηολή Κωδικόρ Γιεύθςνζη Κωδικόρ Γιεύθςνζη ρήκα 1.1 Δηθόλα ζέζεο κλήκεο κε εληνιέο IAS Σην ζρήκα 1.2 παξνπζηάδνπκε έλα δηάγξακκα ηνπ ππνινγηζηή IAS ζην νπνίν θαίλνληαη ε βαζηθέο κνλάδεο, νη θαηαρσξεηέο θαη δηαδξνκέο πνπ αθνινπζνύλ ηα δεδνκέλα, νη εληνιέο, νη δηεπζύλζεηο θαη ηα ζήκαηα ειέγρνπ. Τα ζήκαηα ειέγρνπ παξαιείπνληαη γηαηί θαηαιήγνπλ ζε θάζε κνλάδα θαη θαηαρσξήηε θαη ε ύπαξμε ηνπο ζα έθαλε ην ζρήκα δπζλόεην. Δλδεηθηηθά ππάξρεη κόλν ην ζήκα ειέγρνπ πνπ θαηαιήγεη ζηνλ απαξηζκεηή εληνιώλ θαη ην όπνην θξνληίδεη λα απμεζεί ε ηηκή ηνπ θαηαρσξήηε αλάινγα κε ην πιήζνο ησλ ζέζεσλ κλήκεο πνπ θαηαιακβάλεη κηα εληνιή γιώζζαο κεραλήο Program Counter (PC): Πεξηέρεη ηελ δηεύζπλζε ηνπ επόκελνπ δεύγνπο εληνιώλ πνπ πξόθεηηαη λα εθηειεζηεί. Memory Address Register (MAR): Πεξηέρεη ηελ δηεύζπλζε (12 bits) ηεο ζέζεο ηεο κλήκεο ηελ νπνία πξόθεηηαη λα γξάςνπκε ε λα δηαβάζνπκε.

6 Κεθάιαην 1 Βαζηθέο Αξρέο Αξρηηεθηνληθήο 6 Memory Buffer Register (MBR): Πεξηέρεη ην πεξηερόκελν κηαο ζέζεο κλήκεο (40 bits) ηελ νπνία πξόθεηηαη λα γξάςνπκε ή λα δηαβάζνπκε θαη ηηο νπνίαο ε δηεύζπλζε βξίζθεηαη ζηνλ MAR. Σςζηήμαηα Ειζόδος-Εξοδού Κενηπική Μνήμη Δεδόμενα ή ενηολέρ απο/ππορ MDR Μονάδα Απιθμηηικήρ και λογικηρ Σςζωπεςηήρ Επέκη. Σςζωπεςηή ΜΟΝΑΔΑ ΕΛΕΓΧΟΥ Διεύθςνζη Αποκωδικοποιηηήρ Ενηολών IBR PC IR Κωδικόρ Διεύθςνζη MAR Κςκλώμαηα Ελέγσος Σήμαηα Ελέγσος ππόρ ηιρ μονάδερ ρήκα 1.2 Γνκή ηνπ Υπνινγηζηή IAS Instruction Register (IR): Πεξηέρεη ηνλ θσδηθό (8 Bits) ηεο εληνιήο πνπ πξόθεηηαη λα εθηειεζηεί. Instruction Buffer Register (IBR): Πεξηέρεη πξνζσξηλά ηελ εληνιή, ε νπνία βξίζθεηαη ζην δεμηό κέξνο κηαο ζέζεο κλήκε.

7 Κεθάιαην 1 Βαζηθέο Αξρέο Αξρηηεθηνληθήο 7 Απηόο ν ηειεπηαίνο θαηαρσξεηήο απνηειεί κηα ηδηνκνξθία ην IAS, δελ ππάξρεη ζε όιεο ηεο κεραλέο θαη ε ύπαξμε ηνπ νθείιεηαη ζην γεγνλόο όηη ζε κηα ζέζε κλήκεο ππάξρνπλ δύν εληνιέο. Πξέπεη λα αληηιεθηνύκε όηη ηελ πξώηκε επνρή δελ ππήξρε αλάγθε γηα εληνιέο κε πνιιά bits, αθνύ νη απαηηήζεηο ήηαλ πεξηνξηζκέλεο. Σήκεξα όκσο νη αλαιγέο καο νδήγεζαλ ζε εληνιέο κε πνιύ πεξηζζόηεξα από ηα 20 bits ηνπ IAS. Άξα αθνύ είρακε 20 bits αλά εληνιή κπνξνύζακε λα θάλνπκε νηθνλνκία κλήκεο βάδνληαο δύν εληνιέο αλά ζέζε κλήκεο. Ο θύθινο απόθηεζεο εθηέιεζεο ηνπ IAS έρεη ηελ κνξθή: Κύθινο απόθηεζεο Πξαγκαηνπνηείηαη θύθινο κλήκεο γηα ηελ απόθηεζε ηεο ζέζεο κλήκεο πνπ πεξηέρεη έλα δεπγάξη εληνιώλ. Η αξηζηεξή εληνιή κεηαθέξεηαη ζηνλ απνθσδηθνπνηεηή εληνιώλ Η δεμηά εληνιή κεηαθέξεηαη ζηνλ IBR Ο PC απμάλεηαη θαηά 1. Κύθινο εθηέιεζεο Ο απνθσδηθνπνηεηήο κεηαθέξεη ηνλ θσδηθό ηεο αξηζηεξήο εληνιήο ζηνλ IR θαη ηελ δηεύζπλζε ζηνλ MAR. H αξηζηεξή εληνιή εθηειείηαη To πεξηερόκελν ηνπ IBR κεηαθέξεηαη ζηνλ απνθσδηθνπνηεηή Ο απνθσδηθνπνηεηήο κεηαθέξεη ηνλ θσδηθό ηεο δεμηάο εληνιήο ζηνλ IR θαη ηελ δηεύζπλζε ζηνλ MAR. Η δεμηά εληνιή εθηειείηαη. Υπάξρνπλ θαη δπν θαηαρσξεηέο ζηελ κνλάδα αξηζκεηηθήο θαη ινγηθήο. Δίλαη ν ζπζζωξεπηήο (accumulator) θαη ε επέθηαζε ηνπ (extended accumulator). Ο δεύηεξνο απηόο θαηαρσξεηήο νλνκάδεηαη θαη Multiplier-quotient. O accumulator πεξηέρεη πξνζσξηλά παξάγνληεο πνπ ζα ρξεηαζηεί ε ALU ή απνηειέζκαηα πνπ ζα παξαρζνύλ από απηή. O extended accumulator ρξεζηκεύεη γηα ηελ πξνζσξηλή απνζήθεπζε ηνπ δεμηνύ κέξνπο ηνπ απνηειέζκαηνο ηνπ πνιιαπιαζηαζκνύ ν νπνίνο ελώ έρεη παξάγνληέο κήθνπο 40 bits παξάγεη απνηειέζκαηα κήθνπο 80 bits. Ο IAS είρε 21 εληνιέο γιώζζαο κεραλήο πνπ άλεθαλ ζηηο παξαθάησ θαηεγνξίεο: Αξηζκεηηθέο (8) Μεηαθνξέο δεδνκέλσλ (7) Αιιαγήο ξνήο ρσξίο ζπλζήθε(2) Αιιαγήο ξνήο ππό ζπλζήθε(2) Τξνπνπνίεζεο δηεύζπλζεο (2) Η κεραλή IAS κπνξεί λα ραξαθηεξηζηεί θαη από ηελ δπλαηόηεηα ηνπ λα εθηειεί θάζε θνξά κία εληνιή, ε νπνία ελεξγεί κόλν πάλσ ζε έλα παξάγνληα, είηε απηόο είλαη πεξηερόκελν ζέζεο κλήκεο, είηε ην πεξηερόκελν θαηαρσξεηή ή αθόκα κηα ζηαζεξά. ζηνηρείν κλήκεο.

8 Κεθάιαην 1 Βαζηθέο Αξρέο Αξρηηεθηνληθήο Δλαιιαθηηθέο Αξρηηεθηνληθέο To 1966 o Flynn θαηεγνξηνπνίεζε ηνπο ππνινγηζηέο ζηηο παξαθάησ ηέζζεξηο θαηεγνξίεο. Single Instruction stream Single Data stream (SISD). Σηελ θαηεγνξία απηή ππάξρεη έλαο επεμεξγαζηήο, ν νπνίνο εθηειεί ζηε κνλάδα ηνπ ρξόλνπ κία εληνιή, ηελ νπνία αλαζύξεη από ηελ κνλαδηθή κλήκε. Κάζε εληνιή ρεηξίδεηαη έλα κόλν δεδνκέλν ζηε κνλάδα ηνπ ρξόλνπ ην νπνίν ην απνζεθεύεη ή ην αλαζύξεη από ηε κλήκε(ζρήκα 1.3). ήμαηα ελέγσος Μονάδα Ελέγσος Μονάδα Επεξεπγαζίαρ Ενηολέρ Δεδομένα Μνήμη ρήκα 1.3 Αξρηηεθηνληθή SISD Single Instruction stream Multiple data stream (SIMD) : Οη ππνινγηζηέο απηήο ηεο θαηεγνξίαο δηαζέηνπλ κηα κνλάδα ειέγρνπ, πνιιέο κνλάδεο επεμεξγαζίαο θαη κία κλήκε. Μηα εληνιή πνπ αλαζύξεηαη από ηελ κνλαδηθή κλήκε εθηειείηαη ηαπηόρξνλα ζηηο κνλάδεο επεμεξγαζίαο. Κάζε αληίγξαθν εληνιήο πνπ εθηειείηαη ζε δηαθνξεηηθή κνλάδα επεμεξγαζίαο, ρεηξίδεηαη ζηε κνλάδα ηνπ ρξόλνπ, έλα κόλν δεδνκέλν ην νπνίν ην απνζεθεύεη ή ην αλαζύξεη από ηε κλήκε(ζρήκα 1.4). Όινη νη επεμεξγαζηέο ζηε κνλάδα ηνπ ρξόλνπ ρεηξίδνληαη κηα νκάδα από δεδνκέλα(multiple stream). Σηελ θαηεγνξία απηή αλήθνπλ νη array processors θαη νη vector processors. Μηα άιιε έθδνζε απηήο ηεο θαηεγνξίαο ζέιεη ηηο κνλάδεο επεμεξγαζίαο λα έρνπλ ηελ δηθή ηνπο κλήκε ήμαηα ελέγσος Μονάδα Ελέγσος Μονάδα Επεξεπγαζίαρ 1 Μονάδα Επεξεπγαζίαρ 2... Μονάδα Επεξεπγαζίαρ n Ενηολέρ Δεδομένα 1 Δεδομένα 2 Δεδομένα n Μνήμη

9 Κεθάιαην 1 Βαζηθέο Αξρέο Αξρηηεθηνληθήο 9 ρήκα 1.4 Αξρηηεθηνληθή SIMD Multiple Instructions stream Single Data stream (MISD): Δίλαη κηα ηδεαηή θαηεγνξία ππνινγηζηώλ, όπνπ ππάξρνπλ πνιιέο θεληξηθέο κνλάδεο επεμεξγαζίαο (κνλάδα επεμεξγαζίαο θαη κνλάδα ειέγρνπ), νη νπνίεο εθηεινύλ δηαθνξεηηθέο εληνιέο πάλσ ζην ίδην δεδνκέλν. Γελ έρνπλ παξνπζηαζηεί ζηελ αγνξά ηέηνηνη ππνινγηζηέο(ζρήκα 1.5). ήμαηα ελέγσος ήμαηα ελέγσος Μονάδα Ελέγσος 1 Μονάδα Επεξεπγαζίαρ Μονάδα ελέγσος n Μονάδα Επεξεπγαζίαρ n Ενηολέρ 1 Ενηολέρ n Δεδομένα Μνήμη ρήκα 1.5 Αξρηηεθηνληθή ΜISD Multiple Instructions stream Multiple Data stream (MIMD): Σηελ θαηεγνξία απηή αλήθνπλ νη ππνινγηζηέο πνπ δηαζέηνπλ πνιιαπιέο θεληξηθέο κνλάδεο επεμεξγαζίαο θαη κία ε πνιιαπιέο κλήκεο (όζεο θαη νη ΚΜΔ). Κάζε ΚΜΔ εθηειεί ζηε κνλάδα ηνπ ρξόλνπ κηα εληνιή, ή νπνία ρεηξίδεηαη έλα δεδνκέλν πνπ βξίζθεηαη ζηελ θνηλή κλήκε ή ζηελ κλήκε πνπ ζπλνδεύεη ηελ ΚΜΔ. Σηε κνλάδα ηνπ ρξόλνπ εθηεινύληαη πνιιαπιέο εληνιέο θαη δεδνκέλα, Οη ππνινγηζηέο απηνί νλνκάδνληαη multiprocessors(ζρήκα 1.6). ήμαηα ελέγσος ήμαηα ελέγσος Μονάδα Ελέγσος 1 Μονάδα Επεξεπγαζίαρ Μονάδα ελέγσος n Μονάδα Επεξεπγαζίαρ n Ενηολέρ 1 Δεδομένα 1 Ενηολέρ n Δεδομένα n Μνήμη

10 Κεθάιαην 1 Βαζηθέο Αξρέο Αξρηηεθηνληθήο 10 ρήκα 1.6 Αξρηηεθηνληθή ΜIMD Σηελ πεξίπησζε πνύ έρνπκε κηα θνηλή κλήκε νλνκάδνληαη tightly coupled multiprocessors. Κιαζζηθό αληηπξόζσπνο απηήο ηεο θαηεγνξίαο είλαη νη Symmetric Multiprocessors Σηελ πεξίπησζε πνύ θάζε ΚΜΔ έρεη ηελ δηθή ηεο κλήκεο, νλνκάδνληαη loosely coupled multiprocessors. Κιαζζηθό αληηπξόζσπνο απηήο ηεο θαηεγνξίαο είλαη ηα cluster. 1.4 Βαζηθή Γνκή Έλα ππνινγηζηηθό ζύζηήκα απνηειείηαη από κηα ζεηξά από κνλάδεο (ζρήκα 1.7) νη νπνίεο αιιεινζπλδένληαη, κε ζηόρν ηελ πξαγκαηνπνίεζεο ησλ παξαθάησ ελεξγεηώλ: επεμεξγαζία ησλ δεδνκέλσλ απνζήθεπζεο ησλ δεδνκέλσλ κεηαθνξά ησλ δεδνκέλσλ έιεγρνο θαη ζπληνληζκόο ησλ ελεξγεηώλ ηεο επεμεξγαζίαο, απνζήθεπζεο θαη ηεο κεηαθνξάο Σε θάζε κηα από ηηο παξαπάλσ ηηο ελέξγεηεο, είλαη πξνθαλέο, όηη αληηζηνηρεί θαη κηα κνλάδα ή νπνία ηελ πξαγκαηνπνηεί. Έρνπκε ινηπόλ ηελ Κεληξηθή Μνλάδα Δπεμεξγαζίαο(ΚΜΔ)-Central Processing Unit(CPU), ηε κνλάδα κλήκεο θαη ηεο κνλάδεο εηζόδνπ-εμόδνπ, νη νπνίεο κεηαθέξνπλ πιεξνθνξίεο (εληνιέο θαη δεδνκέλα ) από εμσηεξηθό πεξηβάιινλ πξνο ην ππόινηπν ζύζηεκα θαη αληίζεηα. Βαζηθό ξόιν ζηελ όιε δηαρείξηζε ησλ κνλάδσλ θαη ηελ εθηέιεζε ησλ πξνγξακκάησλ παίδεη κηα ηδηαίηεξα ζεκαληηθή κνλάδα, ε κνλάδα ειέγρνπ(μδ)-control Unit(CU). Οη κνλάδεο ζπλδένληαη κεηαμύ ηνπο κε έλα ζύζηεκα δηαζύλδεζε, γλσζηό σο δηάδξνκόο ή δίαπινο ζπζηήκαηνο (system bus). Όπσο ζα δνύκε παξαθάησ ν δηάδξνκνο ηνπ ζπζηήκαηνο, όπσο θαη θάζε δηάδξνκόο εληόο ηνπ ππνινγηζηή, δελ είλαη κόλν ηα θαιώδηα πνπ ζπλδένπλ ηηο κνλάδεο αιιά κηα νινθιεξσκέλε κνλάδα κε ηελ αξρηηεθηνληθή θαη ηελ ινγηθή ηεο. Παξόκνηα κνλάδα δηαζύλδεζεο ζα βξνύκε θαη κέζα ζηελ θεληξηθή κνλάδα επεμεξγαζίαο, ηεο νπνία ν ξόινο είλαη ε δηαζύλδεζε ησλ ππνκνλάδσλ πνπ ηελ απαξηίδνπλ. Τν ζύζηεκα απηό είλαη γλσζηό ζαλ εζωηεξηθόο δηάδξνκνο(internal bus). Σρεηηθά κε ηηο κνλάδεο εηζόδνπ-εμόδνπ, απηέο απνηεινύληαη από δύν κέξε, ηνλ εθιεθηή εηζόδνπ εμόδνπ(i/o controller ή I/O module) θαη ηελ θπξίσο κνλάδα εηζόδνπ εμόδνπ ή όπσο ιέγεηαη ζπλήζσο, ηελ πεξηθεξεηαθή ζπζθεπή(peripheral unit). Γειαδή έλαο καγλεηηθόο δίζθόο δελ ζπλδέεηαη άκεζα ζην ζύζηεκα δηαζύλδεζεο(bus), αιιά κέζσ ελόο ειεγθηή εηζόδνπ-εμόδνπ Αλάιπζε ηεο Κεληξηθήο Μνλάδαο Δπεμεξγαζίαο

11 Κεθάιαην 1 Βαζηθέο Αξρέο Αξρηηεθηνληθήο 11 Η ΚΜΔ απνηειείηαη από ηελ κνλάδα ειέγρνπ, ηελ κνλάδα ή ηηο κνλάδεο αξηζκεηηθήο θαη ινγηθήο(arithmetic and Logical Unit-ALU), θαη ηνπο θαηαρωξεηέο(register). Καηαρωξεηέο Οη θαηαρσξεηέο(register file) απνηεινύλ ηελ εζσηεξηθή κλήκε ηεο ΚΜΔ γηα ηελ πξνζσξηλή ηνπνζέηεζε εληνιώλ θαη δεδνκέλσλ. Μον άδερ Ειζόδος-Εξόδος Κύπια Μνήμη ύζηημα Διαζύν δεζηρ Τπολογιζηή (System Bus) Καηασωπηηέρ Εζωηεπική Διαζύν δεζη ΚΜΕ (Internal bus) Μον άδα Απιθμηηικήρ και Λογικήρ (ALU) Ακολοςθιακή λογική (Sequencing logic) Καηασωπηηέρ και Αποκωδικοποιηηέρ μον άδαρ ελέγσος ΜΟΝΑΔΑ ΕΛΕΓΥΟΤ Control Memory ΚΕΝΣΡΙΚΗ ΜΟΝΑΔΑ ΕΠΕΞΕΡΓΑΙΑ ΤΠΟΛΟΓΙΣΗ ρήκα 1.7 Μνλάδεο ηππηθνύ ππνινγηζηή

12 Κεθάιαην 1 Βαζηθέο Αξρέο Αξρηηεθηνληθήο 12 Τν πιήζνο ησλ θαηαρσξεηώλ θαζώο θαη ν ξόινο ηνπο (γεληθήο ή εηδηθήο ρξήζεο) εμαξηάηαη από ηελ αξρηηεθηνληθή ηνπ ππνινγηζηή. Όπσο ζα δνύκε ζηελ ελόηεηα, ζηελ νπνία ζα πεξηγξάςνπκε ην ζύλνιν εληνιώλ γιώζζαο κεραλήο, ε κέζνδνο ρξήζεο ησλ θαηαρσξεηώλ από ηηο εληνιέο γιώζζαο κεραλήο απνηειεί βαζηθό αξρηηεθηνληθό ραξαθηεξηζηηθό. Σηνπο θαηαρσξεηέο πνπ κπνξνύλ λα ηνπο πξνζπειάζεη ν πξνγξακκαηηζηήο ζε γιώζζαο κεραλήο αλήθνπλ νη: Οη ζπζζωξεπηέο (Accumulators) νη νπνίνη ρξεζηκνπνηνύληαη γηα ηελ θόξησζε/εθθόξησζε δεδνκέλσλ πξόο/από ηε κλήκε, θαη ηελ πξαγκαηνπνίεζε ησλ αξηζκεηηθώλ πξάμεσλ. Οη επεθηάζεηο ηωλ ζπζζωξεπηώλ(extended accumulator) νη νπνίνη ρξεζηκνπνηνύληαη γηα λα δέρνληαη δεδνκέλα πνπ δελ ρσξάλε ζηνπο θπξίσο ζπζζσξεπηέο(π.ρ απνηέιεζκα πνιιαπιαζηαζκνύ) Οη θαηαρωξεηέο δείθηε(index registers), ζηνπο νπνίνπο απνζεθεύνληαη θπξίσο δείθηεο νκάδσλ δεδνκέλσλ(πίλαθεο). Σηνπο παξαπάλσ θαηαxσηεηέο δελ ζπκπεξηιακβάλνληαη νη θαηαρσξεηέο πνπ δελ είλαη πξνζπειάζηκνη από ηνλ πξνγξακκαηηζηή θαη είλαη νη: Program counter(pc) Memory Address Register Memory Buffer Register Instruction Register I/O address Register I/O buffer Register Status register Stack register segment registers Memory Address Register (MAR): Πεξηέρεη ηελ δηεύζπλζε ηεο ζέζεο ηεο κλήκεο ηελ νπνία πξόθεηηαη λα γξάςνπκε ε λα δηαβάζνπκε. Memory Buffer Register (MBR): Πεξηέρεη ην πεξηερόκελν κηαο ζέζεο κλήκεο ηελ νπνία πξόθεηηαη λα γξάςνπκε ή λα δηαβάζνπκε θαη ηηο νπνίαο ε δηεύζπλζε βξίζθεηαη ζηνλ MAR. Program Counter (PC): Πεξηέρεη ηελ δηεύζπλζε ηεο επόκελεο εληνιήο πνπ πξόθεηηαη λα εθηειεζηεί. Instruction Register (IR): Πεξηέρεη ηνλ θσδηθό ηελ εληνιή πνπ πξόθεηηαη λα εθηειεζηεί. Γηα ηνπο παξαπάλσ νξηζκνύο ππνζέζακε όηη ζε θάζε ζέζε κλήκεο πεξηέρεηαη θαη κηα εληνιή γιώζζαο κεραλήο O θαηαρωξεηήο δηεύζπλζεο εηζόδνπ-εμόδνπ(ι/ο address register) πεξηέρεη ηελ δηεύζπλζε ηεο ζπζθεπή I/O πνπ πξόθεηηαη λα δηαβάζνπκε ή λα γξάςνπκε.

13 Κεθάιαην 1 Βαζηθέο Αξρέο Αξρηηεθηνληθήο 13 Ο θαηαρωξεηήο απνζήθεπζεο δεδνκέλωλ εηζόδνπ-εμόδνπ(i/o buffer register) πεξηέρεη ηα δεδνκέλα πνπ πξόθεηηαη λα γξάςνπκε ή λα δηαβάζνπκε ζε/από κηα ζπζθεπή Ι/Ο. Ο θαηαρωξεηήο θαηάζηαζεο (status register) πεξηέρεη κηα ζεηξά από ζεκαηνδόηεο(flags) πνπ ραξαθηεξίδνπλ ηελ θαηάζηαζε ηεο κεραλήο κηα δεδνκέλε ζηηγκή. Σηνπο ζεκαηνδόηεο πεξηιακβάλνληαη θπξίσο νη ζεκαηνδόηεο, overflow flag, carry flag, negative result flag, zero result flag. Υπνινγηζηέο κε αξρηηεθηνληθή πνπ βαζίδεηαη ζηνπο θαηαρωξεηέο ζωξνύ(stack registers), ππάξρνπλ έλαο ηέηνηνο ή ηέηνηνη θαηαρσξεηέο. O stack register πεξηέρεη ζπλήζσο ηελ δηεύζπλζε ηεο θνξπθήο κηαο δνκήο δεδνκέλσλ, νη νπνία νλνκάδεηαη stack (ζωξόο). Κύξην ραξαθηεξηζηηθό ελόο ζσξνύ είλαη όηη ή είζνδνο θαη ε έμνδνο ησλ δεδνκέλσλ γίλεηαη από ηελ θνξπθή(ην δεδνκέλν πνπ έξρεηαη πξώην απνκαθξύλεηαη θαη πξώην). Οη θαηαρωξεηέο ηκήκαηνο(segment) ρξεηάδνληαη ζηηο αξρηηεθηνληθέο ζηηο νπνίεο ε δηεπζπλζηνπνίεζε(addressing) ηεο κλήκεο γίλεηαη κέζσ ηκεκάησλ. Φαξαθηεξηζηηθόο αληηπξόζσπνο ε νηθνγέλεηα 80ρ86 επεμεξγαζηώλ ηεο Intel. Μνλάδα αξηζκεηηθήο θαη ινγηθήο Σηελ κνλάδα απηή πξαγκαηνπνηνύληαη νη αξηζκεηηθέο θαη ινγηθέο πξάμεηο(alu), θαη νη κεηαηνπίζεηο. Απηόο βέβαηα είλαη έλαο παξαδνζηαθόο νξηζκόο. Οη ζύγρξνλεο αξρηηεθηνληθέο ζέινπλ κέζα ζηελ ΚΜΔ λα ππάξρνπλ κηα ζεηξά από μερσξηζηέο κνλάδεο πνπ πξαγκαηνπνηνύλ αξηζκεηηθέο θαη άιιεο ιεηηνπξγίεο. Γηα παξάδεηγκα ζηνλ επεμεξγαζηή Pentium 4 ππάξρνπλ κηα ζεηξά από νινθιεξσκέλα ηα νπνία πξαγκαηνπνηνύλ δηάθνξεο ιεηηνπξγίεο. Ξερσξίδνπκε (ζρήκα 1.8) δύν ALU πνπ πξαγκαηνπνηνύλ ηηο αθέξαηεο αξηζκεηηθέο πξάμεηο, ηηο εληνιέο αιιαγή ξνήο θαη ηηο κεηαηνπίζεηο, Υπάξρεη αθόκε κία ALU γηα ηηο ζύλζεηεο εληνιέο. Αληίζηνηρα ππάξρεη ε Floating Point Unit (FPU) ε νπνία πξαγκαηνπνηεί ηηο πξάμεηο θηλεηήο ππνδηαζηνιήο. Yπάξρνπλ επίζεο ηα νινθιεξσκέλα πνπ πξαγκαηνπνηνύλ ηα floating point MOVE θαη STORE θαζώο θαη έλα νινθιεξσκέλν πνπ πξαγκαηνπνηεί ηηο εληνιέο multimedia (ΜΜΦ).

14 Κεθάιαην 1 Βαζηθέο Αξρέο Αξρηηεθηνληθήο 14 ρήκα 1.8 Μέζα ζηνλ επεμεξγαζηή Pentium 4(πεγή Tom s Hardware Guide) Μνλάδα ειέγρνπ Η κνλάδα ειέγρνπ απνηειεί ηελ θαξδηά ηεο ΚΜΔ. θαη: εθηειεί ηνλ θύθιν απόθηεζεο-εθηέιεζεο απνθσδηθνπνηεί ηελ εληνιή ηελ αλαιύεη ζε ζήκαηα ειέγρνπ, ηα νπνία απεπζύλνληαη ζε θάζε κνλάδα ή ζύζηεκα δηαζύλδεζεο ησλ κνλάδσλ, ηα νπνία ζπκκεηέρνπλ ζηελ πξαγκαηνπνίεζε ηεο εληνιήο. Γηα παξάδεηγκα ζηελ εληνιή LOAD A, ηα ζήκαηα απεπζύλνληαη ζηε κνλάδα αξηζκεηηθήο θαη ινγηθήο, ζηνλ ζπζζσξεπηή, ζηε κλήκε θαη ζηνλ δηάδξνκν επηθνηλσλία κλήκεο-κμδ. Υπάξρνπλ δύν βαζηθέο πινπνηήζεηο κηαο κνλάδαο ειέγρνπ. Απηή κε ην πιηθό θαη απηή κε ην κηθξνπξόγξακκα. Σηελ πξώηε πεξίπησζε ηα ζήκαηα πνπ αληηζηνηρνύλ ζηελ εθηέιεζε κηαο εληνιήο δεκηνπξγνύληαη από ινγηθά θπθιώκαηα (hardwired implementation) θαη ζηελ δεύηεξε ηα ζήκαηα πνπ παξάγνληαη είλαη απνηέιεζκα ηεο

15 Κεθάιαην 1 Βαζηθέο Αξρέο Αξρηηεθηνληθήο 15 εθηέιεζεο ελόο κηθξνπξνγξάκκαηνο πνπ είλαη απνζεθεπκέλν ζηελ εηδηθή ROM κλήκε πνπ ππάξρεη ζηελ κνλάδα ειέγρνπ(micro programmed implementation). Σε θάζε εληνιή αληηζηνηρεί θαη έλα κηθξνπξόγξακκα. Η κνλάδα ειέγρνπ θαη νη πινπνηήζεηο ηεο ζα αλαιπζνύλ πεξηζζόηεξν ζην αληίζηνηρν θεθάιαην. 1.5 Γιώζζα Μεραλήο Γηα λα ιεηηνπξγήζνπλ νη κνλάδεο πνπ πεξηγξάςακε πην πάλσ ρξεηάδνληαη λα δερζνύλ εληνιέο. Έλα ζπγθξνηεκέλν ζύλνιν από εληνιέο νλνκάδεηαη πξόγξακκα. Τν εξώηεκα πνπ ηίζεηαη είλαη, πνηα γιώζζα είλαη θαηαλνεηή από ηηο ζπζθεπέο ζε απηό ην επίπεδν. Η κόλε θαηαλνεηή γιώζζα είλαη ε γιώζζα κεραλήο πνπ ζπληάζζεηαη απνθιεηζηηθά από 0 θαη 1. Μηα γιώζζα όκσο, νπνία θαη λα είλαη, θπζηθή ή ηερλεηή, ρξεηάδεηαη έλα αιθάβεην, κηα ζεηξά από ιέμεηο θιεηδηά(ιεμηθό) θαη από έλα ζπληαθηηθό. Σηε γιώζζα κεραλήο έρνπκε έλα αιθάβεην κε δύν «γξάκκαηα» ην 0 θαη ην 1, ιέμεηο θιεηδηά πνπ είλαη νη θσδηθνί ησλ εληνιώλ θαη βεβαίσο έλα ζπληαθηηθό γηα λα ζπλάζζνπκε ηηο εληνιέο. Μηα εληνιή γιώζζαο κεραλήο, όπσο θαη θάζε εληνιή ζε θπζηθή ή ηερλεηή γιώζζα απνηειείζαη από έλα ξήκα θαη ην αληηθείκελν ή ηα αληηθείκελα ηνπ ξήκαηνο. Σηε γιώζζα κεραλήο ηζρύνπλ ηα ίδηα, κόλν πνπ ζην ξήκα αληηζηνηρεί ν θσδηθόο ηεο εληνιήο θαη ζηα αληηθείκελα ηνπ ξήκαηνο αληηζηνηρνύλ δηεπζύλζεηο κλήκεο ή θαηαρσξεηέο πνπ πεξηέρνπλ παξάγνληέο, αθόκα θαη νη ίδηνη νη παξάγνληέο. Ο θσδηθόο εθπξνζσπεί ηηο δηαθνξεηηθέο ελέξγεηεο ηηο νπνίεο κπνξεί λα πξαγκαηνπνηήζεη ε ΚΜΔ ή νη κνλάδεο εηζόδνπ-εμόδνπ. Γηα θάζε κηα από απηέο ηηο ελέξγεηεο αληηζηνηρεί θαη έλαο δηαθνξεηηθόο θσδηθόο, δειαδή κηα δηαθνξεηηθή εληνιή θαη όιεο καδί απνηεινύλ ην ιεγόκελν ζύλνιν εληνιώλ γιώζζαο κεραλήο (instruction Set). To πιήζνο ησλ αληηθεηκέλσλ ηνπ θσδηθνύ εμαξηάηαη από ηελ αξρηηεθηνληθή ηνπ ππνινγηζηή θαη ζα καο απαζρνιήζεη εθηελώο ζηε ζπλέρεηα ζην θεθάιαην γηα ηελ αξρηηεθηνληθή ηνπ instruction set. Γηα ηελ θαηαλόεζε ησλ επνκέλσλ ζα ππνζέζνπκε όηη έρνπκε έλα ππνινγηζηή κε ηα παξαθάησ αξρηηεθηνληθά ραξαθηεξηζηηθά: ππνζεηηθό Α) Αξρηηεθηνληθή ζπζζωξεπηή. Απηό ζεκαίλεη όηη ζε θάζε αξηζκεηηθή πξάμε ή κεηαθνξά δεδνκέλσλ από θαη πξνο ηε κλήκε γίλεηαη κέζσ ηνπ ζπζζσξεπηή Β) Μήθνο ζέζεο κλήκεο 16 bits. Γ) Δληνιή γιώζζαο κεραλήο κε έλα παξάγνληα πνπ έρεη ηελ κνξθή: Απηό ζεκαίλεη όηη: Κωδηθόο εληνιήο Γηεύζπλζε Παξάγνληα ην κήθνο ηνπ θσδηθνύ είλαη 6 bits άξα ν επεμεξγαζηήο κπνξεί λα πξαγκαηνπνηήζεη κέρξη 2 6 = 64 δηαθνξεηηθέο ελέξγεηεο θαη

16 Κεθάιαην 1 Βαζηθέο Αξρέο Αξρηηεθηνληθήο 16 ην κήθνο ηεο δηεύζπλζεο ηνπ παξάγνληα είλαη 10 bits, άξα ην κέγηζην κήθνο ηεο θεληξηθήο κλήκεο πνπ κπνξεί λα πξνζπειάζεη ε ΚΜΔ είλαη νρη κεγαιύηεξν από 2 10 = 1024 ζέζεηο. Γ) Ο ππνζεηηθόο ππνινγηζηήο κεηαμύ ηωλ άιιωλ δηαζέηεη θαη ηηο παξαθάηω εληνιέο: Δληνιή LOAD: Μεηαθέξεη ην πεξηερόκελν κηαο ζέζεο κλήκεο ηεο νπνία ε δηεύζπλζε είλαη γλσζηή ζηνλ ζπζζσξεπηή. LOAD A Accumulator A B C Κενηπική Μνήμη ρήκα 1.9 Δληνιή LOAD Δληνιή ADD: Πξνζζέηεη ην πεξηερόκελν κηαο ζέζεο κλήκεο ηεο νπνία ε δηεύζπλζε είλαη γλσζηή ζηνλ ζπζζσξεπηή θαη απνζεθεύεη ην απνηέιεζκα ζηνλ ίδην ζπζζσξεπηή. Accumulator ADD B A B C + Κενηπική Μνήμη ρήκα 1.10 Δληνιή ADD Δληνιή STORE: Μεηαθέξεη ην πεξηερόκελν ηνπ ζπζζσξεπηή ζε κηα ζέζε κλήκεο ηεο νπνία ε δηεύζπλζε είλαη γλσζηή STORE C A B C Accumulator Κενηπική Μνήμη ρήκα 2.11 Δληνιή STORE

17 Κεθάιαην 1 Βαζηθέο Αξρέο Αξρηηεθηνληθήο 17 Γηα λα πξαγκαηνπνηήζεη, ν ππνινγηζηήο πνπ πεξηγξάςακε πην πάλσ ηηο ελέξγεηεο C=A+B. Γειαδή λα πξνζζέζεη ηα πεξηερόκελα δύν ζέζεσλ κλήκεο, κε δηεύζπλζε Α, Β θαη λα απνζήθεπζε ην απνηέιεζκα ζε κηα ζέζε, κε δηεύζπλζε C, πξέπεη λα δερζεί ηηο εληνιέο LOAD ADD STORE A B C Οη παξαπάλσ εληνιέο δελ είλαη ζε γιώζζα κεραλήο, αιιά κηα ελδηάκεζε κνξθή ε νπνία νλνκάδεηαη ζπκβνιηθή γιώζζα κεραλή (assembly). Η ελδηάκεζε απηή γιώζζα δηεπθνιύλεη αθάληαζηα ζηελ ζπγγξαθή ησλ πξνγξακκάησλ γιώζζαο κεραλήο. Μεηά ηελ ζύληαμε ζε ζπκβνιηθή γιώζζα κεραλήο είλαη πνιύ εύθνιν λα κεηαβνύκε ζηελ πξαγκαηηθή γιώζζα κεραλήο. Γηα λα κεηαθξάζνπκε ηηο παξαπάλσ εληνιέο ζε γιώζζα κεραλήο ζα πξέπεη λα γλσξίδνπκε ηνπο θσδηθνύο ησλ εληνιώλ LOAD, ADD, STORE, αιιά θαη ηηο αξηζκεηηθέο δηεπζύλζεηο κλήκεο ησλ ζπκβνιηθώλ δηεπζύλζεσλ A,B,C. Γηα ηηο πξώηεο ππεύζπλνο είλαη ν αξρηηέθηνλαο ηνπ instruction set θαη είλαη πάληνηε ζηαζεξέο Ο πίλαθαο πνπ πεξηέρεη όινπο ηνπο θσδηθνύο ηνπ Instruction Set νλνκάδεηαη ζπκβνιηθόο πίλαθαο εληνιώλ Γηα ηηο δεύηεξεο, ππεύζπλνο είλαη ν κεηαθξαζηήο ηνπ πξνγξάκκαηνο ζε πξώηε θάζε, θαη ην ιεηηνπξγηθό ζύζηεκα ζηε ζπλερεία θαη κπνξεί λα είλαη δηαθνξηθέο θάζε θνξά πνπ εθηειείηαη ην πξόγξακκα(εμαξηώληαη από ηηο δηαζέζηκεο δηεπζύλζεηο κλήκεο). Ο πίλαθαο πνπ παξάγεη ν κεηαθξαζηήο νλνκάδεηαη ζπκβνιηθόο πίλαθαο ζέζεωλ κλήκεο ή απιώο ζπκβνιηθόο πίλαθαο(symbol table). Οη ζπκβνιηθνύ πίλαθεο απνηεινύλ κέξνο ηνπ κεηαθξαζηηθνύ πξνγξάκκαηνο κε ηνλ πξώην πάληα ζηαζεξό θαη ηνλ δεύηεξν αλαπηπζζόκελν θαηά ηελ δηάξθεηα ηνπ πξώηνπ(ζπλήζσο) πεξάζκαηνο ηνπ πξνγξάκκαηνο Αλ ππνζέζνπκε όηη έρνπκε ζηελ δηάζεζε καο ηνπο παξαθάησ πίλαθεο: LOAD ADD STORE A B C Σπκβνιηθόο πίλαθαο εληνιώλ Σπκβνιηθόο πίλαθαο ζέζεσλ κλήκεο ρήκα 1.12 Σπκβνιηθνί πίλαθεο Τόηε ην πξόγξακκα ζε γιώζζαο κεραλήο, κε βάζε ηελ πεξηγξαθή ηεο εληνιήο γιώζζαο κεραλήο πνπ πεξηγξάςακε πην πάλσ ζα πάξεη ηελ κνξθή:

18 Κεθάιαην 1 Βαζηθέο Αξρέο Αξρηηεθηνληθήο θαη είλαη ην πξόγξακκα ζε γιώζζα κεραλήο πνπ πξέπεη λα ηξέμεη ζηνλ παξαπάλσ ππνινγηζηή γηα λα πξαγκαηνπνηεζνύλ νη ελέξγεηεο C=A+B Θα πεξηγξάςνπκε ηώξα ηελ κέζνδν κε ηελ νπνία κπνξεί λα εθηειεζηή ην παξαπάλσ ιηηό πξόγξακκα ζε έλα ππνινγηζηή απνζεθεπκέλνπ πξνγξάκκαηνο 1.6 Κύθινο απόθηεζεο-εθηέιεζεο εληνιώλ Η κνλάδα ειέγρνπ ζηνπο ππνινγηζηέο απνζεθεπκέλνπ πξνγξάκκαηνο είλαη ππεύζπλε γηα ηελ δηαδηθαζία ηεο εθηέιεζεο ησλ πξνγξακκάησλ. Τα πξνγξάκκαηα γξακκέλα ζε γιώζζα κεραλήο κεηαθέξνληαη από ην ιεηηνπξγηθό ζύζηεκα (θόξησζε) ζηελ θεληξηθή κλήκε ηνπ ζπζηήκαηνο.. Μεηά ηε θόξησζε ε κνλάδα ειέγρνπ πξαγκαηνπνηεί ηνλ θύθιν απόθηεζεο-εθηέιεζεο εληνιώλ(fetch-execution cycle). Αλ ππνζέζνπκε όηη έρνπκε έλα πξόγξακκα ην νπνίν απνηειείηαη από 30 εληνιέο γιώζζαο κεραλήο, ε θάζε κηα από ηηο νπνίεο θαηαιακβάλεη κηα ζέζε κλήκεο, ηόηε ν θύθινο απηόο ζα πξαγκαηνπνηεζεί 30 θνξέο. Σην ζρήκα 1.13 παξνπζηάδνπκε έλα κηα απινπνηεκέλε κνξθή απηνύ ηνπ θύθινπ. Σηε ζπλέρεηα ζα ηνλ αλαιύζνπκε πεξηζζόηεξν. START Απόκηηζη Επόμενηρ Ενηολήρ Εκηέλεζη Ενηολήρ STOP ρήκα 1.13 Βαζηθόο θύθινο απόθηεζεο-εθηέιεζεο Πξσηαξρηθό ξόιν ζηνλ θύθιν απηό έρεη ν απαξηζκεηήο πξνγξάκκαηνο (Program Counter-PC). O θαηαρσξεηήο απηόο δείρλεη θάζε θνξά ηελ δηεύζπλζε ηεο κλήκεο ζηελ νπνία ζα βξίζθεηαη ε επόκελε εληνιή. Δλεκεξώλεηαη κε δύν ηξόπνπο Από ηελ κνλάδα ειέγρνπ, ε νπνία ηνλ απμάλεη θαηά έλα αθέξαην αξηζκό. Ο αξηζκόο απηόο εμαξηάηαη από ην πιήζνο ησλ ζέζεσλ κλήκεο πνπ θαηαιακβάλεη κηα εληνιή. Σηνλ ππνινγηζηή πνπ πεξηγξάςακε κόιηο, επεηδή ζε θάζε ζέζε κλήκεο αληηζηνηρεί κηα εληνιή ζα απμάλεηαη θαηά κία κνλάδα. Αλ γηα παξάδεηγκα έρνπκε εληνιή γιώζζαο κεραλήο κε κήθνο 32 bits θαη ζε θάζε δηεύζπλζε αληηζηνηρνύλ 8 bits ηόηε ν PC απμάλεηαη θαηά ηέζζαξεο (4) κνλάδεο. Από ηελ εθηέιεζε κηαο εληνιή αιιαγήο ξνήο. Πξάγκαηη ε εθηέιεζε κηαο εληνιήο αιιαγήο ξνήο έρεη ζαλ ζηόρν ηελ κεηαθνξά ηνπ ειέγρνπ ηνπ

19 Κεθάιαην 1 Βαζηθέο Αξρέο Αξρηηεθηνληθήο 19 πξνγξάκκαηνο ζε κηα άιιε εληνιή. Απηή ε κεηαθνξά κπνξεί λα γίλεη κόλν κε ηελ ελεκέξσζε ηνπ PC. To πξώην κέξνο ηνπ θύθινπ έρεη ζαλ ζηόρν λα κεηαθέξεη ηελ εληνιή ζηελ ΚME, ελώ δεύηεξν έρεη ζαλ ζηόρν ηελ απνθσδηθνπνίεζε ηεο εληνιήο θαη ηελ εθηέιεζε ηεο Αο δνύκε ηώξα ζηνλ ππνζεηηθό ππνινγηζηή πνπ πεξηγξάςακε πην πάλσ ηνλ θύθιν απόθηεζεο-εθηέιεζεο ηνπ κεηαθξαζκέλνπ πξνγξάκκαηνο C=A+B PC MBR MAR IR AC Φόπηωζη ζηη μνήμη Σε πξώηε θάζε ην πξόγξακκα θνξηώλεηαη ζηε κλήκε. Αθνινπζνύλ αλαιπηηθά όια ηα βήκαηα γηα ηελ απόθηεζε εθηέιεζε όισλ ησλ εληνιώλ. Πξνζέμηε, όηη ν PC πεξηέρεη ηελ δηεύζπλζε ηεο πξώηεο εθηειέζηκεο εληνιήο PC MBR MAR IR AC Κύκλορ απόκηηζηρ ηηρ ενηολήρ LOAD A Σην παξαπάλσ ζρήκα θαη ζηα ζρήκαηα πνπ αθνινπζνύλ νη αξηζκνί πνπ ππάξρνπλ ζηα βέιε, δείρλνπλ θαη ηελ ζεηξά κε ηελ νπνία πξαγκαηνπνηνύληαη νη ελέξγεηεο πνπ ηα αληηπξνζσπεύνπλ. Σθηαζκέλα είλαη ηα ηκήκαηα πνπ ζπκκεηέρνπλ ζηε δηαδηθαζία.

20 Κεθάιαην 1 Βαζηθέο Αξρέο Αξρηηεθηνληθήο PC Κύκλορ εκηέλεζηρ ηηρ ενηολήρ LOAD A απόκηηζη παπάγονηα MBR MAR IR AC PC MBR MAR IR AC Κύκλορ εκηέλεζηρ ηηρ ενηολήρ LOAD A μεηαθοπά ζηον AC PC MBR MAR IR AC Κύκλορ απόκηηζη ηηρ ενηολήρ ADD B