HY121 Ηλεκτρικϊ Κυκλώματα

Σχετικά έγγραφα
2

HY121 Ηλεκτρικϊ Κυκλώματα

HY523 Εργαςτηριακό χεδύαςη Ψηφιακών Κυκλωμϊτων με εργαλεύα Ηλεκτρονικού χεδιαςτικού Αυτοματιςμού.


Προςζξτε ότι για τα A, B ςε ςειρά, θ πθγι του πάνω, όταν είναι ανοικτό φτάνει μόνο τα (Vdd Vtn)V.

HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI. 1 ΗΥ330 - Διάλεξη 6η - Σχεδίαση Συνδυαστικών Κυκλωμάτων

HY523 Εργαςτηριακή Σχεδίαςη Ψηφιακών Κυκλωμάτων με εργαλεία Ηλεκτρονικού Σχεδιαςτικού Αυτοματιςμού. 2 ΗΥ523 - Χωροκζτθςθ

3 θ διάλεξθ Επανάλθψθ, Επιςκόπθςθ των βαςικϊν γνϊςεων τθσ Ψθφιακισ Σχεδίαςθσ

HY121 Ηλεκτρικϊ Κυκλώματα

Πολυπλέκτες. 0 x 0 F = S x 0 + Sx 1 1 x 1

6 θ διάλεξθ Σχεδίαςθ και Υλοποίθςθ Συνδυαςτικϊν Κυκλωμάτων ςε επίπεδο Τρανηίςτορ

Σο θλεκτρικό κφκλωμα

HY437 Αλγόριθμοι CAD

HY121 Ηλεκτρικά Κυκλώματα

Μικροηλεκτρονική - VLSI

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

Μικροηλεκτρονική - VLSI


HY422 Ειςαγωγή ςτα Συςτήματα VLSI. HY422 - Διάλεξθ 4θ - Διαςυνδζςεισ

Παραπάνω παρουςιάηεται ο πιο ςυνικθσ χωροκζτθςθ αρικμθτικϊν, λογικϊν κυκλωμάτων. Η μονάδα επεξεργαςίασ είναι θ λζξθ (λ.χ. 32-bit ςε επεξεργαςτζσ,

-Έλεγχοσ μπαταρίασ (χωρίσ φορτίο) Ο ζλεγχοσ αυτόσ μετράει τθν κατάςταςθ φόρτιςθ τθσ μπαταρίασ.

Φυσική σχεδίαση ολοκληρωμένων κυκλωμάτων

ΣΕΙ ΔΤΣ. ΜΑRΚΕΔΟΝΙΑ ΧΟΛΗ ΣΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ ΣΜΗΜΑ ΗΛΕΚΣΡΟΛΟΓΙΑ ΜΑΘΗΜΑ: ΗΛΕΚΣΡΟΣΕΧΝΙΑ Ι

Πολυσύνθετες πύλες. Διάλεξη 11

Υλοποίηση λογικών πυλών µε τρανζίστορ MOS. Εισαγωγή στην Ηλεκτρονική

Λαμβάνοντασ υπόψη ότι κατά την πρόςθεςη δφο δυαδικϊν ψηφίων ιςχφει: Κρατοφμενο

HY437 Αλγόριθμοι CAD


HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI.

EUROPEAN TRADESMAN PROJECT NOTES ON ELECTRICAL TESTS OF ELECTRICAL INSTALLATIONS

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Μικροηλεκτρονική - VLSI

ΚΥΚΛΩΜΑΤΑ VLSI. Ασκήσεις Ι. Γ. Τσιατούχας. Πανεπιςτιμιο Ιωαννίνων. Τμιμα Μθχανικϊν Η/Υ και Πλθροφορικισ 8/11/18

x n D 2 ENCODER m - σε n (m 2 n ) x 1 Παραδείγματα κωδικοποιθτϊν είναι ο κωδικοποιθτισ οκταδικοφ ςε δυαδικό και ο κωδικοποιθτισ BCD ςε δυαδικό.

HY422 Ειςαγωγή ςτα Συςτήματα VLSI. 5/23/ ΗΥ422 - Διάλεξθ 12θ Μνιμεσ. Στακερζσ Μνιμεσ Αρχιτεκτονικζσ Μνιμθσ RAM


ΕΡΓΑΣΗΡΙΑΚΗ ΑΚΗΗ ΜΕΛΕΣΗ ΣΗ ΚΙΝΗΗ ΩΜΑΣΟ Ε ΠΛΑΓΙΟ ΕΠΙΠΕΔΟ - ΜΕΣΡΗΗ ΣΟΤ ΤΝΣΕΛΕΣΗ ΣΡΙΒΗ ΟΛΙΘΗΗ

4/10/2008. Στατικές πύλες CMOS και πύλες με τρανζίστορ διέλευσης. Πραγματικά τρανζίστορ. Ψηφιακή λειτουργία. Κανόνες ψηφιακής λειτουργίας

HY220 Εργαςτήριο Ψηφιακών Κυκλωμάτων. 9/28/ ΗΥ220 - Διάλεξθ 3θ, Επανάλθψθ

Μικροηλεκτρονική - VLSI

ΗΜΥ 307 ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ CMOS. Εαρινό Εξάμηνο ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ

Γράφοι. Δομζσ Δεδομζνων Διάλεξθ 9

The European Tradesman - Basics of electricity - Czech Republic

Τυπικζσ Γλϊςςεσ Περιγραφισ Υλικοφ Εργαςτιριο 1

Αςκήςεισ. Ενότητα 1. Πηγζσ τάςησ, ρεφματοσ και αντιςτάςεισ

Ακολουκιακά Λογικά Κυκλώματα

ΟΝΟΜΑΣΕΠΩΝΤMΟ: ΗΜΕΡΟΜΗΝΙΑ: ΕΙΡΑ: 3 ΕΞΕΣΑΣΕΑ ΤΛΗ: ΗΛΕΚΣΡΙΚΟ ΠΕΔΙΟ- ΜΑΓΝΗΣΙΚΟ ΠΕΔΙΟ- ΕΠΑΓΩΓΗ

Σχεδίαςη Σφγχρονων Ακολουθιακών Κυκλωμάτων

HY437 Αλγόριθμοι CAD

Διαγώνισμα Φυσικής Γενικής Παιδείας Β Λυκείου Κεφάλαιο 2 - υνεχές Ηλεκτρικό Ρεύμα

EUROPEAN TRADESMAN PROJECT

ΚΤΚΛΩΜΑ RLC Ε ΕΙΡΑ (Απόκριςη ςε ημιτονοειδή είςοδο)

ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ ΕΝΙΣΧΥΤΗΣ PUSH-PULL ΤΑΞΗΣ AB

Παράςταςη ακεραίων ςτο ςυςτημα ςυμπλήρωμα ωσ προσ 2

ΧΕΔΙΑΗ ΣΕΛΕΣΙΚΩΝ ΕΝΙΧΤΣΩΝ ΠΡΟΓΡΑΜΜΑΣΙΖΟΜΕΝΗ ΚΑΣΑΝΑΛΩΗ ΚΑΙ ΡΤΘΜΙΗ ΣΟΤ ΠΕΡΙΘΩΡΙΟΤ ΦΑΗ ΣΟΤ ΔΙΠΛΩΜΑΣΙΚΗ ΕΡΓΑΙΑ ΒΑΙΛΕΙΟ ΑΛΙΜΗΗ Α.Μ.

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I

Τυπικζσ Γλϊςςεσ Περιγραφισ Υλικοφ Διάλεξθ 4

Εισαγωγή στα κυκλώµατα CMOS 2

HY422 Ειςαγωγή ςτα υςτήματα VLSI. 5/9/ ΗΤ422 - Διάλεξθ 10θ Χρονιςμόσ. Γενικό Μοντζλο φγχρονου Κυκλώματοσ

ΘΥ101: Ειςαγωγι ςτθν Πλθροφορικι

ΗΜΥ 307 ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ Εαρινό Εξάμηνο 2018

ΗΜΥ 307 ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ Εαρινό Εξάμηνο 2017

HY437 Αλγόριθμοι CAD

7 η διάλεξη Ακολουθιακά Κυκλώματα

Κεφάλαιο 2 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab

ΦΤΙΚΗ ΓΕΝΙΚΗ ΠΑΙΔΕΙΑ / Β ΛΤΚΕΙΟΤ

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (9 η σειρά διαφανειών)

ΜΑΘΗΜΑΤΙΚΑ ΕΠΙΠΕΔΟ (Β - Γ Λυκείου)

ΠΑΙΔΑΓΩΓΙΚΟ ΙΝΣΙΣΟΤΣΟ ΚΤΠΡΟΤ Πρόγραμμα Επιμόρυωσης Τποψηυίων Καθηγητών Σεχνολογίας. Ηλεκτρονικά ΙΙ

Κεφάλαιο 9 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. CMOS Λογικές ομές 2

6 η διάλεξη Σχεδίαση και Υλοποίηση Συνδυαστικών Κυκλωμάτων σε επίπεδο Τρανζίστορ

Ραραπάνω παρουςιάηεται ο πυρινασ των εντολϊν του επεξεργαςτι MIPS, με τισ οποίεσ, και τθν υλοποίθςθ τουσ ςε υλικό κα αςχολθκοφμε.

Κεφάλαιο 1 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. CMOS Κυκλώματα 2

HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI. 1 ΗΥ330 - Διάλεξη 7η - Ακολουθιακά Κυκλώματα

Πλαγιογώνια Συςτήματα Συντεταγμζνων Γιϊργοσ Καςαπίδθσ

ΣΕΛΕΣΙΚΟΙ ΕΝΙΧΤΣΕ ΜΕ MOS ΣΡΑΝΖΙΣΟΡ

Μελζτη επιδόςεων CMOS κυκλωμάτων νανομετρικών διαςτάςεων

ΦΥΕ 14 ΑΚΑΔ. ΕΤΟΣ Η ΕΡΓΑΣΙΑ. Ημερομηνία παράδοςησ: 12 Νοεμβρίου (Όλεσ οι αςκιςεισ βακμολογοφνται ιςοτίμωσ με 10 μονάδεσ θ κάκε μία)

i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)

ΕΓΚΑΣΑΣΑΕΙ ΚΛΙΜΑΣΙΜΟΤ ΙΙ ΚΟΝΤΟΣ ΟΔΥΣΣΕΑΣ ΠΕ12.04

Ελλθνικι Δθμοκρατία Σεχνολογικό Εκπαιδευτικό Ίδρυμα Ηπείρου. Ψθφιακά Ηλεκτρονικά. Ενότθτα 9 : Διαδικαςία φνκεςθσ Φϊτιοσ Βαρτηιϊτθσ

17. Πολυδιάςτατοι πίνακεσ

Διαχείριςθ του φακζλου "public_html" ςτο ΠΣΔ

Πόςο εκτατό μπορεί να είναι ζνα μη εκτατό νήμα και πόςο φυςικό. μπορεί να είναι ζνα μηχανικό ςτερεό. Συνιςταμζνη δφναμη versus «κατανεμημζνησ» δφναμησ

Ψηφιακά Ηλεκτρονικά. Μάθηµα 5ο.. Λιούπης

HY220 Εργαςτήριο Ψηφιακών Κυκλωμάτων. Διδάςκων: Χ. ωτηρίου, Βοηθοί: Ε. Κουναλάκησ, Π. Ματτθαιάκησ, Δ. Σςαλιαγκόσ.

Ενότητα 3 ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΤΕΧΝΟΛΟΓΙΑΣ MOS KAI CMOS

Αςκιςεισ ςε (i) Δομζσ Ευρετθρίων και Οργάνωςθ Αρχείων (ii) Κανονικοποίθςθ

NH 2 R COOH. Σο R είναι το τμιμα του αμινοξζοσ που διαφζρει από αμινοξφ ςε αμινοξφ. 1 Πρωτεΐνες

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα

ΠΑΙΔΑΓΩΓΙΚΟ ΙΝΣΙΣΟΤΣΟ ΚΤΠΡΟΤ Πρόγραμμα Επιμόρυωσης Τποψηυίων Καθηγητών Σεχνολογίας. Σηλεπικοινωνίες

ΕΦΑΡΜΟΓΕ ΒΑΕΩΝ ΔΕΔΟΜΕΝΩΝ ΣΗ ΝΟΗΛΕΤΣΙΚΗ. Φιλιοποφλου Ειρινθ

Διαγώνισμα Φυσική ς Α Λυκει ου Δυναμική σε μι α δια στασή και στο επι πεδο

Α2. το ςτιγμιότυπο αρμονικοφ μθχανικοφ κφματοσ του χιματοσ 1, παριςτάνονται οι ταχφτθτεσ ταλάντωςθσ δφο ςθμείων του.

Μετατροπι Αναλογικοφ Σιματοσ ςε Ψθφιακό. Διάλεξθ 10

Το Ρολφεδρο. Ζδρεσ: ΑΗΘΔ, ΗΘΚΕ, ΕΚΓΒ, ΔΓΚΘ, ΑΒΓΔ. Κορυφζσ: Α, Β, Γ, Δ, Ε,Η Θ, Κ. Διαγϊνιοσ: ΑΚ. Ακμζσ: ΑΒ, ΒΓ, ΓΔ, ΑΔ,.

Εργαστηριακή άσκηση στο μάθημα του Αυτομάτου Ελέγχου (ΜΜ803)

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙΔΕΥΤΙΚΟ ΙΔΡΥΜΑ ΠΕΛΟΠΟΝΝΗΣΟΥ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ Τ.Ε. ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ.

Πυρίτιο. Η βάση για τα σύγχρονα ημιαγωγικά κυκλώματα είναι. Ένας κρύσταλλος καθαρού πυριτίου συμπεριφέρεται

Transcript:

HY121 Ηλεκτρικϊ Κυκλώματα Διδϊςκων: Χ. Σωτηρύου, Βοηθού: Ε. Βαςιλϊκησ, Δ. Πούλιοσ http://www.csd.uoc.gr/~hy121 1 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Περιεχόμενα Το Τρανηίςτορ ωσ Διακόπτθσ Δομι MOSFET Τρανηίςτορ Τφποι: NMOS και PMOS Σχθματικό αντιςτροφζα ςε επίπεδο τρανηίςτορ Λειτουργία με τρανηίςτορ ωσ διακόπτεσ Διάταξθ του Αντιςτροφζα ςτθν Μάςκα Τρανηίςτορ ςε ςειρά και παράλλθλα Συνδυαςτικζσ, Στατικζσ Πφλεσ MOS Δίκτυα Ανζλκυςθσ και Κακζλκυςθσ Μεγζκθ Τρανηίςτορ και Ταχφτθτα Λογικόσ Γράφοσ Euler Συνδυαςτικισ Πφλθσ Σχεδίαςθ Διάταξθσ με Αδιάςτατο Γραμμοδιάγραμμα 2 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 1

Περιεχόμενα Το Τρανηίςτορ ωσ Διακόπτθσ Δομι MOSFET Τρανηίςτορ Τφποι: NMOS και PMOS Σχθματικό αντιςτροφζα ςε επίπεδο τρανηίςτορ Λειτουργία με τρανηίςτορ ωσ διακόπτεσ Διάταξθ του Αντιςτροφζα ςτθν Μάςκα Τρανηίςτορ ςε ςειρά και παράλλθλα Συνδυαςτικζσ, Στατικζσ Πφλεσ MOS Δίκτυα Ανζλκυςθσ και Κακζλκυςθσ Μεγζκθ Τρανηίςτορ και Ταχφτθτα Λογικόσ Γράφοσ Euler Συνδυαςτικισ Πφλθσ Σχεδίαςθ Διάταξθσ με Αδιάςτατο Γραμμοδιάγραμμα 3 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Τι εύναι το τρανζύςτορ; Διακόπτθσ! Ζνα MOS Τρανηίςτορ V GS V T Ron V GS S 4 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 2

MOS Τρανζύςτορ Τύποι, Σύμβολα G G S S G G S S 5 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Περιεχόμενα Το Τρανηίςτορ ωσ Διακόπτθσ Δομι MOSFET Τρανηίςτορ Τφποι: NMOS και PMOS Σχθματικό αντιςτροφζα ςε επίπεδο τρανηίςτορ Λειτουργία με τρανηίςτορ ωσ διακόπτεσ Διάταξθ του Αντιςτροφζα ςτθν Μάςκα Τρανηίςτορ ςε ςειρά και παράλλθλα Συνδυαςτικζσ, Στατικζσ Πφλεσ MOS Δίκτυα Ανζλκυςθσ και Κακζλκυςθσ Μεγζκθ Τρανηίςτορ και Ταχφτθτα Λογικόσ Γράφοσ Euler Συνδυαςτικισ Πφλθσ Σχεδίαςθ Διάταξθσ με Αδιάςτατο Γραμμοδιάγραμμα 6 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 3

Τριςδιϊςτατη όψη Τρανζύςτορ MOSFET 7 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Περιεχόμενα Το Τρανηίςτορ ωσ Διακόπτθσ Δομι MOSFET Τρανηίςτορ Τφποι: NMOS και PMOS Σχθματικό αντιςτροφζα ςε επίπεδο τρανηίςτορ Λειτουργία με τρανηίςτορ ωσ διακόπτεσ Διάταξθ του Αντιςτροφζα ςτθν Μάςκα Τρανηίςτορ ςε ςειρά και παράλλθλα Συνδυαςτικζσ, Στατικζσ Πφλεσ MOS Δίκτυα Ανζλκυςθσ και Κακζλκυςθσ Μεγζκθ Τρανηίςτορ και Ταχφτθτα Λογικόσ Γράφοσ Euler Συνδυαςτικισ Πφλθσ Σχεδίαςθ Διάταξθσ με Αδιάςτατο Γραμμοδιάγραμμα 8 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 4

Αντιςτροφϋασ Διαιςθητικό Λειτουργύα V V in V out L 9 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Διαιςθητικό Λειτουργύα Ανϊλυςη V V V out R p V out V OL = 0 V OH = V V M = f(r n, R p ) R n V in = V V in = 0 10 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 5

Μεταβατικό Απόκριςη TRN Ανϊλυςη V V R p t phl = f(r on. L ) = 0.69 R on L V out V out L L R n V in = 0 V in = V (a) 0 σε 1 (b) 1 σε 0 11 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Περιεχόμενα Το Τρανηίςτορ ωσ Διακόπτθσ Δομι MOSFET Τρανηίςτορ Τφποι: NMOS και PMOS Σχθματικό αντιςτροφζα ςε επίπεδο τρανηίςτορ Λειτουργία με τρανηίςτορ ωσ διακόπτεσ Διάταξθ του Αντιςτροφζα ςτθν Μάςκα Τρανηίςτορ ςε ςειρά και παράλλθλα Συνδυαςτικζσ, Στατικζσ Πφλεσ MOS Δίκτυα Ανζλκυςθσ και Κακζλκυςθσ Μεγζκθ Τρανηίςτορ και Ταχφτθτα Λογικόσ Γράφοσ Euler Συνδυαςτικισ Πφλθσ Σχεδίαςθ Διάταξθσ με Αδιάςτατο Γραμμοδιάγραμμα 12 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 6

Αντιςτροφϋασ Σχηματικό, Διϊταξη N Well V V PMOS 2 PMOS ontacts In Out In Out Metal 1 NMOS Polysilicon NMOS GN 13 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Διϊταξη Αντιςτροφϋα-Αντιςτροφϋα Διαμοιράζοσμε Τάζη/Γείωζη Επικολλάμε ηις πύλες V Σσνδέοσμε ζε μέηαλλο 14 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 7

Διϊταξη των δυο Αντιςτροφϋων V PMOS (9λ/2λ) In Out 0.25 m =2 Metal1 Polysilicon NMOS (3λ/2λ) GN 15 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Στατικϊ, Δυναμικϊ Κύκλωματα MOS Σε ζνα ςτατικό κφκλωμα MOS θ ζξοδοσ (ςτθν μθ μεταβατικι κατάςταςθ) οδθγείται είτε προσ τθν τάςθ είτε ωσ προσ τθν γείωςθ μζςω μιασ οδοφ χαμθλισ αντίςταςθσ. Οι ζξοδοι αντιςτοιχοφν ςε ςυνδυαςτικι δυαδικι ςυνάρτθςθ (δεν υπάρχει μνιμθ) Αντικζτωσ, μια άλλθ τάξθ, τα δυναμικά κυκλϊματα αποκθκεφουν φορτίο ςε κόμβουσ υψθλισ αντίςταςθσ και ςτον χρόνο 16 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 8

Περιεχόμενα Το Τρανηίςτορ ωσ Διακόπτθσ Δομι MOSFET Τρανηίςτορ Τφποι: NMOS και PMOS Σχθματικό αντιςτροφζα ςε επίπεδο τρανηίςτορ Λειτουργία με τρανηίςτορ ωσ διακόπτεσ Διάταξθ του Αντιςτροφζα ςτθν Μάςκα Τρανηίςτορ ςε ςειρά και παράλλθλα Συνδυαςτικζσ, Στατικζσ Πφλεσ MOS Δίκτυα Ανζλκυςθσ και Κακζλκυςθσ Μεγζκθ Τρανηίςτορ και Ταχφτθτα Λογικόσ Γράφοσ Euler Συνδυαςτικισ Πφλθσ Σχεδίαςθ Διάταξθσ με Αδιάςτατο Γραμμοδιάγραμμα 17 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 NMOS Τρανζύςτορ ςε ςειρϊ/παρϊλληλα Στισ παρακάτω διατάξεισ, τα τρανηίςτορ λειτουργοφν ωσ διακόπτεσ που ελζγχονται από το ςιμα τθσ πφλθσ: X Y Υ Y = = Χ X αν if Α and και Β X Y Y = X if OR Υ = Χ αν Α ι Β Τα NMOS NMOS τρανηίςτορ Transistors οδθγοφν pass a strong «ιςχυρό» 0 but 0 αλλά a weak «αςκενζσ» 1 1 18 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 9

PMOS Τρανζύςτορ ςε ςειρϊ/παρϊλληλα Τα PMOS ενεργοποιοφνται switch closes when όταν switch το δυναμικό control input τθσ πφλθσ is low είναι αρνθτικό (ωσ προσ τθν πθγι), άρα είναι ουςιαςτικά ενεργά αρνθτικά X Y Υ = Χ αν Α και Β = (Α + Β) Y = X if N = + X Y Υ = Χ αν Α ι Β = (ΑΒ) Y = X if OR = Τα PMOS PMOS τρανηίςτορ Transistors οδθγοφν pass a strong «ιςχυρό» 1 but 1 αλλά a weak «αςκενζσ» 0 0 19 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Περιεχόμενα Το Τρανηίςτορ ωσ Διακόπτθσ Δομι MOSFET Τρανηίςτορ Τφποι: NMOS και PMOS Σχθματικό αντιςτροφζα ςε επίπεδο τρανηίςτορ Λειτουργία με τρανηίςτορ ωσ διακόπτεσ Διάταξθ του Αντιςτροφζα ςτθν Μάςκα Τρανηίςτορ ςε ςειρά και παράλλθλα Συνδυαςτικζσ, Στατικζσ Πφλεσ MOS Δίκτυα Ανζλκυςθσ και Κακζλκυςθσ Μεγζκθ Τρανηίςτορ και Ταχφτθτα Λογικόσ Γράφοσ Euler Συνδυαςτικισ Πφλθσ Σχεδίαςθ Διάταξθσ με Αδιάςτατο Γραμμοδιάγραμμα 20 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 10

Πτώςη Τϊςησ NMOS/PMOS PUN S V V V 0 V V GS S 0 V - V Tn L L PN V L V 0 V GS S L V V Tp S 21 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Στατικό Λογικό Πύλη MOS - Δομό V In1 In2 InN In1 In2 InN PUN PN Μόνο PMOS Μόνο NMOS F(In1,In2, InN) PUN and PN είναι δυικά λογικά δίκτυα 22 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 11

Στατικό MOS Λογικό Το PUN είναι το δυικό του PN Χρθςιμοποιοφμε τουσ νόμουσ e Morgan για να βροφμε το ζνα βάςθ του άλλου: (+ ) = () = + Θ πφλθ που προκφπτει είναι αρνθτικισ πολικότθτασ λόγω τθσ φφςθσ του MOS 0 είςοδο, 1 ζξοδο 1 είςοδο, 0 ζξοδο 23 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Παρϊδειγμα: Στατικό NN Πίνακασ Αλθκείασ Σφνδεςθ ςτθν Γείωςθ Σφνδεςθ ςτθν Τάςθ 24 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 12

Παρϊδειγμα: Στατικό NOR Πίνακασ Αλθκείασ 25 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Πολύπλοκη Στατικό Πύλη MOS OUT = + ( + ) 26 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 13

Καταςκευό Πολύπλοκησ Πύλησ V V F SN1 F SN4 SN2 SN3 F (a) pull-down Καταςκευι network PN (b) eriving Καταςκευι the pull-up PUN ιεραρχικά network hierarchically ανά υπό-δίκτυο by identifying sub-nets (c) complete Πλιρθσ πφλθ gate 27 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Standard ell - Δομό N Well V ell height 12 metal tracks Metal track is approx. 3 + 3 Pitch = repetitive distance between objects ell height is 12 pitch 2 In Out ell boundary GN Rails ~10 28 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 14

NN 2 Ειςόδων V 2-input NN gate V Out GN 29 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Περιεχόμενα Το Τρανηίςτορ ωσ Διακόπτθσ Δομι MOSFET Τρανηίςτορ Τφποι: NMOS και PMOS Σχθματικό αντιςτροφζα ςε επίπεδο τρανηίςτορ Λειτουργία με τρανηίςτορ ωσ διακόπτεσ Διάταξθ του Αντιςτροφζα ςτθν Μάςκα Τρανηίςτορ ςε ςειρά και παράλλθλα Συνδυαςτικζσ, Στατικζσ Πφλεσ MOS Δίκτυα Ανζλκυςθσ και Κακζλκυςθσ Μεγζκθ Τρανηίςτορ και Ταχφτθτα Λογικόσ Γράφοσ Euler Συνδυαςτικισ Πφλθσ Σχεδίαςθ Διάταξθσ με Αδιάςτατο Γραμμοδιάγραμμα 30 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 15

Λογικόσ Γρϊφοσ Στατικόσ Πύλησ MOS Μθ κατευκυντικόσ Γράφοσ Πφλθσ Οριςμόσ Για κάκε πφλθ μποροφμε να παράγουμε ζναν γράφο με μθ κατευκυντικζσ ακμζσ, όπου: Τρανηίςτορ = μθ-κατευκυντικζσ ακμζσ Εςωτερικά-Εξωτερικά Σθμεία ςφνδεςεισ = κόμβοι Μονοπάτι Euler - Οριςμόσ Διαδρομι που περιζχει όλουσ τουσ κόμβουσ του γράφου διατρζχοντασ τθν κάκε ακμι μια μόνο φορά (Ανάλογο με τον γρίφο ηωγραφικισ «δεν ςθκϊνουμε το μολφβι» για να ηωγραφίςουμε ζνα ςχιμα) Ένα κοινό μονοπάτι Euler για τα PN, PUN συνεπάγεται υλοποίηση της κάτοψης πφλης με μη διακοπτόμενη διάχυση 31 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Λογικόσ Γρϊφοσ Στατικόσ Πύλησ MOS j Λογικός Γράφος X PUN X = ( + ) X i V i j GN PN 32 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 16

Δυο εκδοχϋσ τησ Χ = (. (+)) V V X X GN GN 33 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Κοινό Μονοπϊτι ςτον Λογικό Γρϊφο X X i V j GN 34 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 17

Περιεχόμενα Το Τρανηίςτορ ωσ Διακόπτθσ Δομι MOSFET Τρανηίςτορ Τφποι: NMOS και PMOS Σχθματικό αντιςτροφζα ςε επίπεδο τρανηίςτορ Λειτουργία με τρανηίςτορ ωσ διακόπτεσ Διάταξθ του Αντιςτροφζα ςτθν Μάςκα Τρανηίςτορ ςε ςειρά και παράλλθλα Συνδυαςτικζσ, Στατικζσ Πφλεσ MOS Δίκτυα Ανζλκυςθσ και Κακζλκυςθσ Μεγζκθ Τρανηίςτορ και Ταχφτθτα Λογικόσ Γράφοσ Euler Συνδυαςτικισ Πφλθσ Σχεδίαςθ Διάταξθσ με Αδιάςτατο Γραμμοδιάγραμμα 35 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Γρϊμμο-Διαγρϊμματα Stick - 1 Χρώμα Όνομα Λειτουργία Πράςινο ndiff Πθγι/καταβόκρα τρανηίςτορ Κίτρινο pdiff Πθγι/καταβόκρα τρανηίςτορ Κόκκινο poly Πφλθ τρανηίςτορ Μπλε m1 Διαςφνδεςθ m1 Μωβ m2 Διαςφνδεςθ m2 Συνδζςεισ: Για το ίδιο επίπεδο, πάντα ςυνδεδεμζνεσ Για διαφορετικά, πάντα αςφνδετεσ 36 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 18

Αδιϊςτατα Διαγρϊμματα Stick - 2 Εξαιρζςεισ: Όταν το πολφ-πυρίτιο τζμνει n ι p διάχυςθ ςχθματίηονται τρανηίςτορ nfet pfet Για ςυνδζςεισ μεταξφ επιπζδων χρθςιμοποιοφμε επαφζσ, ωσ εξισ: Απαγορεφονται: Στισ επαφζσ ζνα από τα επίπεδα πρζπει να είναι μζταλλο! Δεν επιτρζπεται ςφμπτωςθ ndiff, pdiff 37 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Αδιϊςτατα Διαγρϊμματα Stick - 3 Κανόνεσ διαγραμμάτων 1. Ελαχιςτοποιοφμε το εμβαδό των ςχθμάτων/επιπζδων 2. Το μικοσ των ςυνδζςεων περιορίηεται ωσ εξισ: a. ndiff, pdiff : ελάχιςτο μικοσ b. poly : μικρό, μεςαίο μικοσ c. m1, m2 : μικρό, μεςαίο ι μεγάλο μικοσ 3. Χρθςιμοποιοφμε ελάχιςτο αρικμό επαφϊν 4. Στισ επαφζσ το ζνα επίπεδο πρζπει να είναι μζταλλο Διαδικαςία i. Σχεδιάηουμε ςχθματικό ςε επίπεδο τρανηίςτορ ii. Σχεδιάηουμε, διαρρυκμίηουμε τθ ςυμβολικι διάταξθ: a. Ηωγραφίηουμε για κάκε τρανηίςτορ πφλθ (poly) και διάχυςθ (diff) b. Ολοκλθρϊνουμε τθν διάταξθ με ςυνδζςεισ, επαφζσ, Vdd/Gnd 38 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 19

Αδιϊςτατα Διαγρϊμματα Stick - 4 Σχθματικό ςε επίπεδο τρανηίςτορ Για κάκε τρανηίςτορ ηωγραφίηουμε τισ περιοχζσ διάχυςθσ και τισ ςχετικζσ πφλεσ Ολοκλθρϊνουμε τθν διάταξθ ςυμπλθρϊνοντασ τισ διαςυνδζςεισ. Χρθςιμοποιοφμε poly μόνο για μικρά μικθ 39 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Σχεδύαςη πύλησ βϊςη διαδρομόσ Euler Vdd Vdd pdiff Ζ Ζ ndiff Gnd Οι διαδρομζσ διατρζχουν τα τρανηίςτορ ςτθν ίδια ςειρά 40 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Gnd 20

Σχεδύαςη πύλησ βϊςη διαδρομόσ Euler Vdd Vdd pdiff Ζ Ζ ndiff Gnd Προςκζτουμε κατάλλθλα τισ διαςυνδζςεισ 41 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Gnd Σχεδύαςη πύλησ βϊςη διαδρομόσ Euler Vdd Οι διαδρομζσ δεν είναι μοναδικζσ! Vdd pdiff Ζ Ζ ndiff Gnd Gnd Ανταλλάςοντασ και αλλάηει θ διάταξθ του pull-down 42 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 21

Σχεδύαςη πύλησ βϊςη διαδρομόσ Euler Vdd Vdd pdiff Ζ Ζ ndiff Gnd Gnd Αν μετακινιςουμε το ςτο pull-up, δεν υπάρχει μια κοινι διαδρομι αλλά δυο τμιματα διακοπή ςτην διάχυςη 43 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Επαλόθευςη διαγρϊμματοσ Απαγορεφονται δομζσ όπωσ οι παρακάτω: Βραχυκυκλωμζνα τρανηίςτορ Αςφνδετα τμιματα διάχυςθσ 44 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 22

Επιρροό τησ διϊταξησ ςτην ταχύτητα Για μείωςθ τθσ χωρθτικότθτασ, όταν είναι εφικτό, μειϊνουμε το φορτίο, δθλ. τισ επαφζσ ςτθν ζξοδο Vdd Vdd Β Α Α Υ Β Υ Πιο Γρήγορη Gnd Πιο Αργή Gnd 45 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Πύλεσ μετϊβαςησ Οι πφλεσ μετάβαςθσ δεν ταιριάηουν ςτο μοντζλο μιασ μοναδικισ γραμμισ διάχυςθσ Το πολφ-πυρίτιο πρζπει να αποκοπεί κάκετα, λόγω των αντεςτραμμζνων ειςόδων Α Α 46 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 23

Πολυπλϋκτησ με πύλεσ Μετϊβαςησ - 1 S S Y Β Υ Β S S S Με τισ παραπάνω διαδρομζσ προκφπτει θ διάταξθ δεξιά με αναπόςπαςτο το πολφ-πυρίτιο, αλλά διαςταυρϊςεισ 47 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Πολυπλϋκτησ με πύλεσ Μετϊβαςησ - 1 S S S S Y Α Β Υ Β S S S Αν αποςπάςουμε το πολφ-πυρίτιο ςε τμιματα προκφπτει θ παραπάνω εναλλακτικι διάταξθ 48 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 24

OI Λογικόσ Γρϊφοσ X PUN X = (+) (+) X V GN PN 49 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 Παρϊδειγμα: X = + x x b c b c x V x V a d a d GN GN (a) Logic Λογικόσ graphs γράφοσ for (ab+cd) + cd) (b) Euler Κοινι Paths Διαδρομι {a b {a c d} b c d} V x GN a b c d (c) stick diagram Διάγραμμα for ordering Stick {a b c d} 50 HY121 - Τρανηίςτορ και Στατικζσ 3/11/2013 25

Ιδιότητεσ Στατικών Πυλών MOS Περύληψη Μεγάλα περικϊρια Θορφβου V OH, V OL αντιςτοιχοφν ςε Vdd, Gnd αντίςτοιχα Τα λογικά επίπεδα δεν εξαρτϊνται ςτα ςχετικά μεγζκθ των τρανηίςτορ τθσ πφλθσ ratioless logic Υπάρχει πάντα οδόσ προσ το Vdd ι Gnd για τθν ζξοδο χαμθλι αντίςταςθ εξόδου Δεν υπάρχει οδόσ από τθν είςοδο ςτθν ζξοδο υψθλότατθ αντίςταςθ ειςόδου Δεν υπάρχει ςυνεχισ ροι ρεφματοσ μεταξφ Vdd, Gnd ςτατικό ρεφμα θρεμίασ = 0 Κακυςτζρθςθ = f( L, Req των τρανηίςτορ) 51 ΘΥ422 Διάλεξθ 6θ - Σχεδίαςθ MOS 3/11/2013 26