Ενότητα 3 ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ

Ενότητα 3 ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ

Γενικές Γραμμές Οικογένειες Ψηφιακής Λογικής Τάση τροφοδοσίας Λογικά επίπεδα - Περιθώριo θορύβου Χρόνος μετάβασης Καθυστέρηση διάδοσης Κατανάλωση ισχύος Γινόμενο ταχύτητας-ισχύος Μέγιστο πλήθος εξόδων (fan-out) Μέγιστο πλήθος εισόδων (fan-in) Βασικά SSI κυκλώματα Βλέπε Βιβλίο Wakerly: 3.2, 3.3, 3.5.1, 3.5.4, 3.5.5, 3.6.1, 3.6.2, 3.6.3, 3.8.1, 3.8.2, 3.8.3, 3.11.1, 3.11.2, 3.11.3, 3.12, 3.13, 4.5, 4.5.1, 5.2, 5.2.1, 5.2.2, 5.2.3. Βιβλίο Mano: 2.9, 10.1, 10.2, 10.8 Προσοχή: Μόνο όσα αναφέρονται στις διαφάνειες. Το βιβλίο του Wakerly καλύπτει το θέμα σε μεγαλύτερο βάθος.

Οικογένειες Ψηφιακής Λογικής Λογική οικογένεια : σύνολο από ολοκληρωμένα κυκλώματα (chips) που έχουν κοινά ηλεκτρονικά χαρακτηριστικά, αλλά υλοποιούν διαφορετικές λογικές συναρτήσεις τα chips της ίδιας λογικής οικογένειας είναι συμβατά μεταξύ τους τα chips διαφορετικών λογικών οικογενειών μπορεί να μην είναι συμβατά μεταξύ τους κύριες οικογένειες : ΤΤL (Transistor-Transistor Logic) CMOS (Complementary Metal Oxide Semicoductor)

Οικογένειες TTL (Ιστορική Αναδρομή) πρώτες ΤΤL οικογένειες (1963) : 74 74Η (high speed, high power) 74L (low-power, low speed) Schottky TTL οικογένειες (1970-) : 74S (much higher speed, higher power) 74 LS (low-power, high speed) 74AS (advanced, very high speed) 74ALS (advanced low-power, βελτίωση της LS) 74F (fast, μεταξύ AS and ALS)

Οικογένειες CMOS (Ιστορική Αναδρομή) πρώτη CMOS οικογένεια : 4000 (low power, low speed, μη συμβατές με TTL) νέες CMOS οικογένειες (1980-): 74HC (high-speed, 2-6V) 74 HCT (high-speed, συμβατές με TTL-5V) 74VHC (very high-speed, 2-6V) 74VHCT (very high-speed, συμβατές με TTL-5V) Low Voltage CMOS οικογένειες: (συμβατές με TTL και ανεκτικές σε είσοδο στα 5V, για μικρότερη κατανάλωση ισχύος και μεγαλύτερη ολοκλήρωση) 3,3 V ±0,3 V 2,5 V ±0,2 V 1,8 V ±0,15 V

CMOS Τεχνολογία Ηκυρίαρχητεχνολογίασήμεραείναιη τεχνολογία CMOS γιατί συνδυάζει : πολύ υψηλή πυκνότητα ολοκλήρωσης εξαιρετικά χαμηλή στατική κατανάλωση ισχύος ταχύτητα συγκρίσιμη με ΤΤL

Κύρια Χαρακτηριστικά Λογικών Οικογενειών Τάση τροφοδοσίας Λογικά επίπεδα - Περιθώριo θορύβου Χρόνος μετάβασης Καθυστέρηση διάδοσης Κατανάλωση ισχύος Γινόμενο ταχύτητας-ισχύος Ικανότητα οδήγησης (fan-out) Aριθμός εισόδων σε μία πύλη (fan-in) Περιγράφονται στα data sheets

Τάση Τροφοδοσίας Κανονική Τάση τροφοδοσίας : V cc = 5 Volts (για ΤΤL και CMOS-TTL compatible) V cc = 2-6 Volts (για CMOS) Επιτρεπτές ανοχές : ±5% (εμπορικά) ± 10% (στρατιωτικά) Μέγιστητάσητροφοδοσίας: V cc = 7 Volts

Εμπορική - Στρατιωτική Έκδοση 74 = εμπορική έκδοση θερμοκρασία λειτουργίας : 0 ο -70 ο C τάση τροφοδοσίας : V cc ± 5% 54 = στρατιωτική έκδοση θερμοκρασία λειτουργίας : -55 ο - 125 ο C τάση τροφοδοσίας : V cc ± 10% παραπλήσια χαρακτηριστικά

Πηγές Θορύβου Κοσμική ακτινοβολία Ηλεκτρομαγνητική αλληλεπίδραση Διαταραχές στην τάση τροφοδοσίας Οι αλλαγές καταστάσεων στα ίδια τα ολοκληρωμένα κυκλώματα

Λογικά Επίπεδα - Περιθώριο Θορύβου V cc ΛΟΓΙΚΟ-1 τάση τροφοδοσίας V OH min περιθώριο θορύβου V IH min ελάχ. τάση στην έξοδο ελαχ. τάση στην είσοδο θετική λογική : Η=1 και L=0 V OL max περιθώριο θορύβου V IL max μέγ. τάση στην είσοδο μέγ. τάση στην έξοδο GND=0V ΛΟΓΙΚΟ-0 τάση γείωσης

Συμβατότητα Λογικών Οικογενειών V cc ΛΟΓΙΚΟ-1 74LS 5,00 74HCT 5,00 74HC 5,00 V OH min περιθώριο θορύβου V IH min 2,70 0,70 2,00 3,84 1,84 2,00 3,84 0,34 3,50 H 74LS δεν οδηγεί την 74HC V OL max περιθώριο θορύβου V IL max 0,80 0,30 0,50 0,80 0,47 0,33 1,50 1,17 0,33 GND ΛΟΓΙΚΟ-0 0,00 0,00 0,00

Χρόνος Μετάβασης (Transition Time) Χρόνος μετάβασης : ο χρόνος που απαιτείται για να αλλάξει η έξοδος από το λογικό-0 στο λογικό-1 και αντίθετα χρόνος ανόδου (rising time) t R χρόνος καθόδου (falling time) t F V IH min V IL max t R t F

Καθυστέρηση Διάδοσης (Propagation Delay) Καθυστέρηση διάδοσης σε μία πύλη: ο χρόνοςπου απαιτείται για να μεταδοθεί μία αλλαγή τιμών από το σήμα εισόδου στο σήμα εξόδου (σε nsec) καθ. διάδοσης όταν η έξοδος αλλάζει από 1 σε 0, t phl καθ. διάδοσης όταν η έξοδος αλλάζει από 0 σε 1, t plh μέση καθυστέρηση διάδοσης, t p =(t phl + t plh )/2 είσοδος έξοδος 50% Λαμβάνουμε υπόψη μέγιστες καθυστερήσεις διάδοσης t phl t plh

Καθυστέρηση Διάδοσης (Propagation Delay) Καθυστέρηση διάδοσης σε ένα λογικό κύκλωμα : ο χρόνος που απαιτείται για να μεταδοθεί μία αλλαγή τιμών από ένα σήμα στην είσοδο του λογικού κυκλώματος σε ένα σήμα στην έξοδο του λογικού κυκλώματος υπολογίζεται ως το άθροισμα των επιμέρους καθυστερήσεων στις υπάρχουσες πύλες από την είσοδο μέχρι την έξοδό του, μέσω ενός μονοπατιού Περιγράφεται με κυματομορφές (waveforms) ή διαγράμματα χρονισμού (timing diagrams) Η καθυστέρηση διάδοσης επηρεάζει την ορθή λειτουργία του λογικού κυκλώματος και πρέπει να λαμβάνεται σοβαρά υπόψη κατά τη σχεδίαση

Καθυστέρηση Διάδοσης (Propagation Delay) Β C D Α F = A A = 0 Χωρίς καθυστέρηση διάδοσης Α Υποθέτουμε ότι τα πρώτα 10 nsec το κύκλωμα είναι σε κατάσταση ηρεμίας, όπου Α=0, Β=1, C=0, D=1 και F=0 B C D F 0 10 20 t, nsec

Καθυστέρηση Διάδοσης (Propagation Delay) Β C D Α F = A A = 0 Με καθυστέρηση διάδοσης t P =10nsec Α B C D Διάγραμμα χρονισμού: Το βελάκι δηλώνει την καθυστέρηση διάδοσης από την είσοδο μίας πύλης μέχρι την έξοδό της, που είναι 10 nsec F 0 10 20 30 40 50 60 t, nsec

Στατικοί και Δυναμικοί Κίνδυνοι Χρονισμού Από το διάγραμμα χρονισμού συμπεραίνουμε ότι: Η διαφορετική καθυστέρηση διάδοσης ανάμεσα στα δύο μονοπάτια Α-B-C-D-F και Α-F, που είναι 30 nsec, έχει σαν αποτέλεσμα να εμφανιστεί στην έξοδο F, από το 20 ο nsec μέχρι το 50 ο nsec, ένας θετικός παλμός διάρκειας 30 nsec, αντί να παραμείνει σταθερά στο 0. Ο θετικός παλμός της εξόδου F δεν περιγράφεται στην κλασική Άλγεβρα Boole, όπου δεν λαμβάνεται υπόψη η καθυστέρηση διάδοσης και θεωρείται ότι όλα τα σήματα έχουν σταθερές τιμές. Γενικά, συνήθως όλα τα πραγματικά κυκλώματα παρουσιάζουν στην έξοδό τους αυτό το φαινόμενο, που ονομάζεται κίνδυνος χρονισμού, δηλαδή την εμφάνιση ενός σύντομου παλμού (glitch) τη στιγμή κατά την οποία δεν προβλέπεται αλλαγή στην έξοδο (στατικός κίνδυνος) ή αλλαγή της τιμής της εξόδου περισσότερες από μία φορές, όταν προβλέπεται μόνο μία αλλαγή τιμής (δυναμικός κίνδυνος) Προσοχή: Δεν αναφέρεται στο βιβλίο του Mano

Άσκηση 3.1 Να δώσετε το λογικό κύκλωμα που προκύπτει από τη λογική συνάρτηση F = XY + X Z Στησυνέχειανασχεδιάσετετοδιάγραμμαχρονισμού για όλες τις εισόδους Χ, Υ, Ζ, όλαταενδιάμεσασήματαχ, Α (=ΧΥ), Β = (Χ Ζ), καθώς και την έξοδο F, θεωρώντας ότι: Αρχικά όλα τα σήματα έχουν σταθερές τιμές Χ=Υ=Ζ=1 και γίνεται αλλαγή τιμής του Χ από 1 σε 0 στο 10 ο nsec, ενώ τα Υ και Ζ παραμένουν σταθερά στο 1 Όλες οι πύλες ΝΟΤ, AND και OR έχουν την ίδια καθυστέρηση διάδοσης, έστω 10 nsec Τί παρατηρείτε, όσον αφορά την εμφάνιση στατικού κινδύνου; Πώς ο στατικός κίνδυνος αποτρέπεται με την υλοποίηση της συνάρτησης F = XY + X Z + YZ, όπου ΥΖ είναι ο πλεονάζων όρος σύμφωνα με το θεώρημα ομοφωνίας;

Κατανάλωση Ισχύος (Power Consumption) Κατανάλωση ισχύος : η συγκεκριμένη ποσότητα ισχύος που καταναλώνει μία πύλη για να λειτουργήσει (σε mw) στατική κατανάλωση ισχύος, όταν στην πύλη η έξοδος δεν αλλάζει Οι πύλες CMOS έχουν ασήμαντη στατική κατανάλωση ισχύος Οι πύλες TTL έχουν σημαντική στατική κατανάλωση ισχύος δυναμική κατανάλωση ισχύος, όταν στην πύλη η έξοδος αλλάζει από τη μία κατάσταση στην άλλη Είναι ανάλογη του τετραγώνου της τάσης τροφοδοσίας και της συχνότητας λειτουργίας

Καθυστέρηση Διάδοσης & Κατανάλωση Ισχύος Οικογένειες TTL Οικογένειες CMOS σειρά t P P σειρά t P P 74S 3 19 HC 9 0,56 74LS 9 2 HCT 10 0,39 74AS 1,7 8 VHC 5,2 0,50 74ALS 4 1,2 VHCT 5,5 0,45 74F 3 4 nsec mw* nsec mw * στα 5V & 1 ΜΗz

Γινόμενο Ταχύτητας-Ισχύος (speed-power product) Είναι το γινόμενο της καθυστέρησης διάδοσης επί την κατανάλωση ισχύος σε μία πύλη (σε picojoules - pj) έχει τη φυσική σημασία της ενέργειας που καταναλώνει μία πύλη για να αλλάξει κατάσταση όσο λιγότερη ενέργεια καταναλώνεται τόσο καλύτερα για το κόστος της υλοποίησης, την αξιοπιστία, τη μπαταρία (στα φορητά) και το περιβάλλον

Γινόμενο Ταχύτητας-Ισχύος Οικογ. TTL σειρά 74S 74LS 74AS 74ALS 74F spp 57 18 13,6 4,8 12 pj Οικογ. CMOS σειρά HC HCT VHC VHCT spp 5,1 3,9 2,6 2,5 pj* * στα 5V & 1 ΜΗz

Μέγιστο Πλήθος Εξόδων (Fan-Out) Μέγιστο πλήθος εξόδων (fan-out) : είναι ο μέγιστος αριθμός εισόδων πυλών που μπορούν να συνδεθούν στην έξοδο μίας πύλης και να οδηγηθούν σωστά σε μία συγκεκριμένη λογική οικογένεια υπολογίζεται από το ποσό του ρεύματος που είναι διαθέσιμο στην έξοδο μίας πύλης και το ποσό του ρεύματος που απαιτείται από κάθε είσοδο μίας πύλης η ικανότητα οδήγησης της εξόδου μίας πύλης βελτιώνεται με τη χρήση των απομονωτών buffers (διπλή πύλη NOT)

Μέγιστο Πλήθος Εξόδων (Fan-Out) Ι OH max μέγ. ρεύμα στην έξοδο για τάση εξόδου V OH min 74LS 400 μα Ι IH max μέγ. ρεύμα στην είσ. για τάση εισόδου V IH min 20 μα. fan-out = Ι OH max Ι IH max 20

Μέγιστο Πλήθος Εξόδων (Fan-Out) Ι OL max μέγ. ρεύμα στην έξοδο για τάση εξόδου V OL max 74LS 8 mα Ι IL max μέγ. ρεύμα στην είσ. για τάση εισόδου V IL max 0,4 ma. fan-out = Ι OL max Ι IL max 20

Μέγιστο Πλήθος Εξόδων (Fan-Out) Εάν το πλήθος των εισόδων που συνδέονται στην έξοδο μίας πύλης είναι μεγαλύτερο από το fan-out, τότε επηρεάζονται αρνητικά: το περιθώριο θορύβου η καθυστέρηση διάδοσης οι χρόνοι ανόδου και καθόδου του σήματος η θερμοκρασία λειτουργίας

Μέγιστο Πλήθος Εισόδων (Fan-In) Μέγιστο πλήθος εισόδων σε μία πύλη (fan-in) : είναι o μέγιστος αριθμός εισόδων που μπορεί να διαθέτει μία πύλη σε μία συγκεκριμένη λογική οικογένεια στην πράξη στις πύλες CMOS το fan-in περιορίζεται στο 4 γιατί επιδρά αρνητικά στην καθυστέρηση διάδοσης Α Β Η καθυστέρηση διάδοσης στο κύκλωμα Α είναι μικρότερη από την καθυστέρηση διάδοσης στο κύκλωμα Β

Βασικά SSI κυκλώματα

Υλοποιήσεις Bασικών Πυλών με CMOS Transistors Complementary Metal Oxide Semiconductor (Συμπληρωματικός Ημιαγωγός Μετάλλου - Οξειδίου) Αναφερόμαστε στο επίπεδο λογικής Συνήθως 0 = 0V, 1 = 5V Δυο βασικοί τύποι CMOS nmos άγει αν πύλη=1 pmos άγει αν πύλη=0 Γι αυτό λέγονται «συμπληρωματικά» Βασικές Πύλες Inverter, NAND, NOR x 1 0 inverter gate F = x' source drain nmos Conducts if gate=1 x x y 1 0 gate y F = (xy)' NAND gate source drain pmos Conducts if gate=0 x y x 1 0 F = (x+y)' y NOR gate Εκτός ύλης εξετάσεων