HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI.

Σχετικά έγγραφα
Μικροηλεκτρονική - VLSI

Κεφάλαιο 2 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

5 η διάλεξη Ο Αντιστροφέας και οι ιδιότητες του

Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων 6: Ταχύτητα Κατανάλωση Ανοχή στον Θόρυβο

Μικροηλεκτρονική - VLSI

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (9 η σειρά διαφανειών)

ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΑΤΡΩΝ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΗΛΕΚΤΡΟΝΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ - ΕΡΓΑΣΤΗΡΙΟ ΗΛΕΚΤΡΟΝΙΚΩΝ ΕΦΑΡΜΟΓΩΝ

Λογικά Κυκλώματα CMOS. Διάλεξη 5

Ψηφιακά Ηλεκτρονικά. Μάθηµα 5ο.. Λιούπης

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (2 η σειρά διαφανειών)

6 η διάλεξη Σχεδίαση και Υλοποίηση Συνδυαστικών Κυκλωμάτων σε επίπεδο Τρανζίστορ

4 η διάλεξη Καθυστέρηση Διασυνδέσεων Μοντέλο Elmore

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Οικογένειες Ολοκληρωμένων Κυκλωμάτων Ψηφιακής Λογικής

Στατική ηλεκτρική ανάλυση του αντιστροφέα CMOS. Εισαγωγή στην Ηλεκτρονική

Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων. Δεληγιαννίδης Σταύρος Φυσικός, MsC in Microelectronic Design

Καθυστέρηση αντιστροφέα και λογικών πυλών CMOS. Εισαγωγή στην Ηλεκτρονική

HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI

Εισαγωγή. Στατική Λειτουργία V DD Q P Q N Q N =SAT QP=LIN QN=LIN Q P =SAT. Vi (Volts)

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I

7 η διάλεξη Ακολουθιακά Κυκλώματα

Λογικά Κυκλώματα NMOS. Διάλεξη 4


Ψηφιακά Ηλεκτρονικά. Μάθηµα 3ο.. Λιούπης

Τα τρανζίστορ επίδρασης πεδίου (FET) Σπύρος Νικολαΐδης Αναπληρωτής Καθηγητής Τομέας Ηλεκτρονικής & ΗΥ Τμήμα Φυσικής

Κεφάλαιο 9 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. CMOS Λογικές ομές 2

Μικροηλεκτρονική - VLSI

Καθυστέρηση στατικών πυλών CMOS

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I

ΑΣΚΗΣΗ 3 η Ο ΑΝΤΙΣΤΡΟΦΕΑΣ CMOS

3 η διάλεξη Συσκευές στο Πυρήτιο

Τρίτο Σετ Φροντιστηριακών ασκήσεων Ψηφιακών Ηλεκτρονικών. Δρ. Χ. Μιχαήλ

Πολυσύνθετες πύλες. Διάλεξη 11

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα

Κεφάλαιο 4 o και 6 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Καθυστέρηση ιάδοσης Σήματος 2

Ενότητα 3 ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (5 η σειρά διαφανειών)

Ενισχυτής κοινής πηγής (common source amplifier)

ΑΣΚΗΣΗ 7. ΘΕΜΑ 1ο MINORITY A B C. C out

Μνήμες RAM. Διάλεξη 12

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα

Μικροηλεκτρονική - VLSI

4.2 Αναπαράσταση δυαδικών τιμών στα ψηφιακά κυκλώματα

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (11 η σειρά διαφανειών)

Ψηφιακά Ηλεκτρονικά. Μάθηµα 2ο.. Λιούπης

Ψηφιακά Ηλεκτρονικά. Μάθηµα 6ο.. Λιούπης

Επιπλέον, για ευκολία στις πράξεις ορίζουμε τις παρακάτω μεταβλητές

Εργαστηριακή άσκηση. Θεωρητικός και πρακτικός υπολογισμός καθυστερήσεων σε αναστροφείς CMOS VLSI

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΤΕΧΝΟΛΟΓΙΑΣ MOS KAI CMOS


Κεφάλαιο 12 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Μνήμες 2

ΗΜΥ 307 ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ Εαρινό Εξάμηνο 2018

HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI. 1 ΗΥ330 - Διάλεξη 7η - Ακολουθιακά Κυκλώματα

ΗΜΥ 307 ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ Εαρινό Εξάμηνο 2017

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (8 η σειρά διαφανειών)

Κεφάλαιο 4 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Λογικός Φόρτος 2

Φροντιστήριο Ψηφιακών Ηλεκτρονικών

3o ΕΡΓΑΣΤΗΡΙΟ. Αλλάζοντας τα πλάτη κάθε φορά και υπολογίζοντας τις διαστάσεις(επιφάνεια,εμβαδό) κάθε τρανζίστορ προκύπτει ότι:

Δυναμική συμπεριφορά των λογικών κυκλωμάτων MOS. Διάλεξη 10

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (10 η σειρά διαφανειών)

HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI. Σταθερές Μνήμες Αρχιτεκτονικές Μνήμης RAM

Υ60 Σχεδίαση Αναλογικών Ολοκληρωμένων Κυκλωμάτων 12: Καθρέφτες Ρεύματος και Ενισχυτές με MOSFETs

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I

Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I

HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI.

.Λιούπης. Ψηφιακά Ηλεκτρονικά Ακεραιότητα Ψηφιακού Σήµατος 1

Ψηφιακά Ηλεκτρονικά. Μάθηµα 4ο.. Λιούπης


Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I 3 η Εργαστηριακή Άσκηση

Ηλεκτρονική ΙΙΙ 6 ο εξάμηνο

4/10/2008. Στατικές πύλες CMOS και πύλες με τρανζίστορ διέλευσης. Πραγματικά τρανζίστορ. Ψηφιακή λειτουργία. Κανόνες ψηφιακής λειτουργίας

Μικροηλεκτρονική - VLSI

Ο BJT Αναστροφέας. Στατική Ανάλυση. Δεδομένα. Ο Απλός BJT Αναστροφέας

Επιπλέον, για ευκολία στις πράξεις ορίζουμε τις παρακάτω μεταβλητές

Υλοποίηση λογικών πυλών µε τρανζίστορ MOS. Εισαγωγή στην Ηλεκτρονική

Εισαγωγή στα ψηφιακά κυκλώματα. Διάλεξη 1

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

ΣΧΕ ΙΑΣΜΟΣ ΟΛΟΚΛΗΡΩΜΕΝΩΝ

ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ & ΣΥΣΤΗΜΑΤΑ

Εργαστηριακή άσκηση. Θεωρητικός και πρακτικός υπολογισμός καθυστερήσεων σε λογικά δίκτυα πολλών σταδίων

1993 (Saunders College 1991). P. R. Gray, P. J. Hurst, S. H. Lewis, and R. G. Meyer, Analysis and Design of Analog Integrated Circuits, 4th ed.

.Λιούπης Μ.Στεφανιδάκης

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Δίοδοι, BJT και MOSFET ως Διακόπτες 2

ΑΣΚΗΣΗ 2 η N-MOS ΚΑΙ P-MOS TRANSISTOR ΩΣ ΔΙΑΚΟΠΤΗΣ

Εργαστηριακή άσκηση. Κανόνες σχεδίασης και κατασκευαστικές λεπτομέρειες στη σχεδίασης μασκών (layout) και προσομοίωσης κυκλώματος VLSI

Σχεδίαση Αναλογικών Κυκλωμάτων VLSI

Ηλεκτρικά Κυκλώματα & Δίκτυα ΙΙ. Ανασκόπηση Κεφαλαίου «Τελεστικοί Ενισχυτές»

HY121 Ηλεκτρικϊ Κυκλώματα

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I

Φυσική σχεδίαση ολοκληρωμένων κυκλωμάτων

Εργαστήριο Αναλογικών Κυκλωμάτων VLSI Υπεύθυνος καθηγητής Πλέσσας Φώτιος

Θεωρία Τρανζίστορ MOS

HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI. 1 ΗΥ330 - Διάλεξη 6η - Σχεδίαση Συνδυαστικών Κυκλωμάτων

Κεφάλαιο 5 o και 7 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Κατανάλωση Ισχύος 2

Βασικές αρχές ηµιαγωγών και τρανζίστορ MOS. Εισαγωγή στην Ηλεκτρονική

Ηλεκτρονική Φυσική & Οπτικοηλεκτρονική

Εργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI

Ηλεκτρονικά Στοιχεία και Κυκλώματα ΙΙ. Εισαγωγή σε Βασική Φυσική Στοιχείων MOS

Transcript:

HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI Διδάσκων: Χ. Σωτηρίου, Βοηθοί: θα ανακοινωθούν http://inf-server.inf.uth.gr/courses/e330 1 Περιεχόμενα Διαισθητική λειτουργία Χαρακτηριστικά Αντιστροφέα MOS Μεταβατική Λειτουργία Διάταξη Διάγραμμα φορτίου και Εξαγωγή Καμπύλης Μετάβασης Σημείο μετάβασης VM και προσέγγιση των VIH, VIL Φαινόμενο Miller Εξόρυξη μεγεθών Ανάλυση χωρητικοτήτων Μεταβατική απόκριση Καθυστέρηση και τάση Καθυστέρηση και λόγος N/P Βελτιστοποίηση μεγεθών για ελάχιστη καθυστέρηση Επιρροή χρόνου ανόδου/καθόδου Επιρροή μεταβλητότητας Κατανάλωση ενέργειας Επιρροή τάσης Δυναμική Διεξοδική ανάλυση χωρητικοτήτων μεταβατικής καθυστέρησης Στατική Διαρροής 2 1

Περιεχόμενα Διαισθητική λειτουργία Χαρακτηριστικά Αντιστροφέα MOS Μεταβατική Λειτουργία Διάταξη Διάγραμμα φορτίου και Εξαγωγή Καμπύλης Μετάβασης Σημείο μετάβασης VM και προσέγγιση των VIH, VIL Φαινόμενο Miller Εξόρυξη μεγεθών Ανάλυση χωρητικοτήτων Μεταβατική απόκριση Καθυστέρηση και τάση Καθυστέρηση και λόγος N/P Βελτιστοποίηση μεγεθών για ελάχιστη καθυστέρηση Επιρροή χρόνου ανόδου/καθόδου Επιρροή μεταβλητότητας Κατανάλωση ενέργειας Επιρροή τάσης Δυναμική Διεξοδική ανάλυση χωρητικοτήτων μεταβατικής καθυστέρησης Στατική Διαρροής 3 Αντιστροφέας Διαισθητική Λειτουργία V DD V in L 4 2

Διαισθητική Λειτουργία D Ανάλυση V DD V DD R p V OL = 0 V OH = V DD V M = f(r n, R p ) R n V in = V DD V in = 0 5 Περιεχόμενα Διαισθητική λειτουργία Χαρακτηριστικά Αντιστροφέα MOS Μεταβατική Λειτουργία Διάταξη Διάγραμμα φορτίου και Εξαγωγή Καμπύλης Μετάβασης Σημείο μετάβασης VM και προσέγγιση των VIH, VIL Φαινόμενο Miller Εξόρυξη μεγεθών Ανάλυση χωρητικοτήτων Μεταβατική απόκριση Καθυστέρηση και τάση Καθυστέρηση και λόγος N/P Βελτιστοποίηση μεγεθών για ελάχιστη καθυστέρηση Επιρροή χρόνου ανόδου/καθόδου Επιρροή μεταβλητότητας Κατανάλωση ενέργειας Επιρροή τάσης Δυναμική Διεξοδική ανάλυση χωρητικοτήτων μεταβατικής καθυστέρησης Στατική Διαρροής 6 3

Χαρακτηριστικά Στατικού Αντιστροφέα MOS VOH = VDD, VOL = 0 άκρα της τάσης - δηλαδή μεγάλα περιθώρια θορύβου τα παραπάνω δεν είναι συνάρτηση των μεγεθών W, L Πύλες άλλων ειδών, λ.χ. NMOS αντιστροφέας απαιτούν συγκεκριμένο λόγο διαστάσεων των τρανζίστορ(ratioed logic) σε ισορροπία υπάρχει πάντα ένα μονοπάτι αντίστασης εξόδου μεταξύ Vdd ή Gnd. χαμηλή αντίσταση εξόδου, μεγαλύτερη αξιοπιστία σε θόρυβο η ισοδύναμη αντίσταση είναι της τάξης των kω σημαντικά μεγάλη αντίσταση εισόδου μια και η πύλη είναι μονωμένη και δεν τραβάει ρεύμα η είσοδος επηρεάζεται από την χωρητικότητα της πύλης σε ισορροπία (Vin = σταθερό) δεν υπάρχει ρεύμα μεταξύ τάσης και γείωσης δεν καταναλώνεται στατικό ρεύμα πλην της διαρροής 7 Περιεχόμενα Διαισθητική λειτουργία Χαρακτηριστικά Αντιστροφέα MOS Μεταβατική Λειτουργία Διάταξη Διάγραμμα φορτίου και Εξαγωγή Καμπύλης Μετάβασης Σημείο μετάβασης VM και προσέγγιση των VIH, VIL Φαινόμενο Miller Εξόρυξη μεγεθών Ανάλυση χωρητικοτήτων Μεταβατική απόκριση Καθυστέρηση και τάση Καθυστέρηση και λόγος N/P Βελτιστοποίηση μεγεθών για ελάχιστη καθυστέρηση Επιρροή χρόνου ανόδου/καθόδου Επιρροή μεταβλητότητας Κατανάλωση ενέργειας Επιρροή τάσης Δυναμική Διεξοδική ανάλυση χωρητικοτήτων μεταβατικής καθυστέρησης Στατική Διαρροής 8 4

Μεταβατική Απόκριση TRAN Ανάλυση V DD V DD R p t phl = f(r on. L ) = 0.69 R on L L L R n V in = 0 V in = V DD (a) 0 σε 1 (b) 1 σε 0 9 Περιεχόμενα Διαισθητική λειτουργία Χαρακτηριστικά Αντιστροφέα MOS Μεταβατική Λειτουργία Διάταξη Διάγραμμα φορτίου και Εξαγωγή Καμπύλης Μετάβασης Σημείο μετάβασης VM και προσέγγιση των VIH, VIL Φαινόμενο Miller Εξόρυξη μεγεθών Ανάλυση χωρητικοτήτων Μεταβατική απόκριση Καθυστέρηση και τάση Καθυστέρηση και λόγος N/P Βελτιστοποίηση μεγεθών για ελάχιστη καθυστέρηση Επιρροή χρόνου ανόδου/καθόδου Επιρροή μεταβλητότητας Κατανάλωση ενέργειας Επιρροή τάσης Δυναμική Διεξοδική ανάλυση χωρητικοτήτων μεταβατικής καθυστέρησης Στατική Διαρροής 10 5

Αντιστροφέας Σχηματικό, Διάταξη N Well V DD V DD PMOS 2l PMOS ontacts In Out In Out Metal 1 NMOS Polysilicon NMOS GND 11 Διάταξη Αντιστροφέα-Αντιστροφέα Διαμοιράζουμε Τάση/Γείωση Επικολλάμε τις πύλες V DD Συνδέουμε σε μέταλλο 12 6

Περιεχόμενα Διαισθητική λειτουργία Χαρακτηριστικά Αντιστροφέα MOS Μεταβατική Λειτουργία Διάταξη Διάγραμμα φορτίου και Εξαγωγή Καμπύλης Μετάβασης Σημείο μετάβασης VM και προσέγγιση των VIH, VIL Φαινόμενο Miller Εξόρυξη μεγεθών Ανάλυση χωρητικοτήτων Μεταβατική απόκριση Καθυστέρηση και τάση Καθυστέρηση και λόγος N/P Βελτιστοποίηση μεγεθών για ελάχιστη καθυστέρηση Επιρροή χρόνου ανόδου/καθόδου Επιρροή μεταβλητότητας Κατανάλωση ενέργειας Επιρροή τάσης Δυναμική Διεξοδική ανάλυση χωρητικοτήτων μεταβατικής καθυστέρησης Στατική Διαρροής 13 PMOS Γράφημα Φορτίου Load-line V in = V DD +V GSp I Dn = - I Dp = V DD +V DSp I Dn I Dp V in =0 I Dn I Dn V in =0 V in =1.5 V in =1.5 V GSp =-1 V DSp V DSp V GSp =-2.5 V in = V DD +V GSp I Dn = - I Dp = V DD +V DSp 14 7

MOS Γράφημα Φορτίου I Dn V in = 0 V in = 2.5 PMOS V in = 0.5 V in = 2 NMOS V in = 1 V in = 1.5 V in = 1.5 V in = 1 V in = 2 V in = 1.5 V in = 1 V in = 0.5 V in = 2.5 V in = 0 15 Καμπύλη Μετάβασης από το Γράφημα NMOS off PMOS res 0.5 1 1.5 2 2.5 NMOS sat PMOS res NMOS sat PMOS sat NMOS res PMOS sat NMOS res PMOS off 16 0.5 1 1.5 2 2.5 V in 8

M V (V) 6/10/2014 Περιεχόμενα Διαισθητική λειτουργία Χαρακτηριστικά Αντιστροφέα MOS Μεταβατική Λειτουργία Διάταξη Διάγραμμα φορτίου και Εξαγωγή Καμπύλης Μετάβασης Σημείο μετάβασης VM και προσέγγιση των VIH, VIL Επιρροή μεταβλητότητας Επιρροή τάσης Διεξοδική ανάλυση χωρητικοτήτων μεταβατικής καθυστέρησης Φαινόμενο Miller Εξόρυξη μεγεθών Ανάλυση χωρητικοτήτων Μεταβατική απόκριση Καθυστέρηση και τάση Καθυστέρηση και λόγος N/P Βελτιστοποίηση μεγεθών για ελάχιστη καθυστέρηση Επιρροή χρόνου ανόδου/καθόδου Κατανάλωση ενέργειας Δυναμική Στατική Διαρροής 17 Κατώφλι Μετάβασης ως προς τα Wp/Wn 1.8 1.7 1.6 1.5 1.4 1.3 1.2 1.1 1 0.9 0.8 10 0 10 1 18 W p /W n 9

Υπολογίζοντας τα V IL και V IH V OH V M V in V OL V IL V IH Απλή Προσέγγιση 19 Χαρακτηριστική Καμπύλη σε Προσομείωση 2.5 2 1.5 (V) 1 0.5 0 0 0.5 1 1.5 2 2.5 V (V) in 20 10

Ενίσχυση συναρτήσει του Vin 0-2 -4 g V V out in dv dv out in -6-8 gain -10-12 -14-16 -18 0 0.5 1 1.5 2 2.5 V (V) in 21 Περιεχόμενα Διαισθητική λειτουργία Χαρακτηριστικά Αντιστροφέα MOS Μεταβατική Λειτουργία Διάταξη Διάγραμμα φορτίου και Εξαγωγή Καμπύλης Μετάβασης Σημείο μετάβασης VM και προσέγγιση των VIH, VIL Επιρροή μεταβλητότητας Επιρροή τάσης Διεξοδική ανάλυση χωρητικοτήτων μεταβατικής καθυστέρησης Φαινόμενο Miller Εξόρυξη μεγεθών Ανάλυση χωρητικοτήτων Μεταβατική απόκριση Καθυστέρηση και τάση Καθυστέρηση και λόγος N/P Βελτιστοποίηση μεγεθών για ελάχιστη καθυστέρηση Επιρροή χρόνου ανόδου/καθόδου Κατανάλωση ενέργειας Δυναμική Στατική Διαρροής 22 11

(V) 6/10/2014 Επιρροή Μεταβλητότητας 2.5 2 1.5 Nominal Good PMOS Bad NMOS 1 Good NMOS Bad PMOS 0.5 0 0 0.5 1 1.5 2 2.5 V in (V) 23 Περιεχόμενα Διαισθητική λειτουργία Χαρακτηριστικά Αντιστροφέα MOS Μεταβατική Λειτουργία Διάταξη Διάγραμμα φορτίου και Εξαγωγή Καμπύλης Μετάβασης Σημείο μετάβασης VM και προσέγγιση των VIH, VIL Επιρροή μεταβλητότητας Επιρροή τάσης Διεξοδική ανάλυση χωρητικοτήτων μεταβατικής καθυστέρησης Φαινόμενο Miller Εξόρυξη μεγεθών Ανάλυση χωρητικοτήτων Μεταβατική απόκριση Καθυστέρηση και τάση Καθυστέρηση και λόγος N/P Βελτιστοποίηση μεγεθών για ελάχιστη καθυστέρηση Επιρροή χρόνου ανόδου/καθόδου Κατανάλωση ενέργειας Δυναμική Στατική Διαρροής 24 12

Χαρακτηριστική και Κέρδος συναρτήσει της Τάσης 2.5 0.2 2 0.15 (V) 1.5 1 (V) 0.1 0.5 0.05 0 0 0.5 1 1.5 2 2.5 V (V) in g = -1 0 0 0.05 0.1 0.15 0.2 V (V) in 25 Περιεχόμενα Διαισθητική λειτουργία Χαρακτηριστικά Αντιστροφέα MOS Μεταβατική Λειτουργία Διάταξη Διάγραμμα φορτίου και Εξαγωγή Καμπύλης Μετάβασης Σημείο μετάβασης VM και προσέγγιση των VIH, VIL Επιρροή μεταβλητότητας Επιρροή τάσης Διεξοδική ανάλυση χωρητικοτήτων μεταβατικής καθυστέρησης Φαινόμενο Miller Εξόρυξη μεγεθών Ανάλυση χωρητικοτήτων Μεταβατική απόκριση Καθυστέρηση και τάση Καθυστέρηση και λόγος N/P Βελτιστοποίηση μεγεθών για ελάχιστη καθυστέρηση Επιρροή χρόνου ανόδου/καθόδου Κατανάλωση ενέργειας Δυναμική Στατική Διαρροής 26 13

Παρένθεση Φαινόμενο Miller αδv A Β -βδv Αν έχουμε ταυτόχρονη αλλαγή κατά: αδv στην μια πλάκα -βδv στην άλλη πλάκα Τότε: Q ( a b) V A ισ = (α + β) Οπότε μπορούμε να θεωρήσουμε μια ισοδύναμη χωρητικότητα προς ένα σταθερό σημείο ως: Q ( a b) V 27 Μεταβατική Ανάλυση Κυκλώματος Αντιστροφέα Vdd Vdd M2 M4 V in 2 M1 M3 28 14

Μεταβατική Ανάλυση Κυκλώματος Αντιστροφέα Vdd Vdd M2 M4 V in w 2 M1 M3 w : χωρητικότητα διασύνδεσης 29 Μεταβατική Ανάλυση Κυκλώματος Αντιστροφέα Vdd Vdd M2 M4 V in gd1, 2 w 2 gd1, 2 : χωρητικότητα πυλών Μ1, Μ2 M1 M3 30 15

Μεταβατική Ανάλυση Κυκλώματος Αντιστροφέα Vdd Vdd M2 M4 db2 V in gd1, 2 w 2 31 M1 db1 db2, db1: χωρητικότητες διάχυσης Drain-Bulk M3 Μεταβατική Ανάλυση Κυκλώματος Αντιστροφέα Vdd Vdd M2 M4 V in gd1, 2 db2 g3 2 32 M1 db1 w g4 g3, g4: χωρητικότητες πυλών Μ3, Μ4 M3 16

Διάταξη των δυο Αντιστροφέων PMOS (9λ/2λ) V DD 0.25 mm =2l In Out Metal1 Polysilicon NMOS (3λ/2λ) GND 33 Περιεχόμενα Διαισθητική λειτουργία Χαρακτηριστικά Αντιστροφέα MOS Μεταβατική Λειτουργία Διάταξη Διάγραμμα φορτίου και Εξαγωγή Καμπύλης Μετάβασης Σημείο μετάβασης VM και προσέγγιση των VIH, VIL Φαινόμενο Miller Εξόρυξη μεγεθών Ανάλυση χωρητικοτήτων Μεταβατική απόκριση Καθυστέρηση και τάση Καθυστέρηση και λόγος N/P Βελτιστοποίηση μεγεθών για ελάχιστη καθυστέρηση Επιρροή χρόνου ανόδου/καθόδου Επιρροή μεταβλητότητας Κατανάλωση ενέργειας Επιρροή τάσης Δυναμική Διεξοδική ανάλυση χωρητικοτήτων μεταβατικής καθυστέρησης Στατική Διαρροής 34 17

Εξόρυξη μεγεθών των τρανζίστορ Οι περιοχές Drain/Source μετρώνται από το άκρη της πύλης και πέρα αν υπάρχει επαφή στην διάχυση συμπεριλαμβάνεται αν όχι (τρανζίστορ σε σειρά) τότε μόνο την περιοχή μεταξύ των πυλών πολύ-πυριτίου Μετράμε σε λ: Εδώ 2λ = 0.25 λ = 0.125 W/L AD (μm 2 ) PD (μm) AS (μm 2 ) PS (μm) NMOS 0.375/0.25 0.3 (19λ 2 ) 1.875 (15λ) 0.3 (19λ 2 ) 1.875 (15λ) PMOS 1.125/0.25 0.7 (45λ 2 ) 2.375 (19λ) 0.7 (45λ 2 ) 2.375 (19λ) 35 Χωρητικότητες Διεργασία 0.25μm Έτσι, συνολικά οι χωρητικότητες έχουν ως εξής: GS = GS + GSO GD = GD + GDO GB = GB (όταν είναι το τρανζίστορ σβηστό) SB = Sdiff DB = ddiff Παρακάτω παραθέτονται χαρακτηριστικές τιμές για τις σχετικές παραμέτρους σε διεργασία 0.25μm. 36 18

Χωρητικότητα Ένωσης pn Για μεγάλες διαφοροποιήσεις της τάσης, ΔVD, έχουμε: eq Q V j D Qj( V V high high ) Q( V Vlow low ) K eq j0 Όπου το K eq υπολογίζεται ως: K eq ( V high m 0 V )(1 m) low ( 0 V ) 1m high ( 0 V ) 1m low 37 Υπολογισμός Κeq K eq ( V high m 0 V )(1 m) low ( 0 V 1m high ( 0 V 1m low Παράμετροι (Vhigh, Vlow) Αποτέλεσμα NMOS 10 Κάθετη m = 0.5, φ = 0.9 (-2.5, -1.25) 0.57 Πλευρική m = 0.44, φ= 0.9 (-2.5, -1.25) 0.61 NMOS 01 Κάθετη m = 0.5, φ = 0.9 (-1.25, 0) 0.79 Πλευρική m = 0.44, φ= 0.9 (-1.25, 0) 0.81 PMOS 10 Κάθετη m = 0.48, φ = 0.9 (-1.25, 0) 0.79 Πλευρική m = 0.32, φ = 0.9 (-1.25, 0) 0.86 PMOS 01 Κάθετη m = 0.48, φ = 0.9 (-2.5, -1.25) 0.59 Πλευρική m = 0.32, φ = 0.9 (-2.5, -1.25) 0.7 ) ) 38 19

Περιεχόμενα Διαισθητική λειτουργία Χαρακτηριστικά Αντιστροφέα MOS Μεταβατική Λειτουργία Διάταξη Διάγραμμα φορτίου και Εξαγωγή Καμπύλης Μετάβασης Σημείο μετάβασης VM και προσέγγιση των VIH, VIL Φαινόμενο Miller Εξόρυξη μεγεθών Ανάλυση χωρητικοτήτων Μεταβατική απόκριση Καθυστέρηση και τάση Καθυστέρηση και λόγος N/P Βελτιστοποίηση μεγεθών για ελάχιστη καθυστέρηση Επιρροή χρόνου ανόδου/καθόδου Επιρροή μεταβλητότητας Κατανάλωση ενέργειας Επιρροή τάσης Δυναμική Διεξοδική ανάλυση χωρητικοτήτων μεταβατικής καθυστέρησης Στατική Διαρροής 39 Ανάλυση της Χωρητικότητας Αναλύουμε τις συνιστώσες της χωρητικότητας L Χωρητικότητα Έκφραση Τιμή (ff),10 Τιμή (ff), 01 gd1 2 GDO n W n 0.23 0.23 gd2 2 GDO p W p 0.61 0.61 db1 K eqp J AD n + K eqswn JSW PDn db2 K eqp J AD p + K eqswp JSW PDp 0.66 0.90 1.5 1.15 g3 (GDO n + GSO n ) W n + ox W n L n 0.76 0.76 g4 (GDO p + GSO p ) W p + ox W p L p 2.28 2.28 w Από Εξόρυξη 0.12 0.12 L Σ 6.1 6.0 40 20

Περιεχόμενα Διαισθητική λειτουργία Χαρακτηριστικά Αντιστροφέα MOS Μεταβατική Λειτουργία Διάταξη Διάγραμμα φορτίου και Εξαγωγή Καμπύλης Μετάβασης Σημείο μετάβασης VM και προσέγγιση των VIH, VIL Επιρροή μεταβλητότητας Επιρροή τάσης Διεξοδική ανάλυση χωρητικοτήτων μεταβατικής καθυστέρησης Φαινόμενο Miller Εξόρυξη μεγεθών Ανάλυση χωρητικοτήτων Μεταβατική απόκριση Καθυστέρηση και τάση Καθυστέρηση και λόγος N/P Βελτιστοποίηση μεγεθών για ελάχιστη καθυστέρηση Επιρροή χρόνου ανόδου/καθόδου Κατανάλωση ενέργειας Δυναμική Στατική Διαρροής 41 Μεταβατική Απόκριση (TRAN) 3 2.5? (V) 2 1.5 1 t plh t phl t p = 0.69 L (R eqn +R eqp )/2 0.5 0-0.5 0 0.5 1 1.5 2 2.5 t (sec) x 10-10 42 21

Περιεχόμενα Διαισθητική λειτουργία Χαρακτηριστικά Αντιστροφέα MOS Μεταβατική Λειτουργία Διάταξη Διάγραμμα φορτίου και Εξαγωγή Καμπύλης Μετάβασης Σημείο μετάβασης VM και προσέγγιση των VIH, VIL Επιρροή μεταβλητότητας Επιρροή τάσης Διεξοδική ανάλυση χωρητικοτήτων μεταβατικής καθυστέρησης Φαινόμενο Miller Εξόρυξη μεγεθών Ανάλυση χωρητικοτήτων Μεταβατική απόκριση Καθυστέρηση και τάση Καθυστέρηση και λόγος N/P Βελτιστοποίηση μεγεθών για ελάχιστη καθυστέρηση Επιρροή χρόνου ανόδου/καθόδου Κατανάλωση ενέργειας Δυναμική Στατική Διαρροής 43 Καθυστέρηση συναρτήσει της Τάσης 5.5 5 4.5 t p (normalized) 4 3.5 3 2.5 2 1.5 44 1 0.8 1 1.2 1.4 1.6 1.8 2 2.2 2.4 V (V) DD 22

Περιεχόμενα Διαισθητική λειτουργία Χαρακτηριστικά Αντιστροφέα MOS Μεταβατική Λειτουργία Διάταξη Διάγραμμα φορτίου και Εξαγωγή Καμπύλης Μετάβασης Σημείο μετάβασης VM και προσέγγιση των VIH, VIL Επιρροή μεταβλητότητας Επιρροή τάσης Διεξοδική ανάλυση χωρητικοτήτων μεταβατικής καθυστέρησης Φαινόμενο Miller Εξόρυξη μεγεθών Ανάλυση χωρητικοτήτων Μεταβατική απόκριση Καθυστέρηση και τάση Καθυστέρηση και λόγος N/P Βελτιστοποίηση μεγεθών για ελάχιστη καθυστέρηση Επιρροή χρόνου ανόδου/καθόδου Κατανάλωση ενέργειας Δυναμική Στατική Διαρροής 45 Λόγος W των PMOS και NMOS 5 x 10-11 4.5 tplh tphl tp b = W p /W n t p (sec) 4 3.5 3 1 1.5 2 2.5 3 3.5 4 4.5 5 b 46 23

Περιεχόμενα Διαισθητική λειτουργία Χαρακτηριστικά Αντιστροφέα MOS Μεταβατική Λειτουργία Διάταξη Διάγραμμα φορτίου και Εξαγωγή Καμπύλης Μετάβασης Σημείο μετάβασης VM και προσέγγιση των VIH, VIL Φαινόμενο Miller Εξόρυξη μεγεθών Ανάλυση χωρητικοτήτων Μεταβατική απόκριση Καθυστέρηση και τάση Καθυστέρηση και λόγος N/P Βελτιστοποίηση μεγεθών για ελάχιστη καθυστέρηση Επιρροή χρόνου ανόδου/καθόδου Επιρροή μεταβλητότητας Κατανάλωση ενέργειας Επιρροή τάσης Δυναμική Διεξοδική ανάλυση χωρητικοτήτων μεταβατικής καθυστέρησης Στατική Διαρροής 47 Βελτιστοποίηση μεγεθών για Υψηλή Απόδοση In Out L Σε πολλές πρακτικές περιπτώσεις πρέπει να οδηγήσουμε ένα σήμα σε σημαντικές χωρητικότητες: έξοδοι (pads) του κυκλώματος σήματα ενεργοποίησης πολλαπλών bit, π.χ. 32, 64 bit δέντρα ρολογιού που οδηγούν χιλιάδες καταχωρητές Χρειαζόμαστε έναν αλγόριθμο/ευριστικό ενίσχυσης τέτοιων διατάξεων 48 24

Βελτιστοποίηση μεγεθών για Υψηλή Απόδοση Γενικεύουμε τα συμπεράσματα για τον αντιστροφέα: οι χωρητικότητες στην έξοδο μπορούν να διαχωριστούν σε: εσωτερικές: εγγενής χωρητικότητες της πύλης, δηλ. χωρητικότητες διάχυσης d, s χωρητικότητες επικάλυψης gd με το σχετικό φαινόμενο Miller εξωτερικές: εξωγενής χωρητικότητες της πύλης, δηλ. χωρητικότητες συνδέσεων φορτίο επόμενων πυλών (fan-out) Έτσι, με βάση την ισοδύναμη αντίσταση των τρανζίστορ, για μια πλήρως συμμετρική πύλη: ext t p 0.69Req ( int ext ) 0.69Reqint(1 ) t p0(1 όπου t p0 η καθυστέρηση ενός αντιστροφέα χωρίς φορτίο int ext int ) 49 Βελτιστοποίηση μεγεθών για Υψηλή Απόδοση Για πύλη μεγέθους S, δηλ. W = S.W min, L = L min Συνεπώς, μεγαλώνοντας το S: t p όταν ext της ίδιας τάξης μεγέθους με το S.intref οδηγεί σε μεγαλύτερη καθυστέρηση Αυτό-φόρτωση Αυτό-φόρτωση ονομάζουμε την περίπτωση που η καθυστέρηση της πύλης κυριαρχείται από εγγενής χωρητικότητες του εαυτού της Επιπλέον βλέπουμε ότι για αρκετά μεγάλο S η καθυστέρηση της πύλης τείνει στο t p0 Η δεύτερη μορφή της έκφρασης καθυστέρησης χρησιμοποιεί: t p0 ext ext f ( 1 ) t p0(1 ) t p0(1 ) S int intref f : λόγος μεγέθους εξωτερικής χωρητικότητας προς την χωρητικότητα της πύλης γ: σχέση μεγέθους πύλης και εγγενής χωρητικότητας int όπου: g, f ext g 50 25

Μέγεθος και Καθυστέρηση 3.8 x 10-11 3.6 3.4 3.2 ( για σταθερό φορτίο) L int ext t p (sec) 3 2.8 2.6 2.4 2.2 Αυτό-φόρτωση: Κυριαρχούν οι εγγενής χωρητικότητες 2 2 4 6 8 10 12 14 S 51 Σχεδίαση για Υψηλή Απόδοση Έλεγχος των παρασιτικών χωρητικοτήτων Όσο μικρότερες είναι εφικτό Μεγάλα μεγέθη τρανζίστορ Αυτό-φόρτωση: Περίπτωση όπου η καθυστέρηση της πύλης κυριαρχείται από τις παρασιτικές χωρητικότητες των τρανζίστορ που την απαρτίζουν Δηλαδή από την εγγενή χωρητικότητα της διάχυσης Προσοχή στην αυτό-φόρτωση Όταν μια πύλη ισχύει η αυτό-φόρτωση δεν βοηθάει να μεγαλώσουμε το μέγεθος των τρανζίστορ Μεγαλώνουμε μέχρι η εγγενής χωρητικότητα να είναι της ίδιας τάξη με την εξωτερική! Μεγαλύτερη τάση; Αύξηση της τάσης; 52 26

Ελάχιστη Καθυστέρηση στην οδήγηση χωρητικότητας In Out 1 2 N L Στην παραπάνω λοιπόν γενική περίπτωση η συνολική καθυστέρηση InOut είναι: L t p = t p1 + t p2 + + t pn F Και για την πύλη j ισχύει: g(1) g( j1) f j t p( j) t p0( 1 ) t p0(1 ) Άρα: 53 t p t N t g( j) Όπου f j ο λόγος των μεγεθών των πυλών j και j+1 p0 p( j) και στόχος είναι να ελαχιστοποιηθεί το t p j1 Βέλτιστη κλιμάκωση των μεγεθών, f, και καθυστέρηση Η εξίσωση που είδαμε έχει (n-1) αγνώστους: είτε f(j), για j > 1 είτε g(j), για j > 1 t N N g( j1) p0 t p( j) t p0(1 ) j1 j1 g ( j) Για ελάχιστη καθυστέρηση (ν-1 παράγωγοι): ( 1) L g j g( j) 2... g( N ) t p g( j) g( j1) Συνεπώς, για ελάχιστη καθυστέρηση θέλουμε έναν σταθερό λόγο μεγεθών για όλες τις πύλες: f N L g(1) N F 1 Όπου η βέλτιστη καθυστέρηση είναι: t p Nt (1 p0 N F ) 54 27

Παράδειγμα Έστω L = 8 1 In Out 1 1 f f 2 L = 8 1 Έχουμε 3 συνολικά στάδια στα οποία θέλουμε να διαμοιραστεί το 8. 1, άρα: 3 2 f 8 2 t p 3t p0(1 ) 9t p0 1 55 Για να βρούμε τον βέλτιστο αριθμό σταδίων, N: Θεωρούμε την παράγωγο dt p /df και την θέτουμε 0 για να βρούμε το Ν t p N (1 F t N p F ln F Nt p0 ) F 0 f N Για γ = 0 : t p f f t p0 f ln F ln f 1 f 2 ln f e ( 1 / f ) 0 e 2.71828, N ln F 56 28

Αριθμητική επίλυση με γ!= 0 f opt = 3.6 για =1 57 Καθυστέρηση και γ!= 0 Με =0 Me =1 60.0 u/ln(u) 40.0 x=10,000 x=1000 20.0 x=100 x=10 0.0 1.0 3.0 5.0 7.0 u 58 29

Παράδειγμα Ενίσχυσης N f t p 1 64 1 64 65 1 8 64 2 8 18 1 4 16 64 3 4 15 1 2.8 8 22.6 64 4 2.8 15.3 59 Η επίδραση της Ενίσχυσης F Χωρίς Ενίσχυση Δύο επίπεδα Αλυσίδα Αντιστροφέων 10 ; ; ; 100 ; ; ; 1000 ; ; ; 10000 ; ; ; Υπολογίστε τις τιμές του πίνακα 60 30

Η επίδραση της Ενίσχυσης F Χωρίς Ενίσχυση Δύο επίπεδα Αλυσίδα Αντιστροφέων 10 11 8.3 8.3 100 101 22 16.5 1000 1001 65 24.9 10000 10001 202 33.1 t p10 (2ηστήλη) = t p0 (1 + 10/1) = 11 t t p10 (3ηστήλη) = t p0 (1 + 3.16/1 + 1 + 10/3.16) = 8.32 N N g( j1) p0 t p( j) t p0(1 ) j1 j1 g ( j) t p1000 (4ηστήλη): N = 5, f = 3.98, t p1000 = 5(1 + 3.98) = 24.9 t p10000 (4ηστήλη): N = 7, f = 3.72, t p10000 = 7(1 + 3.72) = 33.1 t p t p Nt (1 p0 F ) N 61 Παράδειγμα με ενδιάμεσες διακλαδώσεις Ποια τα μεγέθη g1, g2, g3; In 1 2.52 6.35 Out 4 1 2 3 g 2 4g 3 64 L g1 g1 g 2 g3 g3 62 L 31

Περιεχόμενα Διαισθητική λειτουργία Χαρακτηριστικά Αντιστροφέα MOS Μεταβατική Λειτουργία Διάταξη Διάγραμμα φορτίου και Εξαγωγή Καμπύλης Μετάβασης Σημείο μετάβασης VM και προσέγγιση των VIH, VIL Επιρροή μεταβλητότητας Επιρροή τάσης Διεξοδική ανάλυση χωρητικοτήτων μεταβατικής καθυστέρησης Φαινόμενο Miller Εξόρυξη μεγεθών Ανάλυση χωρητικοτήτων Μεταβατική απόκριση Καθυστέρηση και τάση Καθυστέρηση και λόγος N/P Βελτιστοποίηση μεγεθών για ελάχιστη καθυστέρηση Επιρροή χρόνου ανόδου/καθόδου Κατανάλωση ενέργειας Δυναμική Στατική Διαρροής 63 Επιρροή του Χρόνου Ανόδου/Καθόδου 0.35 0.3 t phl (nsec) 0.25 0.2 0.15 0 0.2 0.4 0.6 t rise (nsec) 0.8 1 t i p t i step t i1 step 64 32

Περιεχόμενα Διαισθητική λειτουργία Χαρακτηριστικά Αντιστροφέα MOS Μεταβατική Λειτουργία Διάταξη Διάγραμμα φορτίου και Εξαγωγή Καμπύλης Μετάβασης Σημείο μετάβασης VM και προσέγγιση των VIH, VIL Φαινόμενο Miller Εξόρυξη μεγεθών Ανάλυση χωρητικοτήτων Μεταβατική απόκριση Καθυστέρηση και τάση Καθυστέρηση και λόγος N/P Βελτιστοποίηση μεγεθών για ελάχιστη καθυστέρηση Επιρροή χρόνου ανόδου/καθόδου Επιρροή μεταβλητότητας Κατανάλωση ενέργειας Επιρροή τάσης Δυναμική Διεξοδική ανάλυση χωρητικοτήτων μεταβατικής καθυστέρησης Στατική Διαρροής 65 Κατανάλωση Ενέργειας Ποιοι είναι οι παράγοντες κατανάλωσης; Δυναμική Ενέργεια φόρτωση και εκφόρτωση των κόμβων του κυκλώματος τοπικές και παρασιτικές χωρητικότητες Στατική Ενέργεια κατανάλωση κατά την μετάβαση μιας πύλης, όπου δημιουργείται στιγμιαία μονοπάτι από την τάση στην γείωση Ενέργεια Διαρροής ρεύματα διαρροής των τρανζίστορ, και σχετικών διόδων 66 33

Δυναμική Ενέργεια και Κατανάλωση Vdd Vin Vout L P dyn 2. f0 1. L. VDD Μετάβαση 01 : απαιτείται εξωτερική ενέργεια Ενέργεια/μετάβαση = L. Vdd 2 Ενέργεια που αποθηκεύεται στον πυκνωτή = ½. L. Vdd 2 Ενέργεια που εκλύεται ως θερμότητα = ½. L. Vdd 2 Ισχύς = (Ενέργεια/μετάβαση). f = L. Vdd 2. f Δραστηριότητα α = % μεταβάσεων σε Ν κύκλους 67 Επιλογή βέλτιστου μεγέθους για ενέργεια; In Out g1 1 f ext vdd (V) 4 3.5 3 2.5 2 1.5 1 F=1 2 V DD =f(f) 5 10 20 normalized energy 1.5 1 0.5 E/E ref =f(f) 0.5 68 0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7 f f 34

Στατική Ενέργεια στατικό ρεύμα Vd d Vin Vout L 0.15 IVDD (ma) 0.10 0.05 0.0 1.0 2.0 3.0 Vin (V) 4.0 5.0 69 Στατική Ενέργεια στατικό ρεύμα 8 7 6 5 Vdd =3.3 P norm 4 3 Vdd =2.5 2 1 Vdd =1.5 0 0 1 2 3 4 5 t /t sin sout Αν t r =~t f, τότε η στατική κατανάλωση ελαχιστοποιείται Επίσης, είναι αντιστρόφως ανάλογη με την τάση 70 35

Ενέργεια Διαρροής Ρεύμα διαρροής Vdd I Dleakage e V gs Vout Drain Junction Leakage Sub-Threshold urrent Ο χειρισμός του ρεύματος διαρροής είναι από τα Sub-Threshold urrent Dominant Factor σημαντικότερα προβλήματα στην σημερινή σχεδίαση!!! 71 Συμπεράσματα ως προς την Κατανάλωση βέλτιστο μέγεθος για ενέργεια < βέλτιστο μέγεθος για απόδοση η δυναμική ισχύς είναι ~ Vdd 2 ενώ η καθυστέρηση με Vdd [t p = Vdd(1- e -t/r )] η κλιμάκωση της τάσης είναι σημαντικός παράγοντας κέρδους ενέργειας για μια πύλη, τεχνολογία και έναν αντιστροφέα μπορεί να υπολογιστεί ένα βέλτιστο Vdd, έτσι ώστε EDP ελάχιστο τέτοιες μελέτες καθορίζουν συνήθως την ονομαστική τάση Το ρεύμα διαρροής αποτελεί μεγάλη πρόκληση νέες τεχνικές δοκιμάζονται και εφαρμόζονται σήμερα multi-vt τεχνολογίες, power gating 72 36