4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 4.1 Εισαγωγή Οι τελεστικοί ενισχυτές είναι ηλεκτρονικές συσκευές μικρής ισχύος οι οποίες χρησιμοποιούνται για την επεξεργασία ασθενών αναλογικών σημάτων. Επεξεργασίες όπως ενίσχυση σήματος, πρόσθεση ή αφαίρεση σημάτων, ολοκλήρωση ή παραγώγηση σημάτων και άλλες. Στο σχήμα 4.1 παρουσιάζεται το σύμβολο και η δομή ενός τελεστικού ενισχυτή. (α) αρνητική είσοδος d θετική είσοδος 0 e 0 e 0 Z πολύ μεγάλη (ΜΩ ή μεγαλύτερη) (β) cc cc έξοδος o Z ο πολύ μικρή (75Ω ή μικρότερη) (γ) Σχήμα 4.1 Τελεστικός ενισχυτής. α) Σύμβολο. β) Ιδανικός τελεστικός ενισχυτής. γ) Εικόνα τελεστικού.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 194 Οι διάφοροι τύποι τελεστικών ενισχυτών οι οποίοι χρησιμοποιούνται για την υλοποίηση των κυκλωμάτων ελέγχου διατάξεων βιομηχανικών ηλεκτρονικών είναι οι ακόλουθοι : 1. Αναλογικός ενισχυτής (Proportonal Operaton Amplfer) α) Σε αντιστρέφουσα συνδεσμολογία f f 1 d 0V 0A cc cc o Σχήμα 4. Τελεστικός αναλογικός ενισχυτής σε αντιστρέφουσα συνδεσμολογία. Από το παραπάνω κύκλωμα προκύπτουν οι ακόλουθες σχέσεις:, =, o f f 1 f (4.1) Κατά συνέπεια η συνάρτηση μεταφοράς είναι: Συνάρτηση μεταφοράς o f όπου f 1 κέρδος του ενισχυτή (4.) 1 β) Σε μη αντιστρέφουσα συνδεσμολογία d 0 0 cc cc 1 f f o Σχήμα 4.3 Τελεστικός αναλογικός ενισχυτής σε μή αντιστρέφουσα συνδεσμολογία.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 195 Από το παραπάνω κύκλωμα προκύπτουν οι ακόλουθες σχέσεις: =, = ο o 1 f 1 1+ f 1 f Κατά συνέπεια η συνάρτηση μεταφοράς είναι: (4.3) Συνάρτηση μεταφοράς 1 1 f f 1 f όπου 1 1 1 κέρδος ενισχυτή (4.4) Παράδειγμα 4.1 Να σχεδιαστεί ένας αναλογικός ενισχυτής σε αντιστρέφουσα συνδεσμολογία του οποίου η είσοδος είναι sn156.64t και να έχει κέρδος ενίσχυσης. Λύση Σύμφωνα με την συνάρτηση (4.) προκύπτει το ακόλουθο κύκλωμα. Οι κυματομορφές εισόδου εξόδου είναι οι παρακάτω:

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 196 Παράδειγμα 4. Να σχεδιαστεί ένας αναλογικός ενισχυτής σε μη αντιστρέφουσα συνδεσμολογία του οποίου η είσοδος είναι sn156.64t και να έχει κέρδος ενίσχυσης. Λύση Σύμφωνα με την συνάρτηση (4.4) προκύπτει το ακόλουθο κύκλωμα. Οι κυματομορφές εισόδου εξόδου είναι οι παρακάτω:

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 197. Ακόλουθος ή απομονωτής τάσης (follower, buffer) Ο ακόλουθος τάσης είναι ένας τελεστικός ενισχυτής ο οποίος χρησιμοποιείται ως απομονωτής (buffer) μεταξύ κυκλωμάτων υψηλής και μικρής χαρακτηριστικής αντίστασης και έχει μοναδιαίο κέρδος. Στο σχήμα 4.4 παρουσιάζεται το κύκλωμα του ακόλουθου τάσης. cc cc o Σχήμα 4.4 Ακόλουθος ή απομονωτής τάσης. Από το παραπάνω κύκλωμα προκύπτει η ακόλουθη συνάρτηση μεταφοράς: o ά ά 1 (4.5) Παράδειγμα 4.3 Να σχεδιαστεί ένας απομονωτής τάσης σε μη αντιστρέφουσα συνδεσμολογία του οποίου η είσοδος είναι ένας τετραγωνικός παλμός πλάτους 1 V και συχνότητας 4 khz. Λύση Το κύκλωμα και οι κυματομορφές παρουσιάζονται παρακάτω.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 198 Παράδειγμα 4.4 Για το παρακάτω κύκλωμα να υπολογιστεί η τάση εξόδου. Λύση Από το παραπάνω κύκλωμα προκύπτουν οι ακόλουθες σχέσεις: 8 10 V o 1 Επομένως οι κυματομορφές του κυκλώματος είναι οι ακόλουθες:

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 199 3. Ενισχυτής διαφοράς(dfferental amplfer) Ο ενισχυτής διαφοράς στην έξοδό του παρέχει την διαφορά μεταξύ των δύο σημάτων εισόδου. Επίσης, έχει την δυνατότητα ενίσχυσης της διαφοράς ή ενίσχυση των δύο σημάτων εισόδου ξεχωριστά. f f 1 1 1 0 0 0 cc cc o g Σχήμα 4.5 Ενισχυτής διαφοράς. Από το παραπάνω κύκλωμα προκύπτουν οι ακόλουθες σχέσεις: o f f f (4.6) 1 1 f 1 (4.7) g g Αντικαθιστώντας τις σχέσεις (4.7) και (4.8) στην (4.6) προκύπτει η ακόλουθη συνάρτηση μεταφοράς του διαφορικού ενισχυτή: (4.8) ( ) ( ) f 1 g f o 1 g 1 1 (4.9) όταν f = g 1 τότε η παραπάνω σχέση γίνεται: όπου f o f = = - g 1 g 1 1 έ ά (4.10) (4.11)

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 00 Παράδειγμα 4.5 Για το παρακάτω κύκλωμα όπου 1 sn 314.16t και 6sn 314.16t να υπολογιστεί η τάση εξόδου. k f 1 1k 1k 1 V cc k V cc o Λύση Από την συνάρτηση μεταφοράς του ενισχυτή διαφοράς προκύπτει (000 1000)000 000 o ( )6sn 314.16t sn 314.16t 1sn 314.16t sn 314.16t 000 1000 1000 1000 10sn 314.16t 4. Αθροιστής σε αντιστρέφουσα συνδεσμολογία (Inertng adder) Στο σχήμα 4.6 παρουσιάζεται το κύκλωμα του αθροιστή ενισχυτή. I 1 1 f f I f =I 1+I +I3 1 I I 3 3 3 0A 0V V cc V cc o Σχήμα 4.6 Αθροιστής ενισχυτής.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 01 Από το παραπάνω κύκλωμα προκύπτουν οι ακόλουθες σχέσεις: 1 3 I 1, I, I3 1 3 (4.1) If I1 I I3 (4.13) o f If f (4.14) Αντικαθιστώντας τη (4.1) και (4.13) στην (4.15) προκύπτει η συνάρτηση μεταφοράς του αθροιστή που είναι: 1 3 f f f o f 1 3 1 3 1 3 (4.15) Σε περίπτωση που δεν χρειάζεται ενίσχυση κανένα σήμα εισόδου τότε f 1 3 και η συνάρτηση μεταφοράς γίνεται 1 3 (4.16) Παράδειγμα 4.5 Για το παρακάτω κύκλωμα να υπολογιστεί η τάση εξόδου. Λύση Από την συνάρτηση μεταφοράς f f f 8 8 8 Προκύπτει ότι o 1 3 1.5 1. 3.9V 1 3 0 10 6 Οι κυματομορφές εισόδου και εξόδου είναι οι ακόλουθες:

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 0 5. Συγκριτής Ενισχυτής (Comparator amplfer) Ένας συγκριτής ενισχυτής συγκρίνει τα δύο σήματα εισόδου του και ανάλογα το πιο από τα δύο είναι μεγαλύτερο δίνει και την κατάληλη ένδειξη (δηλ. τάση) στην έξοδό του. Η τάση εξόδου του συγκριτή κυμαίνεται μεταξύ δύο οριακών τιμών οι οποίες καθορίζονται από τις τάσεις κορεσμού του ενισχυτή, + V sat και - V sat οι οποίες είναι περίπου ίσες με τις τάσεις τροφοδοσίας του συγκεκριμένου συγκριτή (δηλ. +V cc και -V cc ). Στο σχήμα 4.7 παρουσιάζεται το κύκλωμα του συγκριτή. 1 1 I 1 cc I cc o Σχήμα 4.7 Κύκλωμα του συγκριτή. Η λειτουργία του συγκριτή έχει ως εξής: Όταν 1 τότε o V sat Όταν 1 τότε o Vsat Στο σημείο αυτό πρέπει να τονίσουμε ότι οι καταστάσεις των δύο ρευμάτων εισόδου είναι αυτό που προσδιορίζει την κατάσταση της τάσης εξόδου του συγκριτή. Γνωρίζοντας ότι 1 I 1 I τότε προκύπτουν τα ακόλουθα: 1

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 03 Όταν I1 I τότε o Vsat (4.17) Όταν I1 I τότε o Vsat (4.18) Στο σχήμα 4.8 παρουσιάζεται ένα παράδειγμα σύγκρισης δύο κυματομορφών με την χρήση ενός συγκριτή. Όπως διαπιστώνεται από το σχήμα 4.8 στις περιοχές που η τριγωνική κυματομορφή είναι μεγαλύτερη από την ημιτονοειδή τότε η τάση εξόδου του συγκριτή είναι +V sat και στις περιοχές που η ημιτονοειδή κυματομορφή είναι μεγαλύτερη από την τριγωνική τότε η τάση εξόδου είναι -V sat. 1 V 1 sat V 1 sat ωt o +V sat -V sat ωt Σχήμα 4.8 Παράδειγμα κυματομορφών εισόδου και εξόδου ενός συγκριτή. Συγκριτής με άνω και κάτω τάση επιπέδου Πολλές φορές ο συγκριτής χρησιμοποιείται ως ανιχνευτής σημείου μηδενός για να μετατρέψει μια ημιτονοειδή κυματομορφή σε τετραγωνική της ίδιας συχνότητας. Στο σχήμα 4.9 παρουσιάζεται ο συγκριτής αυτός καθώς και οι κυματομορφές του. cc ref cc o Σχήμα 4.9 Συγκριτής ως ανιχνευτής σημείου μηδενός.(συνεχίζεται) (a) Κύκλωμα.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 04 Σχήμα 4.9 Συγκριτής ως ανιχνευτής σημείου μηδενός. (β) Κυματομορφές Όμως εάν η ημιτονοειδής κυματομορφή είναι παραμορφωμένη και εσωκλείει μια αρμονική συνιστώσα υψηλής συχνότητας τότε και ο τετραγωνικός παλμός εξόδου θα είναι παραμορφωμένος όπως παρουσιάζεται στο σχήμα 4.10. Όπως φαίνεται η παραμόρφωση δημιουργείται λόγω της σύγκρισης της υψηλής συχνότητας με την μηδενική τάση γύρω από τα σημεία των 0 ο και 180 ο. Σχήμα 4.10 Παραμορφωμένη είσοδος και έξοδος λόγω της υψηλής συχνότητας συνιστώσας. Για να αποφευχθούν οι επιπλέον παλμοί γύρω από τα σημεία των 0 ο και 180 ο θα πρέπει να δημιουργηθεί μια περιοχή πάνω και κάτω από τις μηδενικές τιμές της τάσης εισόδου (δηλ. ένα πάνω κατώφλι και ένα κάτω κατώφλι) έτσι ώστε να αποφευχθεί προς σύγκριση η υψηλής συχνότητα συνιστώσα. Η προς αποφυγή περιοχή σύγκρισης ονομάζεται ζώνη υστέρησης. Στο σχήμα 4.11 παρουσιάζεται ένας συγκριτής με ζώνη υστέρησης.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 05 V cc ref 1 V cc o UT Σχήμα 4.11 Συγκριτής με ζώνη υστέρησης. Όπως φαίνεται και από το σχήμα 4.11 ένα μέρος της τάσης εξόδου εφαρμόζεται στην θετική είσοδο του ενισχυτή. Όταν o V sat, τότε η τάση της θετικής εισόδου ονομάζεται τάση άνω κατωφλίου (Upper Threshold, UT ) και δίνεται από την ακόλουθη σχέση : V UT = +Vsat 1+ (4.19) Για τιμές της τάσης VUT, η τάση στην (+) είσοδο είναι μεγαλύτερη της τάσης στην (-), και έτσι η o να είναι μανδαλωμένη στην τιμή +V sat. Εάν η γίνει λίγο μεγαλύτερη από την τάση V UT τότε η πολικότητα της τάσης a αντιστρέφεται και τότε η τάση o αρχίζει να μειώνεται. Επομένως, η ανάδραση της τάσης στη θετική είσοδο είναι μικρότερη και κατά συνέπεια η a να γίνεται μεγαλύτερη. Στη συνέχεια η o μειώνεται πολύ γρήγορα ακόμη περισσότερο έως ότου φθάσει στην τιμή Vsat. Το κύκλωμα βρίσκεται με ευστάθεια στην κατάσταση του ακόλουθου σχήματος: V cc ref cc 1 o LT Σχήμα 4.1 Συγκριτής με ζώνη υστέρησης. Όταν o sat V η τάση η οποία εφαρμόζεται στην (+) είσοδο του ενισχυτή ονομάζεται τάση κάτω επιπέδου και δίνεται από την ακόλουθη σχέση: V LT = (-V sat ) 1+ (4.0)

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 06 Στην περίπτωση αυτή LT 0. Επομένως, o θα παραμείνει στην τάση -V sat για τιμές VLT. Όταν η είναι μικρότερη της τάσης V LT τότε η τάση εξόδου θα πάρει τη τιμή +V sat πάλι. Στο σχήμα 4.13 παρουσιάζεται ένα κύκλωμα συγκριτή με υστέρηση για την εξάλειψη του προβλήματος παραμόρφωσης του σχήματος 4.10. Επειδή η κυμάτωση της παραμόρφωσης είναι 3 Volts και η τάση τροφοδοσίας 1 V από τις σχέσεις (4.19) και (4.0) προκύπτει ότι οι τιμές των αντιστάσεων πρέπει να είνα 1 100k και 33.3k (α) Σχήμα 4.13 Συγκριτής υστέρησης 6 V με πάνω και κάτω κατώφλι 3V. (α)κύκλωμα συγκριτή με υστέρηση.(συνεχίζεται) 15V Vn 0V Vref -15V 15V Vo V(V4:+) -V(U3:PIN) 0V SEL>> -15V 0s 10ms 0ms 30ms 40ms 50ms 60ms V(:) Tme (β) Σχήμα 4.13 Συγκριτής υστέρησης 6 V με πάνω και κάτω κατώφλι 3V. (β) Κυματομορφές εισόδου, τάση θετικής εισόδου ref, τάση εξόδου o.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 07 Στο σχήμα 4.14 παρουσιάζεται μια άλλη εναλλακτική λύση συγκριτή με υστέρηση όπου χρησιμοποιούνται δύο συγκριτές μαζί με ένα S flp-flop και δημιουργούν μια ζώνη υστέρησης των 6 V έτσι ώστε να αποφευχθεί ο επηρεασμός του υψηλής συχνότητας θορύβου από την τάση εξόδου. (α) (β) (γ) Σχήμα 4.14 Τεχνική υστέρησης με S S flp-flop. α) Κύκλωμα υστέρησης. β) Τάση εισόδου. γ) Τάση εξόδου.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 08 6. Ολοκληρωτής ενισχυτής (Integrator amplfer) Στο σχήμα 4.15 παρουσιάζεται το κύκλωμα του ολοκληρωτή τελεστικού ενισχυτή. C c d 0 0 V cc V cc o Σχήμα 4.15 Κύκλωμα ολοκληρωτή. Από το σχήμα 4.14 προκύπτουν οι ακόλουθες σχέσεις: d =0 =- e =0 C (4.1) = (4.) Cd dt C C d C dt o (4.3) Χρησιμοποιώντας τις παραπάνω σχέσεις προκύπτει η ακόλουθη συνάρτηση μεταφοράς του ολοκληρωτή: Cd -1 dt C όπου τ = C = χρόνος ολοκλήρωσης o =- o = dt (4.4) Στο σχήμα 4.16 παρουσιάζεται ένα παράδειγμα κυματομορφών εισόδου και εξόδου ενός ολοκληρωτή. V o t t1 t t V sat V cc

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 09 Σχήμα 4.16 Παράδειγμα τάσης εισόδου και τάσης εξόδου ενός ολοκληρωτή. Παράδειγμα 4.6 Για το παρακάτω κύκλωμα ολοκληρωτή να σχεδιαστεί η τάση εξόδου. C 0.01F c 10 k 0 10 100s 5V 100s 0 10 o Λύση Από τα δεδομένα του κυκλώματος προκύπτει ότι ο ρυθμός αύξησης της τάσης εξόδου είναι V V 5 V t C (10 k )(0.01 F) o 50 mv/ s Επίσης, από την στιγμή που εφαρμοστεί ο παλμός των 100μs στην είσοδο του ολοκληρωτή η τάση από 0V μετά από 100μs θα φθάσει τα 5V V o ( 50 mv/ s)(100μs) 5V 5V 0 o 0 t t 5V 100s 00s V sat 10V 300s

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 10 7. Διαφοριστής (Dfferentator amplfer) Στο σχήμα 4.17 παρουσιάζεται το κύκλωμα του διαφοριστή τελεστικού ενισχυτή. c C 0 V cc 0 V cc o Σχήμα 4.17 Κύκλωμα Διαφοριστή. Από το σχήμα 4.17 προκύπτουν οι ακόλουθες σχέσεις: d =0 c = e =0 (4.5) c (4.6) c d C dt c (4.7) o = (4.8) Χρησιμοποιώντας τις παραπάνω σχέσεις προκύπτει η ακόλουθη συνάρτηση μεταφοράς του διαφοριστή: d C dt o (4.9) Στο σχήμα 4.18 παρουσιάζονται ένα παράδειγμα κυματομορφών εισόδου και εξόδου ενός διαφοριστή. t o t 1 t t3 t4 t Σχήμα 4.18 Παράδειγμα τάσης εισόδου και τάσης εξόδου ενός διαφοριστή.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 11 Παράδειγμα 4.7 Να σχεδιαστεί ένας διαφοριστής ο οποίος να μετατρέπει ένα τριγωνικό παλμό πλάτους 5V και συχνότητας 5 khz σε τετραγωνικό παλμό πλάτους 10V και ίδιας συχνότητας. Λύση Ο ρυθμός αύξησης της τάσης εισόδου είναι d dt 10V 100s Αφού θέλουμε η τάση εξόδου να έχει πλάτος 10V τότε χρησιμοποιώντας μια αντίσταση των 10kΩ η τιμή του πυκνωτή θα είναι d dt 10V 100s 10 10000C 10000 C ή C 0.01 F Παρακάτω παρουσιάζεται το κύκλωμα του διαφοριστή καθώς και οι κυματομορφές εισόδου. εξόδου 00s C 0.01F 5 5 10000 10 10 o 4. P, I, PD, PI, PID Ελεγκτές Στο σχήμα παρουσιάζεται το δομικό διάγραμμα ενός συστήματος αυτομάτου ελέγχου. Όπως διαπιστώνεται από το σχήμα 4.19 η μεταβλητή f e αντιπροσωπεύει το σφάλμα παρακολούθησης, δηλαδή την διαφορά μεταξύ της τιμής της επιθυμητής αναφοράς f r και σε εκείνη της πραγματικής εξόδου f o όπου f είναι η υπό έλεγχο μεταβλητή του συστήματος. f e (t) u(t) Σχήμα 4.19 Δομικό διάγραμμα συστήματος αυτομάτου ελέγχου με μια ανάδραση.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 1 Στα σχήματα 4.0 και 4.1 παρουσιάζονται τα δομικά διαγράμματα ενός συστήματος ηλεκτρικής κίνησης και ενός συστήματος μετατροπής DC τάσης. Αναφοράς ταχύτητας ω r Σφάλμα ταχύτητας DC e Κύκλωμα u(t) + Ανόρθωση ΚΙΝΗΤΗΡΑΣ - ελέγχου Ανάδραση ταχύτητας ω m Τάση δικτύου Σχήμα 4.0 Δομικό διάγραμμα συστήματος αυτομάτου ελέγχου DC κινητήρα με μια ανάδραση. u(t) Σχήμα 4.1 Δομικό διάγραμμα συστήματος αυτομάτου ελέγχου μετατροπέα DC τάσης με μια ανάδραση. Όπως φαίνεται από το σχήμα 4.19 το κύκλωμα ελέγχου χρησιμοποιεί και ένα ελεγκτή για να διασφαλίσει ότι το σύστημα κλειστού βρόχου θα έχει την επιθυμητή δυναμική συμπεριφορά. Ιδανικά το σύστημα κλειστού βρόχου θα πρέπει να ικανοποιεί τα ακόλουθα κριτήρια απόδοσης: 1) Ευστάθεια του συστήματος ) Απόρριψη διαταραχών 3) Γρήγορες αποκρίσεις των ελεγχομένων μεταβλητών 4) Μηδενικό σφάλμα μόνιμης κατάστασης Στο σχήμα 4. παρουσιάζεται η έξοδος ενός συστήματος ελέγχου όπου φαίνονται οι διαταραχές, οι αποκρίσεις, το πλάτος εκτός ορίων, η ζώνη του σφάλματος και ο χρόνος αποκατάστασης του συστήματος για μια βηματική είσοδο.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 13 Σχήμα 4. Βηματική απόκριση ενός συστήματος ελέγχου. Σήμερα για την υλοποίηση συστημάτων αυτομάτου ελέγχου υπάρχουν οι ακόλουθοι βασικοί ρυθμιστές ελέγχου: 1) Αναλογικός ελεγκτής Ρ (Proportonal controller) ) Ολοκληρωτής ελεγκτής Ι (Ι-controller) (Δεν χρησιμοποιείται μόνος του) 3) Διαφορικός ελεγκτής D (D-controller) (Δεν χρησιμοποιείται μόνος του) 4) Ελεγκτής ΡΙ (PI controller) 5) Ελεγκτής PD (PD controller) 6) Ελεγκτής ΡΙD (PID controller) Χρησιμοποιώντας τους παραπάνω ελεγκτές μπορεί να επιτευχθεί η επιθυμητή απόκριση ενός συστήματος αυτομάτου ελέγχου. 1. Αναλογικός ελεγκτής Ρ (Proportonal controller) Ο ελεγκτής Ρ αποτελείται από ένα σημείο σύγκρισης όπου δημιουργείται το σφάλμα της ελεγχόμενης μεταβλητής και ένα μέλος Ρ αναλογικής συμπεριφοράς. Το κύκλωμα και το σύμβολο του ελεγκτή αυτού παρουσιάζονται στα σχήματα 4.3(α) και (β) αντίστοιχα. Θα πρέπει να σημειωθεί ότι η πρώτη βαθμίδα του σχήματος 4.3(β) αντιπροσωπεύει το σημείο σύγκρισης μεταξύ του σήματος αναφοράς και του σήματος ανάδρασης και ο αντιστροφέας χρειάζεται για την για να μετατρέψει το αρνητικό πρόσημο της εξόδου του μέλους P σε θετικό.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 14 u f e u(t) K p t (α) f o f ref k k V cc k Διαφορικός ενισχυτής ή ενισχυτής σφάλματος k f e f P ή έ έ Kpfe 1 0 k Αντιστροφέας 1 0 k u(t) Kpfe (β) Σχήμα 4.3 Αναλογικός ελεγκτής ή ελεγκτής P. α) Σύμβολο. β) Κύκλωμα μαζί με τον ενισχυτή σφάλματος. Από το σχήμα 4.3(β) προκύπτει η ακόλουθη σχέση: u(t) Kp f e (t) (4.30) όπου p κέρδος αναλογικού μέλους = f, ρυθμιζόμενη παράμετρος Εφαρμόζοντας στην σχέση (4.30) μετασχηματισμό Laplace προκύπτει η ακόλουθη συνάρτηση μεταφοράς του μέλους P: U(s) Im T(s) 0 T(s) K p ή T( j ) K p T( j ) =K p tan tan ( ) 0 F e (s) et(s) Kp T( j ) πλάτος συνάρτησης σε dbs =0 log K db p 1 1 o (4.31)

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 15 Στα σχήματα 4.4(α) και (β) παρουσιάζεται το διάγραμμα Bode και η φάση του ιδανικού P ελεγκτή και στο σχήμα 4.4(γ) απεικονίζεται η συνάρτηση μεταφοράς στο μιγαδικό επίπεδο. ά BODE ά T( j ) db o 0 0log K p log 0.1 1 ( ) 0 Im T(s) ( ) log K p ( ) e T(s) Σχήμα 4.3 Διάγραμμα Bode ιδανικού ελεγκτή P. a) Διάγραμμα Bode. β) Φάση. γ) Απεικόνιση συνάρτησης στο μιγαδικό επίπεδο.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 16. Ολοκληρωτής ελεγκτής Ι (Ι - controller) Ο ελεγκτής Ι αποτελείται από ένα σημείο σύγκρισης όπου δημιουργείται το σφάλμα της ελεγχόμενης μεταβλητής και από ένα μέλος με ολοκληρωτική συμπεριφορά (δηλαδή ολοκληρωτή ενισχυτή). Το σύμβολο και το κύκλωμα του ελεγκτή Ι παρουσιάζονται στα σχήματα 4.4(α) και (β) αντίστοιχα. Ο ρυθμός αύξησης της τάσης εξόδου είναι αναλογική του σφάλματος. u f e K u(t) T t (α) Διαφορικός ενισχυτής ή ενισχυτής σφάλματος I ή f o f ref k k V cc k k f e C 10k t Kfedt 0 Αντιστροφέας 10k t u(t) Kfedt 0 (β) Σχήμα 4.4 Ελεγκτής I. α) Σύμβολο. β) Κύκλωμα μαζί με τον ενισχυτή σφάλματος. Από το σχήμα 4.4(β) προκύπτει η ακόλουθη σχέση: όπου t 1 u(t) f (t)dt K f (t)dt V (0) C e e c 0 0 1 1 K έ ή, ρυθμιζόμενη παράμετρος C seconds T χρόνος ολοκλήρωσης C seconds V (0) αρχική τάση πυκνωτή c t (4.3)

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 17 Εφαρμόζοντας στην σχέση (4.3) μετασχηματισμό Laplace προκύπτει η ακόλουθη συνάρτηση μεταφοράς του Ι-μέλους: K U(s) K K K Im T(s) F e(s) s j ω et(s) 0 1 1 o (s) ή T( j ) =-j tan tan 90 K K (j ) πλάτος συνάρτησης= e Im 0 ω ω K (j ) 0log 0log K db 0log ω (4.33) Στα σχήματα 4.5(α) και (β) παρουσιάζεται το διάγραμμα Bode και η φάση του ιδανικού ελεγκτή I και στο σχήμα 4.5(γ) απεικονίζεται η συνάρτηση μεταφοράς στο μιγαδικό επίπεδο. ά BODE T(j ) db 0 0 o 45 db 0 dec 0.1 1 log ά o ( ) o 0 log o 90 Im T(s) ( ) πολική μορφή του T(s) K e T(s) 1 ( ) Σχήμα 4.5 Διάγραμμα Bode ιδανικού ελεγκτή Ι με Κ =1. a) Διάγραμμα Bode. β) Φάση.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 18 γ) Απεικόνιση συνάρτησης στο μιγαδικό επίπεδο. 3. Ελεγκτής ΡΙ (PI controller) Ο ελεγκτής ΡΙ αποτελείται από ένα σημείο σύγκρισης όπου δημιουργείται το σφάλμα της ελεγχόμενης μεταβλητής, από ένα μέλος με αναλογική συμπεριφορά και από ένα μέλος με ολοκληρωτική συμπεριφορά. Το σύμβολο και το κύκλωμα του PI ελεγκτή παρουσιάζονται στα σχήματα 4.5(α) και (β) αντίστοιχα. u f e T K p έ u(t) K p έ P t (α) P ή Διαφορικός ενισχυτής ή ενισχυτής σφάλματος 1 Kpfe Αθροιστής 10k f o f ref k k V cc k k f e I ή C 10k 10k u(t) Kpfe K fedt K fedt V c(0) (β) Σχήμα 4.6 Ελεγκτής PI. α) Σύμβολο. β) Κύκλωμα. Από το σχήμα 4.6(β) προκύπτει η ακόλουθη σχέση: u(t) K f (t) K f (t)dt V (0) t p e e c 0 (4.34) όπου p κέρδος αναλογικού μέλους, ρυθμιζόμενη παράμετρος κέρδος μέλους ολοκλήρωσης, ρυθμιζόμενη παράμετρος

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 19 T ό ή V (0) αρχική τάση πυκνωτή c Εφαρμόζοντας στην σχέση (4.34) μετασχηματισμό Laplace προκύπτει η ακόλουθη συνάρτηση μεταφοράς του PΙ ελεγκτή: U(s) K ps K Kp 1 Kp 1 T(s) p K ( s 1) ή T( j ) K ( j 1) F e (s) s s K s K j Kp 1 p T( j ) 0log K db ( j 1) 0log K 0log j 1 0log j K j K (4.35) 1 Im T(s) 1 1 1 1 1 tan tan tan tan et(s) K p p K Στα σχήματα 4.7(α) και (β) παρουσιάζεται το διάγραμμα Bode και η φάση του ιδανικού PI ελεγκτή. ά BODE T(j ) db T(j ) db 0 dec 0log j 0log 1 K K p 0log K ) 0 0.1 1 10 100 log ά 0 0 45 log ) 90 1 Kp T Σχήμα 4.7 Διάγραμμα Bode ιδανικού PΙ ελεγκτή. a) Διάγραμμα Bode. β) Φάση.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 0 Τέλος, στο σχήμα 4.8 παρουσιάζεται ένα σύστημα ελέγχου DC κινητήρα το οποίο χρησιμοποιεί δύο PI ελεγκτές. Σχήμα 4.8 Σύστημα ελέγχου DC κινητήρα με PI ελεγκτές. 4. Ελεγκτής PD (PD controller) Ο ελεγκτής ΡD αποτελείται από ένα σημείο σύγκρισης όπου δημιουργείται το σφάλμα της ελεγχόμενης μεταβλητής, από ένα μέλος με αναλογική συμπεριφορά και από ένα μέλος με διαφορική συμπεριφορά. Το σύμβολο και το κύκλωμα του PI ελεγκτή παρουσιάζονται στα σχήματα 4.9(α) και (β) αντίστοιχα. u f e έ D έ P u(t) K p t (α) Σχήμα 4.9 Ελεγκτής PD. (συνεχίζεται) α) Σύμβολο.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 1 P ή f o f ref k k V cc k Διαφορικός ενισχυτής ή ενισχυτής σφάλματος k f e 1 D ή d K pfe 10k 10k Αθροιστής 10k df u(t) K e pfe Kd dt C d df e Kd dt (β) Σχήμα 4.9 Ελεγκτής PD. β) Κύκλωμα. Από το σχήμα 4.9(β) προκύπτει η ακόλουθη σχέση: df (t) e u(t) Kpf e(t) Kd dt (4.36) όπου p κέρδος αναλογικού μέλους, ρυθμιζόμενη παράμετρος κέρδος μέλους παραγώγησης, ρυθμιζόμενη παράμετρος d T ό ή Εφαρμόζοντας στην σχέση (4.36) μετασχηματισμό Laplace προκύπτει η ακόλουθη συνάρτηση μεταφοράς του PD ελεγκτή: U(s) K s d T(s) p Kds K p ( 1) F e (s) Kp d d d T( j ) 0log K db p 1 0log Kp 0log 1 K p K p Kd j j K d K d T( j ) K p ( 1) K p( 1) T( j ) Kp 1 1 K K p p K p K p K K K (4.37)

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ Χρησιμοποιώντας τη σχέση 4.37 προκύπτει το διάγραμμα BODE και φάση του ιδανικού PD ελεγκτή το οποίο παρουσιάζεται στο σχήμα 4.30. ά BODE T(j ) db db 0 dec 0log K p ) 0 0.1 1 10 log ά o 90 45 log ) 0 1 Kp 10 K d Σχήμα 4.30 Διάγραμμα Bode ιδανικού PD ελεγκτή. a) Διάγραμμα Bode. β) Φάση. 5. Ελεγκτής ΡΙD (PID controller) Ο ελεγκτής PID αποτελείται από ένα σημείο σύγκρισης όπου δημιουργείται το σφάλμα της ελεγχόμενης μεταβλητή, ένα αναλογικό μέλος (Ρ), ένα μέλος ολοκλήρωσης (Ι) και ένα μέλος διαφορικής συμπεριφοράς(d). Το σύμβολο και το κύκλωμα του PID ελεγκτή παρουσιάζονται στα σχήματα 4.31(α) και (β) αντίστοιχα. έ D u f e T K έ I u(t) K p έ P t (α) Σχήμα 4.31 Ελεγκτής PID. (συνεχίζεται) α) Σύμβολο.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 3 P ή 1 U Kpfe Αθροιστής 10k f o f ref k k V cc k Διαφορικός ενισχυτής ή ενισχυτής σφάλματος k U 1 fe I ή C U 3 K fedt 10k 10k 10k U 5 u(t) df K p f e K f e dt K d dt D ή d e C d U 4 df K e d dt (β) Σχήμα 4.31 Ελεγκτής PID. β) Κύκλωμα. Ο παραπάνω PID ελεγκτής αποτελείται από πέντε τελεστικούς ενισχυτές U 1 -U 5 και λειτουργεί ως εξής: αρχικά το σήμα ανάδρασης f o (feedback sgnal) συγκρίνεται με ένα σήμα αναφοράς f ref (reference sgnal) μέσω του τελεστικού ενισχυτή σφάλματος (error Amplfer) U 1 με αποτέλεσμα στην έξοδό του να δημιουργείται το σήμα σφάλματος (f e ). Στη συνέχεια το σήμα σφάλματος f e εισέρχεται στην αρνητική είσοδο τριών διαφορικών τελεστικών ενισχυτών U, U 3 και U 4. Ο ενισχυτής U είναι ένας αναλογικός ενισχυτής ο οποίος ενισχύει το σήμα σφάλματος με μία αναλογική ενίσχυση K p = / 1. Εδώ θα πρέπει να υπενθυμίσουμε ότι ο U έχει αντιστρέφουσα συνδεσμολογία και γι αυτό τον λόγο εμφανίζεται και το αρνητικό πρόσημο στην έξοδό του. Ο τελεστικός U 3 είναι ένας ενισχυτής ολοκλήρωσης και επομένως στην έξοδό του προκύπτει το ολοκλήρωμα του σήματος σφάλματος με αρνητικό πρόσημο λόγω της αντιστρέφουσας συνδεσμολογίας. Ο ενισχυτής U 4 είναι ένας διαφορικός ενισχυτής και επομένως στην έξοδό του προκύπτει η παράγωγος του σήματος σφάλματος με αρνητικό πρόσημο λόγω της αντιστρέφουσας συνδεσμολογίας του ενισχυτή. Στην συνέχεια οι έξοδοι των ενισχυτών U -U 4 αθροίζονται μέσω

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 4 του αθροιστή U 5 έτσι ώστε στην έξοδο u(t) να προκύπτει η ολική επίδραση του PID ελεγκτή. Στο συγκεκριμένο παράδειγμα ο αθροιστής U 5 δεν παρέχει ενίσχυση στο σήμα άθροισης λόγω του ότι η αντίσταση ανάδρασης είναι ίση με τις τρεις αντιστάσεις εισόδου. Το PID σήμα u(t) εφαρμόζεται σε ένα άλλο τμήμα του συστήματος ελέγχου έτσι ώστε να επιτευχθεί η επαναφορά του συστήματος στην επιθυμητή κατάσταση. Το σήμα ανάδρασης f o μπορεί να είναι η τάση εξόδου ενός τροφοδοτικού ή η τάση μιας ταχογεννήτριας ενός ηλεκτρικού κινητήρα ή ένα οποιοδήποτε άλλο σήμα το οποίο επιθυμούμε να ελέγξουμε. Στον PID ελεγκτή το μέλος P ενισχύει το σήμα σφάλματος έτσι ώστε να επαναφέρει το ελεγχόμενο σύστημα πλησίον της επιθυμητής κατάστασης. Επειδή το μέλος P από μόνο του δεν μπορεί να μηδενίσει το σφάλμα υπάρχει το μέλος Ι το οποίο ολοκληρώνοντας το σφάλμα το ενισχύει γραμμικά έτσι ώστε να επιτευχθεί ο μηδενισμός του. Το μέλος D χρειάζεται για την γρήγορη επαναφορά του συστήματος στην επιθυμητή κατάσταση. Από το σχήμα 4.31(β) προκύπτει η ακόλουθη σχέση: u(t) K f (t) K f (t)dt K t p e e d o ή t 1 u(t) K f (t) f (t)dt T p e e d T o df e(t) dt df e(t) dt (4.38) όπου κέρδος αναλογικού μέλους, ρυθμιζόμενη παράμετρος p κέρδος μέλους ολοκλήρωσης, ρυθμιζόμενη παράμετρος κέρδος μέλους διαφόρισης, ρυθμιζόμενη παράμετρος d K T ό ή K K Td ό παραγώγησης K d p p Εφαρμόζοντας στην σχέση (4.38) μετασχηματισμό Laplace προκύπτει η ακόλουθη συνάρτηση μεταφοράς του PΙD ελεγκτή: T(s) p K d (s s ) U(s) K K ds Kps K Kd Kd p Kds e K K p d K T T s Ts 1 F (s) s s s Ts (4.39)

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 5 Εάν T Td 0 και T τότε ο PID ελεγκτής λειτουργεί ως P ελεγκτής. Εάν έ τότε ο PID ελεγκτής λειτουργεί ως PI ελεγκτής. T 0 και Εάν ο αριθμητής της σχέσης (4.39) αναλυθεί τότε τα μηδενικά του δίνονται από την ακόλουθη σχέση: d 1 4T s1, 1 1 T d T d (4.40) Και κατά συνέπεια 1 4T 1, 1 1 T d T d (4.41) Χρησιμοποιώντας τις σχέσεις (4.39)-(4.41) προκύπτει διάγραμμα BODE και φάση του ιδανικού PID ελεγκτή το οποίο παρουσιάζεται στο σχήμα 4.3. T(j ) ά BODE db 0log K db 0 dec db 0 dec log 0 0.1 1 ά 90 ( ) log 0 45 90 ( ) Σχήμα 4.3 Διάγραμμα Bode ιδανικού PΙD ελεγκτή. a) Διάγραμμα Bode. β) Φάση.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 6 Επίσης, στο σχήμα 4.33 παρουσιάζονται τα μηδενικά και οι πόλοι του PID ελεγκτή. 1 4T 1 1 T d T d Im 1 4T 1 1 T d T d e Σχήμα 4.33 Μηδενικά και πόλοι του PID ελεγκτή. 1 Εάν η συνάρτηση μεταφοράς του υπό έλεγχο σύστημα είναι της μορφής H(s) s s όπου K και o Kd ελεγχόμενου συστήματος γίνεται : Kp o τότε η συνάρτηση μεταφοράς τoυ PID ελεγκτή και του K d U(s) K H(s) F (s) s e d (4.4) Από ότι διαπιστώνεται από την σχέση (4.4) ο PID ωφελεί στη αφαίρεση πόλων που δημιουργούν αστάθεια στο σύστημα. Στον πίνακα 4.1 παρουσιάζεται η ανεξάρτητη επίδραση που μπορεί οι παράμετροι Κ p, K και K d να έχουν στο υπό έλεγχο σύστημα. Πίνακας 4.1 Επίδραση ανεξάρτητης αύξησης παραμέτρων σε ένα PID ελεγκτή Παράμετρος Χρόνος Αιχμή Χρόνος Σφάλμα Ευστάθεια ανύψωσης απόκρισης (Oershoot) αποκατάσταση ς μόνιμης κατάστασης K p Μειώνεται Αυξάνεται Μικρή αλλαγή Μειώνεται Χειροτερεύει K Μειώνεται Αυξάνεται Αυξάνεται Εξαλείφεται Χειροτερεύει K d Ελάχιστη αλλαγή Μειώνεται Μειώνεται Δεν το επηρεάζει θεωρητικά Βελτιώνεται όταν το Κ d είναι μικρό

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 7 Στο σημείο αυτό θα πρέπει να αναφερθεί ότι εκτός των αναλογικών ελεγκτών υπάρχουν και οι ψηφιακοί ελεγκτές οι οποίοι υλοποιούνται με μp ή DSP. Στο σχήμα 4.34 παρουσιάζεται ένας ψηφιακός PID ελεγκτής. Σχήμα 4.34 Δομικό διάγραμμα ψηφιακού PID ελεγκτή. Παράδειγμα 4.1 Για το παρακάτω κύκλωμα τελεστικών ενισχυτών να βρεθεί η συνάρτηση μεταφοράς. Οι ενισχυτές είναι ιδανικοί. 0 0 Λύση Οι παραπάνω τελεστικοί ενισχυτές είναι ακόλουθοι και κατά συνέπεια οι τάσεις εξόδου των είναι ίσες με τις τάσεις εισόδου. Επομένως χρησιμοποιώντας το νόμο του Krchhoff προκύπτει η ακόλουθη σχέση: 1- o - =0 o =1- Εάν οι τάσεις εισόδου εφαρμοστούν στις αρνητικές εισόδους των τελεστικών ενισχυτών ποιό θα είναι το αποτέλεσμα;

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 8 Παράδειγμα 4. Για τα παρακάτω κυκλώματα τελεστικών ενισχυτών να βρεθεί η συνάρτηση μεταφοράς. Οι ενισχυτές είναι ιδανικοί. Λύση Σχήμα 1. Διαιρέτης τάσης 1000 Επομένως η τάση εξόδου είναι o = =0.1 V 101,000 Σχήμα : Ο τελεστικός ενισχυτής είναι σε συνδεσμολογία ακόλουθου και επομένως = =10 V o o Σχήμα 3: Ο τελεστικός ενισχυτής είναι σε αντιστρέφουσα συνδεσμολογία και επομένως - f 100 kω o = =- -10 =5V 00 kω Παράδειγμα 4.3 Για το παρακάτω κύκλωμα τελεστικών ενισχυτών να υπολογιστεί η τάση εξόδου o. Οι ενισχυτές είναι ιδανικοί.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 9 Λύση 1= 10cosωt =10cosωt 1 1 10 3= 1dt= 10cosωt dt= snωt 6 6 C (10 )(10 ) ω 10 10 o= 1+ +3 10cosωt+10cosωt+ snωt = snωt ω ω Παράδειγμα 4.4 Για το παρακάτω κύκλωμα του PID ελεγκτή να υπολογιστεί η τάση εξόδου o. Οι ενισχυτές είναι ιδανικοί. Λύση 1= 10snωt d( 1) 6 6 d( 10snωt) d(10snωt) = C (10 )(10 ) =10ωcosωt dt dt dt 1 1 10 3= 1dt= 10snωt dt= 10snωt dt cosωt 6 6 C (10 )(10 ) ω 10 10 o= 1+ +3 10snωt+10ωcosωt cosωt 10snωt 10ωcosωt+ cosωt ω ω

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 30 Παράδειγμα 4.5 Για το παρακάτω κύκλωμα τελεστικών ενισχυτών να βρεθεί η συνάρτηση μεταφοράς. Οι ενισχυτές είναι ιδανικοί. Λύση Από το παραπάνω σχήμα προκύπτει η ακόλουθη σχέση: a --51 a --10 a a -ο f -1 - - 3 =0 ή + + + =0 (1) 0k 0k 0k 80k ή 4 +5 +4( +10 )+4 + - =0 () a 1 a a a ο Επειδή a =010k =0 τότε η σχέση () γίνεται: ο =0 1+40 (3) Παράδειγμα 4.6 Για το παρακάτω ιδανικό τελεστικό ενισχυτή να βρεθούν οι συναρτήσεις μεταφοράς o και. s ο s

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 31 Λύση Από το παραπάνω κύκλωμα o > 1 και s >0 επομένως τα ρεύματα ρέουν όπως παρουσιάζονται στο σχήμα. Επομένως προκύπτουν τα ακόλουθα: 1 f o -1 o-f - 1=0(1) 1= = s () - 1+ f =0 (3) 1= (4) f = = 1 (5) - = 3,4,5 1 o 1 (6) 1 - = = 1+ =5 (7) 6, s o s 1 o s s 1 Στο κόμβο εξόδου ισχύει η ακόλουθη σχέση για τα ρεύματα: f - o + L = 0 ή f =o - L (8) ή o-1 o o-s o 1 1 1 =o - =o- o = + o s (9) L L L 9,7 1 1 1 1 1 1 o= + 1+ s s s + 1+ (10) L 1 L 1 Παράδειγμα 4.7 Για το παρακάτω κύκλωμα τελεστικού ενισχυτή να βρεθεί η συνάρτηση μεταφοράς.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 3 Λύση Από το παραπάνω κύκλωμα προκύπτουν οι ακόλουθες σχέσεις: 1+ = f1(1) 3 + 4 = f () 1 E1-VA E -VA VA -E 0 + = (3) ή E1-V A +E -V A =VA -E ο (4) 10k 10k 10k E +E +E =3V (5) ή 1 o A E3-VA E4 -VA VA + = ή E 3+E 4 =3V A (6) 10k 10k 10k 5,6 E 1+E +E o =E 3+E4 (7) ή E o=e 3+E4 -E1-E (8) 4.3 Βασικά ολοκληρωμένα κυκλώματα Οι τελεστικοί ενισχυτές όπως διαπιστώθηκε από τα προηγούμενα τμήματα εφαρμόζονται για την επεξεργασία αναλογικών σημάτων σε περίπτωση όμως που θέλουμε να επεξεργαστούμε ψηφιακά σήματα τότε πρέπει να χρησιμοποιήσουμε ολοκληρωμένα κυκλώματα, μικροεπεξεργαστές(μp) και ψηφιακούς επεξεργαστές σήματος (Dgtal Sgnal processors, DSPs). Στο τμήμα αυτό θα αναφερθούμε στα βασικά ολοκληρωμένα κυκλώματα. Στο σχήμα 4.35 παρουσιάζεται η αναλογική και η ψηφιακή ηλεκτρονική επεξεργασία. Σχήμα 4.35 Αναλογική και ψηφιακή ηλεκτρονική επεξεργασία.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 33 Στον πίνακα 4. παρουσιάζονται οι λογικές πύλες και οι αντίστοιχοι πίνακες αληθείας των βασικών πυλών δύο εισόδων.. 4. Λογικές Πύλες δύο εισόδων και οι πίνακες αληθείας

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 34 Στο σχήμα 4.36 παρουσιάζεται το ηλεκτρονικό κύκλωμα που εσωκλείει μία λογική πύλη NAND. Επίσης υπάρχουν λογικές πύλες τριών εισόδων όπως αυτές που παρουσιάζονται στο σχήμα 4.37 Σχήμα 4.36 Ηλεκτρονικό κύκλωμα που εσωκλείει μία λογική πύλη NAND. Σχήμα 4.37 Δύο λογικές πύλες τριών εισόδων.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 35 Ένας αποκωδικοποιητής είναι ένα ηλεκτρονικό κύκλωμα το οποίο έχει n γραμμές εισόδου και n γραμμές εξόδου. Κάθε στιγμή μόνο μια από τις n γραμμές εξόδου είναι ενεργή (δηλαδή έχει τιμή 1 ), ανάλογα με το συνδυασμό των τιμών εισόδου. Στο σχήμα 4.38 παρουσιάζεται ένας αποκωδικοποιητής τεσσάρων εισόδου και επτά εξόδων το οποίο χρησιμοποιείται για την οδήγηση μιας πινακίδας LED απεικόνισης επτά τμημάτων. Σχήμα 4.38 Αποκωδικοποιητής τεσσάρων εισόδων και επτά εξόδων για την οδήγηση ενός LED απεικόνισης επτά τμημάτων. Ακολουθιακά ολοκληρωμένα κυκλώματα χαρακτηρίζονται τα κυκλώματα αυτά των οποίων η έξοδος τους δεν εξαρτάται μόνο από τις εισόδους τους αλλά και από την προηγούμενη κατάστασή τους. Τα κυκλώματα αυτά ονομάζονται και κυκλώματα μνήμης. Τέτοια κυκλώματα είναι τα FLIP FLOPS τα οποία είναι μνήμες μονοψήφιων διαδικών αριθμών. Στα κυκλώματα αυτά υπάρχει ανάδραση κα κατά συνέπεια μνήμη. Τα FLIP FLOPS διαιρούνται στις ακόλουθες γενικές κατηγορίες: α) S (eser-set)flp flop β) JK flp flop γ) D (Data) flp flop δ) Τ (Toggle) flp flop

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 36 S (eset-set) flp flop Στο σχήμα 4.39 παρουσιάζεται το σύμβολο, το κύκλωμα και ο πίνακας κατάστασης του βασικού S flp flop το οποίο δεν έχει είσοδο ρολογιού. Οι συνδέσεις χιαστί από την έξοδο κάθε πύλης στην είσοδο της άλλης αποτελούν ένα βρόγχο ανάδρασης και για το λόγο αυτό τα κυκλώματα αυτά κατατάσσονται ως ασύγχρονα ακολουθιακά κυκλώματα. Εάν =1 και S=1 τότε, Q=0 και Q=0. Αυτό αντιφάσκει με το γεγονός ότι η μια έξοδος είναι συμπληρωματική της άλλης. Η κατάσταση αυτή θα πρέπει να αποφεύγεται. Πρέπει να φροντίζουμε να μη γίνονται ποτέ και οι δύο είσοδοι ταυτόχρονα 1. Εάν =0 και S=1 τότε, Q=1 και Q=0 αυτή είναι η κατάσταση θέσης ή κατάσταση 1. Εάν =0 και S=1 τότε, Q=0 και Q=1 αυτή είναι η κατάσταση επαναφοράς ή κατάσταση 0. (α) (β) Πίνακας κατάστασης ή πίνακας αληθείας S Q Q Παρατήρηση 0 0 X X Δεν υπάρχει αλλαγή 0 1 1 0 Θέση (Set) 1 0 0 1 Επαναφορά (eset) 1 1?? Απροσδιόριστη τιμή και είναι προς αποφυγή (γ) Σχήμα 4.39 S flp flop χωρίς είσοδο ρολογιού. α) Σύμβολο. β) Κύκλωμα. γ) Πίνακας κατάστασης. Στο σχήμα 4.40 παρουσιάζεται το ηλεκτρονικό κύκλωμα ενός S fp flop το οποίο χρησιμοποιεί είσοδο ρολογιού.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 37 Εάν =0 και S=0 και το ρολόι ανυψώνεται από το 0 στο 1 η τιμή που έχει το flp flop στην μνήμη του παραμένει αμετάβλητη. Εάν =1 και S=1 και το ρολόι ανυψώνεται από το 0 στο 1 η τιμή του flp flop γίνεται 0. Εάν =0 και S=1 και το ρολόι ανυψώνεται από το 0 στο 1 η τιμή του flp flop γίνεται 1. Εάν =1 και S=1 η τιμή του flp flop είναι απροσδιόριστη. (α) Πίνακας κατάστασης ή πίνακας αληθείας CLK S Q(t+1) Παρατήρηση Ρολόι 0 Χ Χ Q(t) Δεν υπάρχει αλλαγή 0 0 Q(t) Δεν υπάρχει αλλαγή 0 1 0 eset (επαναφορά) Q στο 0 1 0 1 Set (θέση) Q στο 1 1 1? Απροσδιόριστη τιμή και είναι προς αποφυγή το ρολόι ανυψώνεται από το 0 στο 1 (β) Σχήμα 4.40 S flp flop με είσοδο ρολογιού. α) Ηλεκτρονικό κύκλωμα. β) Πίνακας κατάστασης.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 38 JK flp flop Στο σχήμα 4.41 παρουσιάζεται το σύμβολο, το κύκλωμα και ο πίνακας κατάστασης ενός JK flp flop που περιλαμβάνει και είσοδο ρολογιού. Με Q(t) συμβολίζεται η παρούσα κατάσταση και με Q(t+1) την επόμενη κατάσταση μετά τον παλμό του ρολογιού. Όταν ο παλμός του ρολογιού ανυψώνεται από το 0 στο 1 η τιμή που έχει στην μνήμη του το flp flop αλλάζει εάν οι είσοδοι J και K έχουν και οι δύο τιμή 1 ή παραμένει η ίδια εάν και οι δύο έχουν τιμή 0 ή παίρνει την τιμή της εισόδου K εάν οι τιμές των J K e είναι διαφορετικές μεταξύ τους. Επίσης στο σχήμα 4.4 παρουσιάζονται τα διάφορα σήματα του JK flp flop για ένα παράδειγμα λειτουργίας του. (α) (β) Πίνακας κατάστασης ή πίνακας αληθείας J K CLK Q(t+1) 0 0 Q(t) Δεν υπάρχει αλλαγή 0 1 0 1 0 1 1 Q(t) αλλάζει 1 (γ) Σχήμα 4.41 JK flp flop με είσοδο ρολογιού. α) Σύμβολο. β) Κύκλωμα. γ) Πίνακας κατάστασης.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 39 Σχήμα 4.4 Διάφορα σήματα ενός JK flp flop για ένα παράδειγμα λειτουργίας του. D flp flop Στο σχήμα 4.43 παρουσιάζεται το σύμβολο, το κύκλωμα και ο πίνακας κατάστασης του D flp flop το οποίο περιέχει και ρολόι. Έχει δύο μόνο εισόδους D, CLK. Η είσοδος D περνάει όταν CLK=1. Το όνομα αυτό προέρχεται από την αγγλική λέξη data (δεδομένα). Η λειτουργία του είναι να μεταφέρει τα δεδομένα της εισόδου στην έξοδο. Με Q(t) συμβολίζεται η παρούσα κατάσταση και με Q(t+1) την επόμενη κατάσταση μετά τον παλμό του ρολογιού. Όταν ο παλμός του ρολογιού ανυψώνεται από το 0 στο 1 η τιμή που έχει στην μνήμη γίνεται η τιμή της εισόδου D. Εάν D=1, CK=1 τότε Q=1 (κατάσταση θέσης, Set) Εάν D=0, CK=1 τότε Q=0 (κατάσταση επαναφοράς, eset)) Επίσης, στο σχήμα 4.44 παρουσιάζονται τα σήματα ενός D flp flop για ένα παράδειγμα λειτουργίας. Ένας τρόπος εξάλειψης της ανεπιθύμητης συμπεριφοράς στην απροσδιόριστη κατάσταση ενός S flp-flop είναι να εξασφαλιστεί ότι οι είσοδοι και S δεν είναι ποτέ ταυτόχρονα 1. Αυτό γίνεται με την εφαρμογή ενός D-flp-flop.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 40 (α) (β) CL K D Q(t+1) Q επόμενης κατάστασης Q(t+1) Q επόμενης κτάστασης Παρατήρηση 0 0 Q(t) Q(t) Δεν υπάρχει αλλαγή 0 1 Q(t) Q(t) Δεν υπάρχει αλλαγή 1 0 0 1 Q(t)=0 1 1 1 0 Q(t)=1 (γ) Σχήμα 4.43 D flp flop. α) Σύμβολο. β) Κύκλωμα. γ) Πίνακας κατάστασης. Σχήμα 4.44 Σήματα παραδείγματος λειτουργίας του D flp flop.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 41 T flp flop Στο σχήμα 4.45 παρουσιάζεται το σύμβολο, το κύκλωμα και ο πίνακας κατάστασης του T flp flop. Με Q(t) συμβολίζεται η παρούσα κατάσταση και με Q(t+1) η επόμενη κατάσταση μετά την θετική ακμή του παλμού του ρολογιού (δηλ. κατά την ανύψωση του παλμού του ρολογιού από 0 στο 1). Όταν ο παλμός του ρολογιού ανυψώνεται από το 0 στο 1 η τιμή που έχει στην μνήμη του το flp flop θα αλλάξει ή θα παραμείνει η ίδια ανάλογα εάν η τιμή εισόδου T είναι 1 ή 0. H ονομασία του Τ flp flop προέρχεται από τη δυνατότητα του να αντιστρέφεται (toggle), δηλαδή να αλλάζει κατάσταση. Σε όποια κατάσταση και να βρίσκεται το flp-flop, όταν έλθει ο παλμός του ρολογιού ενώ Τ=1 πηγαίνει στη συμπληρωματική κατάσταση. Όταν Τ=0, Q(t+1)=Q, δηλαδή η επόμενη κατάσταση είναι ίδια με την παρούσα και καμιά αλλαγή δε συμβαίνει. Επίσης, στο σχήμα 4.46 παρουσιάζονται τα σήματα ενός T flp flop για ένα παράδειγμα λειτουργίας (α) (β) Πίνακας κατάστασης ή πίνακας αληθείας T Q(t) Q παρούσας κατάστασης Q(t+1) Q επόμενης κατάστασης 0 0 0 0 1 1 1 0 1 1 1 0 (γ) Σχήμα 4.45 T flp flop. α) Σύμβολο. β) Κύκλωμα. γ) Πίνακας κατάστασης.

ΚΕΦΑΛΑΙΟ 4 ΑΝΑΛΟΓΙΚΑ ΚΑΙ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 4 Σχήμα 4.44 Σήματα παραδείγματος λειτουργίας του T flp flop. ΒΙΒΛΙΟΓΡΑΦΙΑ ΚΑΙ ΔΗΜΟΣΙΕΥΣΕΙΣ 1. V. A. Suprynowch, Electrcal and Electroncs Fundamentals, West Publshng Company, 1987.. J. M. Jacob, Industral Control Electroncs App-lcatons and Desgn, Prentce-Hall, 1989. 3. M. Mors Mano, Dgtal Logc and Computer desgn, Prentce-Hall, 1979. 4.. Mancn, Op Amps For Eeryone, Texas Instruments, 00. 5. Bruce Carter and Thomas. Brown, Handbook of Operatonal Amplfer Applcatos, Texas Instruments, 001. 6. George Clayton and Stee Wnter, Operatonal Amplfers, Newnes Butterworth, ffth addton, 003. 7. Anant Agarwal and Jeffrey Lang, Foundatons of Analog and Dgtal Electronc Crcuts, Morgan Kaufmann publshers, 005.