ΣΧΟΛΗ ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ & ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ

Σχετικά έγγραφα
ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο Βασικές Συνδυαστικές Συναρτήσεις και. Διδάσκουσα: Μαρία Κ. Μιχαήλ

2 η Θεµατική Ενότητα : Σύνθετα Συνδυαστικά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2008

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

ΑΣΚΗΣΗ 6 ΑΠΟΚΩΔΙΚΟΠΟΙΗΕΣ ( DECODERS )

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Βασικές Συνδυαστικές Συναρτήσεις και Κυκλώματα 1

ΑΣΚΗΣΗ 8 ΠΟΛΥΠΛΕΚΤΕΣ ( MULTIPLEXERS - MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMULTIPLEXERS - DEMUX)

Κυκλώµατα µε MSI. υαδικός Αθροιστής & Αφαιρέτης

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Στοιχειώδης Λογικές Συναρτήσεις

9. OIΚΟΥΜΕΝΙΚΕΣ ΠΥΛΕΣ ΠΟΛΛΑΠΛΩΝ ΕΙΣΟ ΩΝ

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Συνδυαστική Λογική. Επιμέλεια Διαφανειών: Δ.

Ενότητα 7 ΑΠΟΚΩΔΙΚΟΠΟΙΗΤΕΣ - ΚΩΔΙΚΟΠΟΙΗΤΕΣ ΑΠΟΠΛΕΚΤΕΣ - ΠΟΛΥΠΛΕΚΤΕΣ

ΑΣΚΗΣΗ 6 ΠΟΛΥΠΛΕΚΤΕΣ (MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMUX)

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΚΑΤΑΧΩΡΗΤΕΣ ΟΛΙΣΘΗΤΕΣ

Γ2.1 Στοιχεία Αρχιτεκτονικής. Γ Λυκείου Κατεύθυνσης

6.1 Θεωρητική εισαγωγή

ΕΙΣΑΓΩΓΗ ΣΤΟΥΣ ΥΠΟΛΟΓΙΣΤΕΣ. ΜΑΘΗΜΑ 2 ο. ΑΛΓΕΒΡΑ Boole ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ

PLD. Εισαγωγή. 5 η Θεµατική Ενότητα : Συνδυαστικά. PLAs. PLDs FPGAs

ΑΣΚΗΣΗ 3 ΣΥΝΔΥΑΣΤΙΚΑ ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ: ΑΝΑΛΥΣΗ ΚΑΙ ΣΧΕΔΙΑΣΗ

Συνδυαστικά Κυκλώματα

Ψηφιακά Συστήματα. 6. Σχεδίαση Συνδυαστικών Κυκλωμάτων

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

ΒΑΣΙΚΕΣ ΑΡΧΕΣ ΨΗΦΙΑΚΗΣ ΤΕΧΝΟΛΟΓΙΑΣ. Κεφάλαιο 3

ΑΣΚΗΣΗ 7 ΚΩΔΙΚΕΣ Η ΟΘΟΝΗ 7 ΤΜΗΜΑΤΩΝ - ΚΩΔΙΚΟΠΟΙΗTΕΣ ( ENCODERS )

3. Απλοποίηση Συναρτήσεων Boole

Υπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM).

ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ Ι ΕΞΕΤΑΣΕΙΣ ΦΕΒΡΟΥΑΡΙΟΥ 2010

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

ΑΣΠΑΙΤΕ Εργαστήριο Ψηφιακών Συστημάτων & Μικροϋπολογιστών Εργαστηριακές Ασκήσεις για το μάθημα «Λογική Σχεδίαση» ΑΣΚΗΣΗ 3 ΠΙΝΑΚΕΣ KARNAUGH

Αθροιστές. Ημιαθροιστής

ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

e-book ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ ΑΣΚΗΣΕΙΣ

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΕΦΑΡΜΟΓΕΣ ΚΑΤΑΧΩΡΗΤΩΝ ΟΛΙΣΘΗΣΗΣ

ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

Λογική Σχεδίαση Ι - Εξεταστική Φεβρουαρίου 2013 Διάρκεια εξέτασης : 160 Ονοματεπώνυμο : Α. Μ. Έτος σπουδών:

Συνδυαστικά Λογικά Κυκλώματα

ΑΣΚΗΣΗ 4 ΠΡΟΒΛΗΜΑΤΑ ΛΟΓΙΚΗΣ ΣΧΕΔΙΑΣΗΣ

K24 Ψηφιακά Ηλεκτρονικά 6: Πολυπλέκτες/Αποπολυπλέκτες

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

4.1 Θεωρητική εισαγωγή

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

5.1 Θεωρητική εισαγωγή

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ211

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

ΜΕΡΟΣ 1 ο : Δυαδικές συναρτήσεις Άλγεβρα Boole Λογικά διαγράμματα

Ψηφιακά Συστήματα. 3. Λογικές Πράξεις & Λογικές Πύλες

C D C D C D C D A B

ΓΡΑΠΤΕΣ ΠΡΟΑΓΩΓΙΚΕΣ ΕΞΕΤΑΣΕΙΣ ΜΑΪΟΥ/ΙΟΥΝΙΟΥ 2014

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΕΛΟΠΟΝΝΗΣΟΥ ΣΧΟΛΗ ΟΙΚΟΝΟΜΙΑΣ, ΔΙΟΙΚΗΣΗΣ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

w x y Υλοποίηση της F(w,x,y,z) με πολυπλέκτη 8-σε-1

ΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

Προγραμματισμός Ηλεκτρονικών Υπολογιστών 1

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστηµάτων

Δυαδικές συναρτήσεις Άλγεβρα Boole Λογικά διαγράμματα

K24 Ψηφιακά Ηλεκτρονικά 4: Σχεδίαση Συνδυαστικών Κυκλωμάτων

Οικουμενικές Πύλες (ΝΑΝD NOR), Πύλη αποκλειστικού Η (XOR) και Χρήση KarnaughMaps

ΑΣΚΗΣΗ 1 ΛΟΓΙΚΕΣ ΠΥΛΕΣ

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 3

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

ΠΛΗ10 Κεφάλαιο 2. ΠΛH10 Εισαγωγή στην Πληροφορική: Τόμος Α Κεφάλαιο: : Αριθμητική περιοχή της ALU 2.5: Κυκλώματα Υπολογιστών

Ψηφιακή Λογική και Σχεδίαση

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

Κεφάλαιο 4. Λογική Σχεδίαση

ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 11

f(x, y, z) = y z + xz

Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΕΛΟΠΟΝΝΗΣΟΥ ΣΧΟΛΗ ΟΙΚΟΝΟΜΙΑΣ, ΔΙΟΙΚΗΣΗΣ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Απλοποίηση Συναρτήσεων Boole. Επιμέλεια Διαφανειών: Δ.

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009

i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)

ΑΚΑΔΗΜΙΑ ΕΜΠΟΡΙΚΟΥ ΝΑΥΤΙΚΟΥ ΜΑΚΕΔΟΝΙΑΣ ΣΧΟΛΗ ΜΗΧΑΝΙΚΩΝ ΠΤΥΧΙΑΚΗ ΕΡΓΑΣΙΑ ΘΕΜΑ : TEΣT ΑΞΙΟΛΟΓΗΣΗΣ ΓΝΩΣΕΩΝ ΣΤΑ ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ

Ενότητα 4 ΛΟΓΙΚΕΣ ΣΥΝΑΡΤΗΣΕΙΣ ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ ΔΥΟ ΕΠΙΠΕΔΩΝ

Ελίνα Μακρή

Εισαγωγή στην Πληροφορική

Προγραμματισμός Ηλεκτρονικών Υπολογιστών 1

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΟΙ ΚΑΤΑΧΩΡΗΤΕΣ ΚΑΙ Η ΥΛΟΠΟΙΗΣΗ ΤΟΥΣ ΜΕ FLIP-FLOP ΚΑΙ ΠΥΛΕΣ

a -j a 5 a 4 a 3 a 2 a 1 a 0, a -1 a -2 a -3

Περιεχόµενα. Στοιχειώδης Λογικές Συναρτήσεις. Αποκωδικοποίηση (Decoding) Ενεργοποίηση Συνάρτησης (Enabling)

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

ΙΚΑΝΟΤΗΤΕΣ: 1. Αναγνωρίζει απλούς κωδικοποιητές - αποκωδικοποιητές.

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016

ΑΣΚΗΣΗ 8 η -9 η ΣΧΕΔΙΑΣΗ ΑΡΙΘΜΗΤΙΚΗΣ ΛΟΓΙΚΗΣ ΜΟΝΑΔΑΣ ΤΕΣΣΑΡΩΝ ΔΥΑΔΙΚΩΝ ΨΗΦΙΩΝ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Η κανονική μορφή της συνάρτησης που υλοποιείται με τον προηγούμενο πίνακα αληθείας σε μορφή ελαχιστόρων είναι η Q = [A].

K15 Ψηφιακή Λογική Σχεδίαση 7-8: Ανάλυση και σύνθεση συνδυαστικών λογικών κυκλωμάτων

ΚΕΦΑΛΑΙΟ Συνδυαστικά Κυκλώµατα. 3.2 Σχεδιασµός Συνδυαστικής Λογικής 3.3 ιαδικασία Ανάλυσης 3.4 ιαδικασία Σχεδιασµού.

Ψηφιακή Σχεδίαση Εργαστηριο 1. Τμήμα: Μηχανικών Πληροφορικής κ Τηλεπικοινωνιών Διδάσκων: Δρ. Σωτήριος Κοντογιαννης Μάθημα 2 ου εξαμήνου

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 2 ΛΟΓΙΚΕΣ ΠΥΛΕΣ OR, NOR, XOR

Αναλογικά & Ψηφιακά Κυκλώματα ιαφάνειες Μαθήματος ρ. Μηχ. Μαραβελάκης Εμ.

Πρόγραμμα Επικαιροποίησης Γνώσεων Αποφοίτων

Κεφάλαιο 5. Λογικά κυκλώματα

Ηλεκτρονική Μάθημα VIΙΙ Ψηφιακά Κυκλώματα Υλοποίηση Λογικών Συναρτήσεων

ΗΜΥ 100 Εισαγωγή στην Τεχνολογία

Περιεχόμενα. Πρώτο Κεφάλαιο. Εισαγωγή στα Ψηφιακά Συστήματα. Δεύτερο Κεφάλαιο. Αριθμητικά Συστήματα Κώδικες

Transcript:

ΣΧΟΛΗ ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ & ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΚΩΔΙΚΟΠΟΙΗΤΗΣ ΠΟΛΥΠΛΕΚΤΗΣ ΑΠΟΠΛΕΚΤΗΣ ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ 1) Κωδικοποιητής Ο κωδικοποιητής εκτελεί την αντίστροφη λειτουργία από τον αποκωδικοποιητή δηλαδή έχει 2 n γραμμές εισόδου και n γραμμές εξόδου και δίνει στην έξοδο τον δυαδικό κώδικα που αντιστοιχεί στις γραμμές εισόδου. Παρακάτω φαίνεται ο πίνακας αληθείας και οι λογικές εξισώσεις ενός κωδικοποιητή 8Χ3 με 8 εισόδους, μία είσοδο επίτρεψης Ε και 3 εξόδους. E D 7 D 6 D 5 D 4 D 3 D 2 D 1 D 0 C B A 0 X X X X X X X X 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 1 0 0 0 0 1 1 1 0 0 0 1 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0 0 1 0 1 1 0 1 0 0 0 0 0 0 1 1 0 1 1 0 0 0 0 0 0 0 1 1 1 A=(D 1 +D 3 +D 5 +D 7 )*E B=(D 2 +D 3 +D 6 +D 7 )*E C=(D 4 +D 5 +D 6 +D 7 )*E Πίνακας και λογικές εξισώσεις κωδικοποιητή 8Χ3 (με είσοδο επίτρεψης Ε) Υπάρχουν δύο αοριστίες που συσχετίζονται με το σχεδιασμό ενός απλού κωδικοποιητή: 1) Μόνο μία είσοδος μπορεί να είναι ενεργή (active ή high) ανά πάσα στιγμή. Αν ενεργοποιηθούν δύο μαζί τότε οι τιμές στις εξόδους είναι α- καθόριστες π.χ. αν οι είσοδοι D3 και D6 είναι και οι δύο μαζί ένα τότε το αποτέλεσμα στις εξόδους είναι 111. 2) Αν όλες οι είσοδοι είναι 0 ή ενεργοποιηθεί η είσοδος D0 τότε το αποτέλεσμα στις εξόδους είναι 000. Οι παραπάνω αοριστίες αναιρούνται με τον κωδικοποιητή προτεραιότητας όπου μπορούν ταυτόχρονα περισσότερες από μια εισόδους να πάρουν την τιμή ένα, όμως αυτή που έχει τον πιο ψηλό αριθμοδείκτη έχει και τη μεγαλύτερη προτεραιότητα από όλες τις άλλες. Ο έγκυρος δείκτης εξόδου (valid output ιndicator) δηλαδή η έξοδος V παίρνει την τιμή ένα μόνο όταν μία ή περισσότερες από τις εισόδους έχουν την τιμή ένα. 1

Παρακάτω φαίνεται ο πίνακας αληθείας και οι λογικές εξισώσεις ενός κωδικοποιητή προτεραιότητας 4Χ2. D 3 D 2 D 1 D 0 B A V 0 0 0 0 X X 0 0 0 0 1 0 0 1 0 0 1 X 0 1 1 0 1 X X 1 0 1 1 X X X 1 1 1 B=D 2 +D 3 A=D 1 D 2 +D 3 V=D 0 +D 1 +D 2 +D 3 Πίνακας αληθείας και λογικές εξισώσεις κωδικοποιητή προτεραιότητας 4Χ2 2) Πολυπλέκτης Ο πολυπλέκτης είναι ένα συνδυαστικό κύκλωμα που επιλέγει δυαδικές πληροφορίες ανάμεσα σε πολλές γραμμές εισόδου και τις κατευθύνει σε μία γραμμή εξόδου. Η επιλογή της μιας συγκεκριμένης γραμμής εισόδου γίνεται μέσω μερικών γραμμών επιλογής. Ο πολυπλέκτης έχει 2 n γραμμές εισόδου, n γραμμές επιλογής και μία έξοδο. Στην πραγματικότητα ένας πολυπλέκτης αποτελείται από ένα αποκωδικοποιητή και μία πύλη OR. Σε κάθε μία πύλη AND του αποκωδικοποιητή συνδέεται και μια από τις εισόδους και οι έξοδοι όλων των πυλών AND συνδέονται στην πύλη OR που η έξοδός της είναι και η έξοδος του πολυπλέκτη. Οι είσοδοι επιλογής παράγουν τους ελαχιστόρους της συνάρτησης. Η είσοδος δεδομένων που θα μεταφερθεί στην έξοδο προσδιορίζεται από τον ελαχιστόρο που παράγεται από τις εισόδους επιλογής. Στο παρακάτω σχήμα φαίνεται το λογικό κύκλωμα και ο πίνακας αληθείας ε- νός πολυπλέκτη 4 εισόδων (D 3,D 2,D 1,D 0 ), 2 γραμμών επιλογής (S 1,S 0 ) και μίας εξόδου (Y). Λογικό κύκλωμα και πίνακας αληθείας ενός πολυπλέκτη 4 σε 1. 2

Στο παρακάτω σχήμα φαίνεται το λογικό κύκλωμα και ο πίνακας αληθείας ε- νός τετραπλού πολυπλέκτη 2Χ1 που έχει και μια είσοδο επίτρεψης Ε για λόγους επέκτασης του πολυπλέκτη. Το κύκλωμα αποτελείται από τέσσερις πολυπλέκτες 2 σε 1, με κοινή είσοδο επιλογής (S) και κοινή είσοδο επίτρεψης Ε. Η είσοδος επιλογής S επιλέγει τις γραμμές εισόδου Α (όταν το S είναι μηδέν) ή τις γραμμές εισόδου Β (όταν το S είναι ένα) και τις οδηγεί στις γραμμές εξόδου Υ. Το σήμα επίτρεψης (ενεργοποίησης) Ε αφήνει τα κατάλληλα δεδομένα εισόδου να φτάσουν στις εξόδους (όταν το Ε είναι ένα) ή όλοι οι έξοδοι μένουν σταθεροί στο 0 (όταν το Ε είναι μηδέν). Λογικό κύκλωμα και πίνακας αληθείας ενός τετραπλού πολυπλέκτη 2Χ1 με είσοδο επίτρεψης (ενεργοποίησης) Ε. Οποιαδήποτε συνάρτηση Boole n μεταβλητών μπορεί να υλοποιηθεί χρησιμοποιώντας ένα πολυπλέκτη μεγέθους 2 n-1 σε 1. Τα βήματα που ακολουθούμε για την υλοποίηση μιας συνάρτησης n μεταβλητών π.χ. f(a,b,c,d) με πολυπλέκτη είναι τα εξής: 1. Χρειάζεται ένας πολυπλέκτης με 2 n-1 εισόδους και n-1 γραμμές επιλογής. 2. Υπολογίζουμε τον πίνακα αληθείας της συνάρτησης με τη σειρά των μεταβλητών Α>Β>C>D (Α είναι το MSB και D το LSB). 3

3. Ορίζουμε τις πιο σημαντικές n-1 μεταβλητές της συνάρτησης στις n-1 εισόδους επιλογής του πολυπλέκτη (π.χ. A,B,C). 4. Εξετάζουμε ζεύγη γειτονικών γραμμών στον πίνακα αληθείας που διαφέρει μόνο το λιγότερο σημαντικό ψηφίο π.χ. D=0 και D=1. 5. Καθορίζουμε κατά πόσο η τιμή της συνάρτησης (έξοδος) για το συνδυασμό (A,B,C,0) και (A,B,C,1) είναι (0,0), (0,1), (1,0) ή (1,1). 6. Για κάθε συνδυασμό (A,B,C), ορίζουμε 0, D, D ή 1 στην είσοδο δεδομένων που αντιστοιχεί στο (A,B,C). Στο παρακάτω σχήμα φαίνεται η υλοποίηση μιας συνάρτησης τριών μεταβλητών με ένα πολυπλέκτη 4Χ1. Υλοποίηση της συνάρτησης F(Α, Β, C)=Σ(1,4,5,6) με πολυπλέκτη 4Χ1. Στο παρακάτω σχήμα φαίνεται η υλοποίηση μιας συνάρτησης τεσσάρων μεταβλητών με ένα πολυπλέκτη 8Χ1. Υλοποίηση της συνάρτησης F(Α, Β, C,D)=Σ(1,3,4,11,12,13,14,15) με ένα πολυπλέκτη 8Χ1. 4

3) Αποπλέκτης Ο αποπλέκτης είναι ένα συνδυαστικό κύκλωμα που κάνει την αντίστροφη λειτουργία από αυτή που κάνει ο πολυπλέκτης, δηλαδή δέχεται πληροφορίες από μια απλή γραμμή και τις μεταβιβάζει σε μια από τις 2 n δυνατές γραμμές εξόδου ανάλογα με τις τιμές των n γραμμών επιλογής. Στην πραγματικότητα ένας αποπλέκτης είναι ένας αποκωδικοποιητής με είσοδο επίτρεψης (ενεργοποίησης) που ενώνεται στην είσοδο δεδομένων. Στο παρακάτω σχήμα φαίνεται το λογικό σύμβολο, ο πίνακας αληθείας και το λογικό κύκλωμα ενός αποπλέκτη 1Χ4 με είσοδο επίτρεψης (ενεργοποίησης). ΠΕΙΡΑΜΑΤΙΚΟ ΜΕΡΟΣ 1) Πραγματοποίησε το κύκλωμα του κωδικοποιητή 8Χ3 με είσοδο επίτρεψης και επαλήθευσε τη λειτουργία του σύμφωνα με τις εξισώσεις και τον πίνακα αληθείας που υπάρχουν στο θεωρητικό μέρος της άσκησης. 2) Πραγματοποίησε το κύκλωμα του κωδικοποιητή προτεραιότητας 4Χ2 και επαλήθευσε τη λειτουργία του σύμφωνα με τις εξισώσεις και τον πίνακα αληθείας που υπάρχουν στο θεωρητικό μέρος της άσκησης. 3) Πραγματοποίησε το κύκλωμα του πολυπλέκτη 4Χ1 και επαλήθευσε τη λειτουργία του σύμφωνα με τον πίνακα αληθείας που υπάρχει στο θεωρητικό μέρος της άσκησης. 5

4) Με τη βοήθεια του ολοκληρωμένου κυκλώματος 74150 που είναι ένας πολυπλέκτης 16Χ1 να υλοποιήσεις την παρακάτω συνάρτηση 4 μεταβλητών: F(A,B,C,D)=Σ(0,3,5,6,9,10,12,15), όπου A είναι το MSB και D το LSB. 5) Με τη βοήθεια του ολοκληρωμένου κυκλώματος 74151 που είναι ένας πολυπλέκτης 8Χ1 να υλοποιήσεις την παρακάτω συνάρτηση 4 μεταβλητών: F(A,B,C,D)=Σ(1,2,4,7,8,11,13,14), όπου A είναι το MSB και D το LSB. 6) Με τη βοήθεια του ολοκληρωμένου κυκλώματος 74153 που είναι ένας διπλός πολυπλέκτης 4Χ1 να υλοποιήσεις ένα πολυπλέκτη 8Χ1 και στη συνέχεια να υλοποιήσεις με αυτόν την παρακάτω συνάρτηση 3 μεταβλητών: F(A,B,C)=Σ(0,2,4,6), όπου A είναι το MSB και C το LSB. 7) Πραγματοποίησε το κύκλωμα του αποπλέκτη 1Χ4 με είσοδο ενεργοποίησης και επαλήθευσε τη λειτουργία του σύμφωνα με τον πίνακα αληθείας που υπάρχει στο θεωρητικό μέρος της άσκησης. 6