SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) ELECTRONICĂ DIGITALĂ (CAL I) Prof.univ.dr.ing. Oniga Ștefan

Transcript

1 SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) ELECTRONICĂ DIGITALĂ (CAL I) Prof.univ.dr.ing. Oniga Ștefan

2 Tehnologia circuitelor integrate digitale La proiectarea circuitelor digitale trebuie alese circuitele integrate corespunzătoare. La ce frecvență trebuie să lucreze circuitul? Care este consumul maxim de putere permis? În ce condiții va lucra (perturbații electromagnetice sau alți factori externi)? etc. Clasificăm CI în familii de CI în funcție de parametrii și tehnologiile de fabricație ale CI Există două tehnologii principale CMOS (complementary metal-oxide semiconductor) Bipolar sau TTL (transistor-transistor logic)

3 Clasificare Grupa Bipolare Bipolare Bipolare Bipolare Bipolare Bipolare Bipolare Bipolare Familia TTL (standard) HTTL (rapidă) LPTTL(de mică putere) STTL (Schottky) LPSTTL (Schottky de mică putere) TSL (logică cu trei stări) ECL (logică cuplată prin emitor) I 2 L (logica integrata de injecţie) MOS PMOS (MOS cu canal P) MOS NMOS (MOS cu canal N) MOS CMOS (MOS complementar)

4 Caracteristicile și parametrii CI logice Tensiunea de alimentare TTL: +5V LVTTL: +3,3V CMOS: + 5 V, + 3,3 V, + 2,5 V, és +1,2 V Nivele logice Care sunt nivelele de tensiune corespunzătoare nivelelor logice 0 și 1? V L (low) tensiune apropiată de zero V H (high) tensiune apropiată de tensiunea de alimentare. Asocierea dintre nivelele de tensiune și cele logice se poate face în 2 moduri: În logica pozitivă V L reprezintă nivelul logic 0, iar V H nivelul logic 1, În logica negativă V L reprezintă nivelul logic 1, iar V H nivelul logic 0. Pozitiv VH(max) 1 logic (High) Tiltót 0 logic (Low) V H(min) V L(max) V L(min) Negativ 0 logic (High) Tiltót 1 logic (Low)

5 Imunitatea la perturbaţii Zgomote: Impulsuri electrice care apar în circuitele electrice Câmp electromagnetic cuplaj inductiv Semnale de frecvență mare cuplaj capacitiv Se manifestă preponderent în cazul circuitelor care lucrează în mediu industruial Condiția de funcționare normală: U IL max > U 0L max ; U IH min <U 0H min. Marginea de zgomot reprezintă amplitudinea maximă a zgomotului care, suprapus peste semnalul de intrare a unui circuit nu produce comutări eronate ale semnalului la terminalul de ieşire M L = V IL max V 0L max M H = V 0H min - V IH min V 0Hmin V IHmin M H V 0Lmax V ILmax M L

6 Nivelele logice ale CI CMOS

7 Nivelele logice ale CI TTL

8 Timpul de propagare t phl t plh V H 50% V L V H 50% V L t p = ( t plh + t phl ) / 2.

9 Factorul de încărcare, Fan-out indică capacitatea ieşirii unui circuit digital de a comanda intrările altor circuite similare Câte intrări pot fi conectate la o ieșirte (Fan-out) Pt. fiecare familie de CI se defineşte o unitate de sarcină - curentul de intrare garantat al unui circuit tipic din familie. FO reprezintă raportului dintre curentul de ieşire maxim garantat şi unitatea de sarcină corespunzătoare De exemplu pt. o familie de CI I 0Lmax =16mA I 0Hmax =0,4mA I ILx =1,6mA I IH =40µA FO L = I kil max /I bel FO H = I kih max /I beh FO = min ( FO L, FO H ).

10 Factorul de încărcare, Fan-aut (cont.) TTL CMOS sarcină capacitivă, duce la scăderea frecvenței maxime de lucru

11 Puterea consumată Depinde de starea logică în care se găseşte ieşirea circuitului digital Dacă CI este comutat de un semnal de clock cu factor de umplere de 50% I CC =(I CCH +I CCL )/2 P D = V CC I CC

12 Factorul de calitate Grupa Familia Timp de propagare t pd [ns] Putere consumata [mw] P d Fact. de calitate Bipolare TTL (standard) Bipolare HTTL (rapidă) Bipolare LPTTL(de mică putere) Bipolare STTL (Schottky) Bipolare LPSTTL (Schottky de mică putere) Bipolare TSL (logică cu trei stări) Bipolare ECL (logică cuplată prin emitor) < Bipolare I 2 L (logica integrata de injecţie) >10 > 0,01 < 1 MOS PMOS (MOS cu canal P) MOS NMOS (MOS cu canal N) MOS CMOS (MOS complementar) 30 0,1 3

13 Porți logice CMOS MOS-FET (Metal Oxide Semiconductor - Field Effect Transistor) tranzistor cu efect de câmp CMOS = MOS complementar compus din tranzistoare MOS cu canal p și n. Drena (D) I D + 5V D + 5V + 5V D + 5V Grila (G) Grila (G) Sursa (S) V T >0 V GS Simbol Caracteristica Comutator închis Comutator deschis a) cu canal n indus Drena (D) Sursa (S) V T <0 I D V GS +5V ON = OFF = Simbol Caracteristica Comutator închis Comutator deschis b) cu canal p indus G S + 5V + 5V S 0V ON = G D 0V G S + 5V + 5V S + 5V OFF = G D

14 Inversorul CMOS În oricare din cele două stări (H sau L) conduce doar un tranzistor. La o tensiune de intrare scăzută (V SS ) tranzistorul cu canal n (T1) este blocat iar T2 în stare de conducție. Ieșirea este conectată la tensiunea de alimentare V DD prin intermediul tranzistorului T2 care conduce. La o tensiune de comandă de nivel ridicat (V DD ) starea tranzistoarelor se inversează, astfel tensiunea de ieșire va fi V SS. Circuitul implementează funcția logică NU.

15 Caracteristicile inversorului CMOS Consumul de putere în stare de repaus extrem de redus deoarece cel puțin un tranzistor este blocat ( ~ 10 nw ). În timpul comutației există un interval de timp în care ambele tranzistoare conduc. Puterea consumată este direct proporţională cu frecvenţa de comutare, 1μW/kHz. Tensiunea de prag a tranzistoarelor MOS V T = 2V. Tensiunea de alimentare poate varia într-un domeniu larg: 3-15 V. Timpii de propagare deşi la familiile mai vechi erau mai mari ca la circuitele TTL (între 20 şi 50 ns) l. La ora actuală există familii care egalează sau chiar întrec şi la acest parametru performanţele familiei TTL.

16 Porţile ŞI-NU, SAU-NU SAU-NU (NOR), ŞI-NU (NAND).

17 Poarta de transmisie CMOS I V 0 0 HiZ 1 V I Combinaţie serie-paralel de tranzistoare MOS-p şi MOS-n V I = V DD ambele tranzistoare conduc. V I = V SS ambele tranzistoare sunt blocate. Tranzistoarele MOS sunt simetrice, de aceea S și D pot fi schimbate între ele.

18 Circuite CMOS cu 3 stări În sisteme de calcul există magistrale la care sunt conectate mai multe dispozitive dar nu simultan. Se utilizează circuite având ieșiri cu 3 stări. Pe o magistrală, la un moment dat, doar un singur cuircuit poate fi activ! Pot fi deconectate prin intermediul unui semnal de control, ieșire trec în a treia stare (starea de mare impedanță).

19 CI CMOS Au dezavantajul că o ieșire lăsată neconectată poate duce la încărcarea cu electricitate statică a capacității de intrare până la o valoare care poate duce la defectarea circuitului. Există circuite de protecție cu diode Zenner care protejează intrările. + 5 V CMOS + 3,3 V CMOS (LV-CMOS) V IL max 1,5 V 0,8 V V IH min 3,5 V 2 V V 0L max 0,33 V 0,4 V V 0H min 4,4 V 2,4 V M L = V IL max V 0L max = 1,5-0,33 = 1,17 V M H = V 0H min - V IH min = 4,4-3,5 = 0,9 V

20 Circuitele integrate TTL Seria normală TTL poarta fundamentală ȘI-NU (NAND) Tranzistor de intrare T1 cu mai mulți emitori (multiemitor), Etaj de comandă în contratimp (T2); Ieșirea totem-pole (T3, T4).

21 Poarta ŞI-NU cu ieşirea în 0 logic Presupunem că toate intrările se află la nivelul logic 1 (2-5 V). Joncţiunile EB ale T1 sunt polarizate invers şi joncţiunea BC funcţionează ca o diodă polarizată direct. T 2 este saturat de curentul prin R 1 şi joncţiunea BC a lui T 1. Datorită căderii de tensiune pe rezistenţa R 3 tranzistorul T 3 intră în saturaţie astfel tensiunea la ieşire devine egală cu tensiunea V CE pentru un tranzistor saturat 0,2 V. D împiedică intrarea în conducţie a tranzistorului T 4 când T 3 este saturat deoarece potenţialul punctului M nu este suficient pentru deschiderea lui T 4 şi diodei D

22 Poarta ŞI-NU cu ieşirea în 1 logic Dacă o intrare se află la 0 V, atunci joncţiunea EB corespunzătoare este deschisă şi potenţialul punctului P este 0,7 V, insuficient pentru a deschide pe T 2 şi T 3 care prin urmare sunt blocate. Potenţialul punctului M este ridicat şi tranzistorul T 4 conduce permiţând ieşirii să se afle la un potenţial ridicat corespunzător nivelului logic 1. Valoarea potenţialului asociat acestui nivel este: V 0H = V cc - R 2 I B4 -V BEsatT4 - V D 3,6 V

23 Parametrii porții TTL NAND - V IL max =0,8 V - V IH min =2,0 V - V 0L max =0,4 V - V 0H min =2,4 V I 0Lmax =16mA I 0Hmax =0,4mA I ILx =1,6mA I IH =40µA M L =V IL max -V 0L max =0,8-0,4=0,4 V M H =V 0H min -V IH min =2,4-2,0=0,4 V Fan-out tipic FO=10 Timp de propagare tipic tpd =10 ns Curentul consumat la nivel logic 0 este ~3 ma, și ~1 ma la nivel logic 1 I cc =(I ccl +I cch )/2=2 ma Puterea consumată Pd =2mAx5V=10 mw

24 Parametrii porții TTL NAND (cont.) I 0Lmax =16mA I 0Hmax =0,4mA I ILx =1,6mA I IH =40µA

25 Intrări nefolosite

26 Ieșiri cu colectorul în gol Două sau mai multe porţi ŞI-NU în structură obişnuită nu pot avea ieşirile cuplate în paralel open collector interconectare a ieşirilor mai multor circuite cu colectorul în gol - funcţia logică realizată ŞI-cablat. T 3 R 4 T 4 D VCC R 4 T 4 D T 3

27 Ieșiri cu colectorul în gol R Lmax se determină din condiţia ca V 0H 2,4 V; R Lmin se determină din condiţia ca V 0L 0,4 V. Aceste valori se obţin ţinând cont de curenţii debitaţi, de porţile conectate în paralel şi de curenţii absorbiţi de porţile comandate şi sunt: CC OH R Lmax = V min -V min m I OH max+ NI IH max CCmax OLmax R Lmin = V -V I OL max - NI ILmax unde m reprezintă numărul de porţi ale căror ieşiri sunt cuplate în paralel, iar N numărul intrărilor comandate. Se au în vedere următoarele valori: V CC =5 V, I OHmax =400 µa, I OLmax =30 ma, I ILmax =1,6 ma, I IHmax =40 µa, V OLmax =0,4 V, V OHmin =2,4 V. Se constată că valoarea minimă a rezistenţei R L nu depinde de numărul porţilor cuplate în paralel. Exemplu: Să se determine valoarea minimă a lui R L pentru circuitul din figura alăturată țn cazul în care la ieșirea circuitului se conectează patru unități de sarcină standard TTL (-1,6mA). IRp = I V Rp = OL(max) cc V I 4x(1,6mA) = 30mA 6,4mA = 23,6mA Rp OL(max) 5V 0,4V = 23,6mA = 195Ω

28 Aplicații ale porților cu colectorul în gol Considerăm că LED-ul din fig.(a) are nevoie de 20 ma și căderea de tensiune la polarizare directă este de 1,5V. Căderea de tensiune în starea LOW este 0,1V R L =? V R R L L = 5V 1,5V 0,1V = 3,4V = V I R R L L = 3,4V 20mA = 170Ω

29 Ieșiri cu 3 stări(tristate) Ieșirile pot fi decuplate prin trecerea în starea de mare impedanță. EN =1

30 Poarta SAU-NU Y = A + B

31 Alte familii de circuite integrate TTL Circuite logice TTL de putere mică (LP-TTL) TTL standard: t p =10 ns, P c =10 mw. În aplicaţiile în care t p nu are o importanţă atât de mare, dar se urmăreşte o putere consumată pe poartă cât mai mică se utilizează familia TTL de mică putere (LP-TTL) caracterizată de putere consumată pe poartă P c =1 mw și un timp de propagare este practic identic cu cea a porţii TTLstandard, dar valoarea rezistenţelor din circuit sunt mărite pentru a obţine un consum mai redus. Circuite logice TTL - rapide (HTTL) Micşorând valorile rezistenţelor din circuitul porţii TTL standard scad timpii de propagare, mărinduse în schimb puterea disipată pe poartă. Când frecvenţa de lucru este elementul important, în afara micşorării valorii rezistenţelor, circuitului standard i se mai aduc două îmbunătăţiri: - înlocuirea tranzistorului T 4 cu un repetor pe emitor în montaj de amplificator Darlington. - înlocuirea rezistenţei R 3 din emitorul lui T 2 cu o rezistenţă neliniară.

32 Subfamilia TTL Schottky O scădere mai mare a timpilor de propagare printr-o poartă logică se poate realiza prin două soluţii: 1. Reducerea duratei de viaţă a purtătorilor minoritari. Se obţine în general prin doparea Si cu Au. 2. Evitarea saturării tranzistoarelor Aceste circuite au aceeaşi schemă ca și circuitele TTL rapide, dar folosesc tranzistoare nesaturate Evitarea intrării în saturaţie se face folosind o diodă Schottky conectată în paralel pe joncţiunea bază-colector a tranzistorului. Dioda Schottky se obţine prin realizarea unui contact metal - semiconductor (Al şi Si de tip n). Avantajul Schottky: nu stochează sarcini în joncţiune (timpul de stocare are valoare redusă t s <1 ns) şi are o tensiune de deschidere de 0,3-0,4 V mai mică decât joncţiunea tranzistorului care este 0,6 V, împiedicând saturarea acestuia.

33 TTL standard 74, LP-TTL, HTTL, LV-TTL TTL Schottky 74S 74LS, 74AS,74ALS,74F Familia de CI TTL Parametrii Seria 74 74S 74LS 74AS 74ALS 74F V OHmin 2,4 V 2,7 V 2,7 V 2,7 V 2,7 V 2,7 V V OLmax 0,4 V 0,5 V 0,5 V 0,5 V 0,5 V 0,5 V V IHmin 2,0 V 2,0 V 2,0 V 2,0 V 2,0 V 2,0 V V ILmax 0,8 V 0,8 V 0,8 V 0,8 V 0,8 V 0,8 V I OHmin - 0,4 ma - 1,0 ma - 0,4 ma -2,0 ma - 0,4 ma - 1,0 ma I OLmin 16 ma 20 ma 8 ma 20 ma 4 ma 20 ma I IHmax 40 µa 50 µa 20 µa 20 µa 20 µa 20 µa I ILmax - 1,6 ma -2,0 ma - 0,4 ma - 0,6 ma - 0,2 ma - 0,6 ma t p 10 ns 3 ns 10 ns 1,5 ns 4 ns 2,5 ns Sisteme P d cu circuite10 integrate mwdigitale 20 mw 2 mw 20 mw 1 mw 4 mw